JP2926759B2 - 半導体集積回路測定治具 - Google Patents
半導体集積回路測定治具Info
- Publication number
- JP2926759B2 JP2926759B2 JP17462189A JP17462189A JP2926759B2 JP 2926759 B2 JP2926759 B2 JP 2926759B2 JP 17462189 A JP17462189 A JP 17462189A JP 17462189 A JP17462189 A JP 17462189A JP 2926759 B2 JP2926759 B2 JP 2926759B2
- Authority
- JP
- Japan
- Prior art keywords
- measuring
- contact
- semiconductor integrated
- integrated circuit
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路測定治具に係り、特にテープ
キャリア（TAB）方式の半導体集積回路の電気試験を行
なう測定治具に関する。
キャリア（TAB）方式の半導体集積回路の電気試験を行
なう測定治具に関する。
第３図（ａ）において、TABIC7が示されており、その
主表面には、半導体集積回路素子と接続された測定端子
7aが、第３図（ｂ）に示すように、設けられている。
主表面には、半導体集積回路素子と接続された測定端子
7aが、第３図（ｂ）に示すように、設けられている。
第３図（ｃ）において、従来の〔ポゴピン〕と呼ばれ
る測定端子11は、TABIC測定端子7aに当接される。この
当接部分は、バネ圧により、上下動可能になっており、
第３図（ｄ）に示すように、測定端子7aによく接触する
ようになっている。Datボード４には、第３図（ｅ）に
示すように、コンタクトブロック12を固定し、さらに相
当数の測定端子11を配列し、線材13によって、裏面のラ
ンドに電気的に接続されている。
る測定端子11は、TABIC測定端子7aに当接される。この
当接部分は、バネ圧により、上下動可能になっており、
第３図（ｄ）に示すように、測定端子7aによく接触する
ようになっている。Datボード４には、第３図（ｅ）に
示すように、コンタクトブロック12を固定し、さらに相
当数の測定端子11を配列し、線材13によって、裏面のラ
ンドに電気的に接続されている。
前記当接部分は、内部にバネが内蔵されており、これ
により、多少の凹凸があっても、伸縮するから、電気的
に良好な接続が保ち得る。
により、多少の凹凸があっても、伸縮するから、電気的
に良好な接続が保ち得る。
前述した従来のTABIC用測定治具は、TABICの測定端子
7aとの接触にポゴピンを用いている。比較的ピン数の少
ないTABIC7に対しては、ポゴピン径を太くできるため、
ポグピンとTABICの測定端子7aとの接触面積が広くとれ
るので、良好な接触が可能であった。
7aとの接触にポゴピンを用いている。比較的ピン数の少
ないTABIC7に対しては、ポゴピン径を太くできるため、
ポグピンとTABICの測定端子7aとの接触面積が広くとれ
るので、良好な接触が可能であった。
しかしながら、TABIC7の多ピン化が進むに従い、単位
面積当りのポゴピン数が増加し、それに伴いポゴピン径
を細くする必要が生じてた。そのため、従来のTABIC用
測定治具では、多ピンになるほどポゴピンとTABICの測
定端子7aとの接触抵抗が大きくなるという欠点がある。
面積当りのポゴピン数が増加し、それに伴いポゴピン径
を細くする必要が生じてた。そのため、従来のTABIC用
測定治具では、多ピンになるほどポゴピンとTABICの測
定端子7aとの接触抵抗が大きくなるという欠点がある。
また、ポゴピンは、LSIテスターとの中継に使用され
るDutボード４に同軸ケーブル等の線材により直接配線
されるため、ピン数やポゴピンの配置、配線の違いなど
で、それぞれいくつもの測定治具をつくる必要がある。
るDutボード４に同軸ケーブル等の線材により直接配線
されるため、ピン数やポゴピンの配置、配線の違いなど
で、それぞれいくつもの測定治具をつくる必要がある。
本発明の目的は、前記欠点が解決され、ピンの接触抵
抗を増大させることなく、また多種の半導体集積回路を
試験できるようにした半導体集積回路測定治具を提供す
ることにある。
抗を増大させることなく、また多種の半導体集積回路を
試験できるようにした半導体集積回路測定治具を提供す
ることにある。
本発明の半導体集積回路測定治具は、テープキャリァ
方式の半導体集積回路装置に当接する導電性ゴムを有す
る測定端子部と、ボードに固定されたコンタクトブロッ
ク と、前記コンタクトブロックと前記測定端子部とを
パターンにより電気的に接続する中継基板と、前記測定
端子部と前記中継基板と前記コンタクトブロックとを機
械的に接続する手段と設け、前記導電性ゴムは前記測定
端子部を貫通して前記中継基板と電気的に接続すること
を特徴とする。
方式の半導体集積回路装置に当接する導電性ゴムを有す
る測定端子部と、ボードに固定されたコンタクトブロッ
ク と、前記コンタクトブロックと前記測定端子部とを
パターンにより電気的に接続する中継基板と、前記測定
端子部と前記中継基板と前記コンタクトブロックとを機
械的に接続する手段と設け、前記導電性ゴムは前記測定
端子部を貫通して前記中継基板と電気的に接続すること
を特徴とする。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の第１の実施例の半導体集積回
路測定治具を示す側面図である。第１図（ａ）において
本実施例の測定治具は、導電性ゴム5,固定用ネジ６を有
する測定端子部1,中継基板2,コンタクトブロック3,Dut
ボード４を含み、構成される。
路測定治具を示す側面図である。第１図（ａ）において
本実施例の測定治具は、導電性ゴム5,固定用ネジ６を有
する測定端子部1,中継基板2,コンタクトブロック3,Dut
ボード４を含み、構成される。
TABIC7の測定端子との接触は、第１図（ｂ）のように
導電性ゴム５により行なう。導電性ゴム５は、第１図
（ｃ）に示す測定端子部１を貫通して、下の中継基板２
と電気的に接触するようになっている。この中継基板２
は、第１図（ｇ）のように上板2a,中板2c,下板2bとから
なる多層基板となっている。このうち、下板26は、第１
図（ｅ）に示すように、コンタクトブロック３側につく
られた配線のパターンを有する。上板2aは、第１図
（ｄ）に示すように、測定端子部１と対応したパターン
を有し、つくられ、これら上，下板2a,2bは、第１図
（ｆ）の中層基板2cのパターンによって結ばれている。
これら測定端子部1,中継基板2,コンタクトブロック３
は、ネジ穴6aを介し、ネジ６で固定される。コンタクト
ブロック3,Dutボード４は、第１図（ｅ）の配線パター
ンに適合するように、線材又は多層配線により結線して
ある。
導電性ゴム５により行なう。導電性ゴム５は、第１図
（ｃ）に示す測定端子部１を貫通して、下の中継基板２
と電気的に接触するようになっている。この中継基板２
は、第１図（ｇ）のように上板2a,中板2c,下板2bとから
なる多層基板となっている。このうち、下板26は、第１
図（ｅ）に示すように、コンタクトブロック３側につく
られた配線のパターンを有する。上板2aは、第１図
（ｄ）に示すように、測定端子部１と対応したパターン
を有し、つくられ、これら上，下板2a,2bは、第１図
（ｆ）の中層基板2cのパターンによって結ばれている。
これら測定端子部1,中継基板2,コンタクトブロック３
は、ネジ穴6aを介し、ネジ６で固定される。コンタクト
ブロック3,Dutボード４は、第１図（ｅ）の配線パター
ンに適合するように、線材又は多層配線により結線して
ある。
コンタクトブロック３の配線は、一種類のみでも中継
基板２の中層基板2cのパターンと上層基板2aのパター
ン、そして測定端子部１の導電性ゴムの配置を、測定し
ようとするTABIC7のピン数やピン配置、配線等に合わせ
ることで、何種類ものTABIC7の測定ができる、 以上、本実施例の測定治具では、TABIC7の測定端子と
の接触に、導電性ゴム５を使用することで、TABICの測
定端子との接触面積を広げ、接触抵抗を低減させ、また
導電性ゴム５とDutボード４の間に、TABIC7のピン数，
ピンの配置，配線の違いにより、それぞれパターンの違
った中継基板２を挿入することによって、何種類ものピ
ン数，ピン配置，配線に対応でき、本実施例の１つの測
定治具で、何種類ものTABIC7を測定できる。
基板２の中層基板2cのパターンと上層基板2aのパター
ン、そして測定端子部１の導電性ゴムの配置を、測定し
ようとするTABIC7のピン数やピン配置、配線等に合わせ
ることで、何種類ものTABIC7の測定ができる、 以上、本実施例の測定治具では、TABIC7の測定端子と
の接触に、導電性ゴム５を使用することで、TABICの測
定端子との接触面積を広げ、接触抵抗を低減させ、また
導電性ゴム５とDutボード４の間に、TABIC7のピン数，
ピンの配置，配線の違いにより、それぞれパターンの違
った中継基板２を挿入することによって、何種類ものピ
ン数，ピン配置，配線に対応でき、本実施例の１つの測
定治具で、何種類ものTABIC7を測定できる。
第２図（ａ）は、本発明の第２の実施例の半導体集積
回路測定治具を示す側面図である。第２図（ａ）におい
て、本実施例の測定治具は、TABICを２個同時に測定す
るための測定治具である。そのため、第２図ａの測定端
子部１は、２組の測定端子を持ち、中継基板２は、コン
タクトブロック３の１組の測定端子から、２組の測定端
子へ分けるため、中板2cは第２図（ｄ）のようなパター
ンとなっている。
回路測定治具を示す側面図である。第２図（ａ）におい
て、本実施例の測定治具は、TABICを２個同時に測定す
るための測定治具である。そのため、第２図ａの測定端
子部１は、２組の測定端子を持ち、中継基板２は、コン
タクトブロック３の１組の測定端子から、２組の測定端
子へ分けるため、中板2cは第２図（ｄ）のようなパター
ンとなっている。
第２図（ｂ）に示す上板2aは、測定端子部１に適合す
るように設計され、第２図（ｃ）の下板はコンタクトブ
ロック３に適合するように設計される。
るように設計され、第２図（ｃ）の下板はコンタクトブ
ロック３に適合するように設計される。
本測定治具も、第１図と同様に、中継基板ａをかえる
ことにより、ピン数やピン配置，配線を自由にかえるこ
とができ、何種類ものTABICの測定ができる。
ことにより、ピン数やピン配置，配線を自由にかえるこ
とができ、何種類ものTABICの測定ができる。
以上説明したように、本発明は特にTABICの測定端子
と測定治具との接触に導電性ゴムを用いることで、接触
面積を広くし、接触抵抗を小さくできる効果がある。
と測定治具との接触に導電性ゴムを用いることで、接触
面積を広くし、接触抵抗を小さくできる効果がある。
また、本発明は、測定されるICのピン数やピン配置，
配線に応じた中継基板を選定して使用できるから、１つ
の測定治具で何種類ものTABICの測定ができるという効
果もある。
配線に応じた中継基板を選定して使用できるから、１つ
の測定治具で何種類ものTABICの測定ができるという効
果もある。
第１図（ａ）は本発明の第１の実施例の半導体集積回路
測定治具を示す側面図、第１図（ｂ）はTABICとの当接
状態を示す側面図、第１図（ｃ）乃至第１図（ｆ）は第
１図（ａ）の構成部品を示す平面図、第１図（ｇ）は第
１図（ａ）の中継基板を示す断面図、第２図（ａ）〜
（ｄ）は本発明の第２の実施例を説明する側面図および
平面図、第３図（ａ）〜（ｅ）は従来の測定治具の一例
の斜視図および側面図である。 １……測定端子部、２……中継基板、2a……上板、2b…
…下板、2c……中板、3,12……コンタクトブロック、４
……Dutボード、５……導電性ゴム、６……固定用ネ
ジ、6a……ネジ穴、７……TABIC、８……上層基板端
子、９……下層基板端子、10……中層基板パターン、11
……測定端子、13……線材。
測定治具を示す側面図、第１図（ｂ）はTABICとの当接
状態を示す側面図、第１図（ｃ）乃至第１図（ｆ）は第
１図（ａ）の構成部品を示す平面図、第１図（ｇ）は第
１図（ａ）の中継基板を示す断面図、第２図（ａ）〜
（ｄ）は本発明の第２の実施例を説明する側面図および
平面図、第３図（ａ）〜（ｅ）は従来の測定治具の一例
の斜視図および側面図である。 １……測定端子部、２……中継基板、2a……上板、2b…
…下板、2c……中板、3,12……コンタクトブロック、４
……Dutボード、５……導電性ゴム、６……固定用ネ
ジ、6a……ネジ穴、７……TABIC、８……上層基板端
子、９……下層基板端子、10……中層基板パターン、11
……測定端子、13……線材。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 G01R 31/26
Claims (1)
- 【請求項１】テープキャリァ方式の半導体集積回路装置
に当接する導電性ゴムを有する測定端子部と、ボードに
固定されたコンタクトブロックと、前記コンタクトブロ
ックと前記測定端子部とをパターンにより電気的に接続
する中継基板と、前記測定端子部と前記中継基板と前記
コンタクトブロックとを機械的に接続する手段と設け、
前記導電性ゴムは前記測定端子部を貫通して前記中継基
板と電気的に接続することを特徴とする半導体集積回路
測定治具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17462189A JP2926759B2 (ja) | 1989-07-05 | 1989-07-05 | 半導体集積回路測定治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17462189A JP2926759B2 (ja) | 1989-07-05 | 1989-07-05 | 半導体集積回路測定治具 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0338849A JPH0338849A (ja) | 1991-02-19 |
| JP2926759B2 true JP2926759B2 (ja) | 1999-07-28 |
Family
ID=15981796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17462189A Expired - Lifetime JP2926759B2 (ja) | 1989-07-05 | 1989-07-05 | 半導体集積回路測定治具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2926759B2 (ja) |
-
1989
- 1989-07-05 JP JP17462189A patent/JP2926759B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338849A (ja) | 1991-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7212013B2 (en) | Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer | |
| US4764723A (en) | Wafer probe | |
| JPH0517705B2 (ja) | ||
| JPH10185947A (ja) | プローブ・アダプタ | |
| JPH03187236A (ja) | 集積回路組付け用の受動基板を試験する試験回路 | |
| US4899106A (en) | Personality board | |
| JP2926759B2 (ja) | 半導体集積回路測定治具 | |
| US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
| JPS612338A (ja) | 検査装置 | |
| JPH0823013A (ja) | ウエハー用プローバ | |
| JPH0772212A (ja) | Ｌｓｉ測定ボード | |
| JPS626653B2 (ja) | ||
| US6998860B1 (en) | Method for burn-in testing semiconductor dice | |
| JPS6137776B2 (ja) | ||
| JPS631250Y2 (ja) | ||
| JPH0432757Y2 (ja) | ||
| JPH0666372B2 (ja) | 集積回路 | |
| JPH11102764A (ja) | アダプターボード | |
| EP0849599A1 (en) | Apparatus for contacting semiconductor die | |
| JPH0545398A (ja) | 回路基板の試験方法 | |
| JPS6338103B2 (ja) | ||
| JPH04369253A (ja) | 半導体集積回路パッケージ | |
| JPH01263572A (ja) | 半導体塔載基板試験装置 | |
| JPS59108324A (ja) | 半導体装置試験用プロ−ブカ−ド | |
| JPH0638440B2 (ja) | プロ−ブカ−ド |