JPH0338849A - 半導体集積回路測定治具 - Google Patents

半導体集積回路測定治具

Info

Publication number
JPH0338849A
JPH0338849A JP17462189A JP17462189A JPH0338849A JP H0338849 A JPH0338849 A JP H0338849A JP 17462189 A JP17462189 A JP 17462189A JP 17462189 A JP17462189 A JP 17462189A JP H0338849 A JPH0338849 A JP H0338849A
Authority
JP
Japan
Prior art keywords
contact
semiconductor integrated
integrated circuit
contact block
tabic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17462189A
Other languages
English (en)
Other versions
JP2926759B2 (ja
Inventor
Masaharu Kikuchi
菊池 正治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15981796&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0338849(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17462189A priority Critical patent/JP2926759B2/ja
Publication of JPH0338849A publication Critical patent/JPH0338849A/ja
Application granted granted Critical
Publication of JP2926759B2 publication Critical patent/JP2926759B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路測定治具に係り、特にテープキ
ャリア(TAB)方式の半導体集積回路の電気試験を行
なう測定治具に関する。
〔従来の技術〕
第3図(a)において、TABIC7が示されており、
その主表面には、半導体集積回路素子と接続された測定
端子7aが、第3図(b)に示すように、設けられてい
る。
第3図(C)において、従来の〔ポゴピン〕と呼ばれる
測定端子11は、TABIC測定端子7aに当接される
。この当接部分は、バネ圧により、上下動可能になって
おり、第3図(d)に示すように、測定端子7aによく
接触するようになっている。
Datボード4には、第3図(e)に示すように、コン
タクトブロック12を固定し、さらに相当数の測定端子
11を配列し、線材13によって、裏面のランドに電気
的に接続されている。
前記当接部分は、内部にバネが内蔵されており、これに
より、多少の凹凸があっても、伸縮するから、電気的に
良好な接続が保ち得る。
〔発明が解決しようとする課題〕
前述した従来のTABIC用測定治具は、TABICの
測定端子7aとの接触にポゴピンを用いている。比較的
ピン数の少ないTABIC7に対しては、ポゴピン径を
太くできるため、ポーJピンとTABICの測定端子7
aとの接触面積が広くとれるので、良好な接触が可能で
あった。
しかしながら、TABIC7の多ピン化が進むに従い、
単位面積当りのポゴピン数が増加し、それに伴いポゴピ
ン径を細くする必要が生じてきた。
そのため、従来のTABIC用測定治具では、多ピンに
なるほどポゴピンとTABICの測定端子7aとの接触
抵抗が大きくなるという欠点がある。
また、ポコピンは、LSIテスターとの中継に使用され
るDutボード4に同軸ケーブル等の線材により直接配
線されるため、ピン数やポゴピンの配置、配線の違いな
どで、それぞれいくつもの測定治具をつくる必要がある
本発明の目的は、前記欠点が解決され、ピンの接触抵抗
を増大させることなく、また多種の半導体集積回路を試
験できるようにした半導体集積回路測定治具を提供する
ことにある。
〔課題を解決するための手段〕
本発明の半導体集積回路装置の構成は、半導体集積回路
装置に当接する導電4リコムを有する(’、1111定
端子部を設け、ボードに固定されたコンタクトブロック
を設け、前記コンタクトブロックと前記測定端子部とを
電気的に接続する中継基板を設け、前記測定端子部と前
記中継基板と前記コンタクトブロックとを1幾械的に接
続する手段を設けたことを特徴とする。
〔実施例〕
次に本発明につい−(図面を参照して説明する。
第1図(a)は本発明の第1の実施例の半導体集積回路
測定治具を示ず側面図である。第1図(a)において本
実施例の測定治具は、導電性ゴム5.固定用ネジ6、を
有する測定端子部1.中継、!j(板2.コンタクトブ
ロンク3.1)utボー1−′4を含み、構成される。
TABIC7の測定端子との接触は、第1図(1〕)の
ように導電性ゴム5により行なう。導電性ゴム5は、第
1図(C)に示す測定端子部1を貫通して、下の中継基
板2と電気的に接触するようになっている。この中継基
板2は、第1図(g)のように上板2d、中板2c、下
板2bとからなる多層基板となっている。このうち、下
板26は、第1図(e)に示ずように、コンタクトブロ
ック3側につくられた配線のパターンを有する。上板2
aは、第1図(d)に示すように、測定端子部1と対応
したパターンを有し、つくられ、これら上、下板2 a
、 2 bは、第1図(f)の中層基板2Cのパターン
によって結ばれている。これら測定端子部1.中継基板
2.コンタクトブロック3は、ネジ穴6aを介し、ネジ
6で固定される。コンタクトブロック3.Dutボード
4は、第1図(e)の配線パターンに適合するように、
線祠又は多層配線により結線しである。
コンタクトブロック3の配線は、一種類のみでも中継基
板2の中層基板2Cのパターンと上層基板2aのパター
ン、そして測定端子部1の導電性ゴムの配置を、測定し
ようとするTABIC7のピン数やピン配置、配線等に
合わせることで、何種類ものTABIC7の測定ができ
る。
以上、本実施例の測定治具では、TABIC?の測定端
子との接触に、導電性ゴム5を使用することて、TAB
ICの測定端子との接触面積を広げ、接触抵抗を低減さ
せ、また導電性ゴム5とDutボード4の間に、TAB
IC7(7)ピン数ピンの配置、配線の違いにより、そ
れぞれパターンの違った中継基板2を挿入することによ
って、何種類ものピン数、ピン配置、配線に対応でき、
本実施例の1つの測定治具で、何種類ものTABIC7
を測定できる。
第2図(a)は、本発明の第2の実施例の半導体集積回
路測定治具を示す側面図である。第2図(a)において
、本実施例の測定治具は、TABICを2個同時に測定
するための測定治具である。そのため、第2図aの測定
端子部1は、2組の測定端子を持ち、中継基板2は、コ
ンタクトブロック3の1組の測定端子から、2組の測定
端子へ分けるため、中板2Cは第2図(d)のようなパ
ターンとなっている。
第2図(b)に示す上板2aは、測定端子部1に適合す
るように設計され、第2図(C)の下板はコンタクトブ
ロック3に適合するように設計される。
本δJii定治具も、第1図と同様に、中継基板aをか
えることにより、ピン数やピン配置、配線を自由にかえ
ることができ、何種類ものTABICの測定ができる。
〔発明の効果〕
以上説明したように、本発明は特にTABICの測定端
子と測定治具との接触に導電性ゴムを用いることで、接
触面積を広くし、接触抵抗を小さくできる効果がある。
また、本発明は、測定されるICのピン数やビン配置1
配線に応じた中継基板を選定して使用できるから、1つ
の測定治具で何種類ものTAB ICの測定ができると
いう効果もある。
【図面の簡単な説明】
第1図(a)は本発明の第1の実施例の半導体集積回路
測定治具を示す側面図、第1図b)はTABICとの当
接状態を示す側面図、第1図(C)乃至第1図(f)は
第1図(a)の構成部品を示す平面図、第1図(8)は
第1図(a)の中継基板を示す断面図、第2図(a)〜
(d)は本発明の第2の実施例を説明する側面図および
平面図、第3図(a)〜(e)は従来の測定治具の一例
の斜視図および側面図である。 1・・・・・・測定端子部、2・・中継基板、2a・・
・・土板、2b・・・・・・下板、2c・・・・・・中
板、3.12・・コンタクトブロック、4・・・Dut
ボード、5・・・・・・導電性ゴム、6・・・・・・固
定用ネジ、6a・・・・ネジ穴、7・・・TABIC,
3・・・・・・上層基板端子、9・・・・・下層基板端
子、10・・・・・・中層基板パターン、11・・・・
・・測定端子、13・・・・・線材。

Claims (1)

    【特許請求の範囲】
  1. 半導体集積回路装置に当接する導電性ゴムを有する測定
    端子部を設け、ボードに固定されたコンタクトブロック
    を設け、前記コンタクトブロックと前記測定端子部とを
    電気的に接続する中継基板を設け、前記測定端子部と前
    記中継基板と前記コンタクトブロックとを機械的に接続
    する手段を設けたことを特徴とする半導体集積回路測定
    治具。
JP17462189A 1989-07-05 1989-07-05 半導体集積回路測定治具 Expired - Lifetime JP2926759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17462189A JP2926759B2 (ja) 1989-07-05 1989-07-05 半導体集積回路測定治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17462189A JP2926759B2 (ja) 1989-07-05 1989-07-05 半導体集積回路測定治具

Publications (2)

Publication Number Publication Date
JPH0338849A true JPH0338849A (ja) 1991-02-19
JP2926759B2 JP2926759B2 (ja) 1999-07-28

Family

ID=15981796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17462189A Expired - Lifetime JP2926759B2 (ja) 1989-07-05 1989-07-05 半導体集積回路測定治具

Country Status (1)

Country Link
JP (1) JP2926759B2 (ja)

Also Published As

Publication number Publication date
JP2926759B2 (ja) 1999-07-28

Similar Documents

Publication Publication Date Title
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
KR100197314B1 (ko) 매립된 테스트 회로 및 그 제조방법
JPH04230866A (ja) Icアダプタ
JPH1164425A (ja) 電子部品における導通検査方法及び装置
JP2006126197A (ja) 汎用テスト治具
JPS612338A (ja) 検査装置
US6507205B1 (en) Load board with matrix card for interfacing to test device
JPS62269075A (ja) プリント基板検査装置
JPH09113537A (ja) 垂直作動型プローブカード
JP2600745Y2 (ja) 集積回路の検査装置用治具
JPH0338849A (ja) 半導体集積回路測定治具
JPH0348171A (ja) 混成集積回路板の電気的特性検査を行う方法
JPH0772212A (ja) Lsi測定ボード
JP2759451B2 (ja) プリント基板検査治具
JPH11102764A (ja) アダプターボード
JPS631250Y2 (ja)
JPH11340588A (ja) フレキシブルプリント基板
JPH0432757Y2 (ja)
JPH07154053A (ja) 配線基板の試験方法、その装置および配線基板
JPH10335397A (ja) ウエハープローバー
JPS6338103B2 (ja)
JPH0638440B2 (ja) プロ−ブカ−ド
JPH0269682A (ja) 測定用接続基板
JPH04155273A (ja) アダプタモジュール及び該モジュールを備えたプリント配線板試験機用インタポーザ
JPH05133992A (ja) 回路基板検査方法と検査基板並びに回路基板検査装置