JPH0269682A - 測定用接続基板 - Google Patents

測定用接続基板

Info

Publication number
JPH0269682A
JPH0269682A JP63222804A JP22280488A JPH0269682A JP H0269682 A JPH0269682 A JP H0269682A JP 63222804 A JP63222804 A JP 63222804A JP 22280488 A JP22280488 A JP 22280488A JP H0269682 A JPH0269682 A JP H0269682A
Authority
JP
Japan
Prior art keywords
measurement
tab tape
tape
base plate
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63222804A
Other languages
English (en)
Inventor
Yutaka Takahashi
裕 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63222804A priority Critical patent/JPH0269682A/ja
Publication of JPH0269682A publication Critical patent/JPH0269682A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は測定用接続基板に関し、特にTABテープに搭
載した半導体集積回路の測定用接続基板に関する。
〔従来の技術〕
従来の測定用接続基板は、第4図(a)に示すように、
絶縁基板1にポゴピン7を配列して取付けて測定用基板
を構成し、第4図(b)に示すTABテープ4の上に設
けた試験用パッド8にポゴピン7の先端を接触させ、T
ABテープ4の上に搭載した半導体チップ6の測定を行
っていた。
〔発明が解決しようとする課題〕
上述した従来の測定用接続基板はポゴピンのピッチによ
り試験用パッドのピッチが制約されるため、TABリー
ドのビン数が多くなると試験用パッドを収容するために
はTABテープの面積を増大させなければならないとい
う欠点がある。
また、ポゴピンのピッチを縮小するために、ポゴピンの
径を小さくすると、ポゴピンと試験用パッドの接触抵抗
の増加、もしくは、ポゴピンのしゅう動部の接触抵抗の
増加により、接続が不良となる欠点がある。
〔課題を解決するための手段〕
本発明の測定用接続基板は、絶縁基板と、前記絶縁基板
上に被測定TABテープ上のリードの配置パターンに対
応するパターンを有して設けた導体層とを含んで構成さ
れる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例を示す測定用接続基板の平面
図、第2図は本発明の測定用接続基板で、↓ill定す
るためのTABテープの平面図、第3図(a)、(b)
は本発明の測定用接続基板とTABテープの接続状態を
示す側面図及びA部拡大図である。
第1図及び第2図に示すように、絶縁基板1の上に被測
定TABテープ4の上に設けたリード5の配置パターン
と対応するパターンを有する導体層2を設け、絶縁基板
1の中央部にTABテープ4に搭載した半導体チップ6
より大きい開孔部3を設けて測定用接続基板を構成する
次に、第3図<a)、(b)に示すように、測定用接続
基板の導体層2の上にTABテープ4のリード5を対応
させて圧接しそれぞれの導体層2とリード5を接続し、
導体層2に測定用の信号を印加して半導体チップ6の特
性を測定する。
〔発明の効果〕 以上説明したように本発明は、TABテープ上のリード
のパターンに対応するパターンの導体層を有する測定用
接続基板とTABテープとを重ねて両者を圧接し、リー
ドと導体層を接続する方法を用いることにより、TAB
テープに試験用パッドを設ける必要がなくなり、同−T
ABテープ面積でより多数ビンの集積回路に対応できる
という効果がある。
また、従来のポゴピンを用いることにより発生していた
接続不良も低減できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す測定用接続基板の平面
図、第2図は本発明の測定用接続基板で測定するための
TABテープの平面図、第3図(a)、(b)は本発明
の測定用接続基板とTABテープの接続状態を示す側面
図及びA部拡大図、第4図(a)、(b)は従来の測定
用接続基板の一例を示す断面図及びTABテープの平面
図である。 1・・・絶縁基板、2・・・導体層、3・・・開孔部、
4・・・TABテープ、5・・・リード、6・・・半導
体チップ、7・・ポゴピン、8・・・試験用パッド。

Claims (1)

    【特許請求の範囲】
  1. 絶縁基板と、前記絶縁基板上に被測定TABテープ上の
    リードの配置パターンに対応するパターンを有して設け
    た導体層とを含むことを特徴とする測定用接続基板。
JP63222804A 1988-09-05 1988-09-05 測定用接続基板 Pending JPH0269682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63222804A JPH0269682A (ja) 1988-09-05 1988-09-05 測定用接続基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63222804A JPH0269682A (ja) 1988-09-05 1988-09-05 測定用接続基板

Publications (1)

Publication Number Publication Date
JPH0269682A true JPH0269682A (ja) 1990-03-08

Family

ID=16788156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63222804A Pending JPH0269682A (ja) 1988-09-05 1988-09-05 測定用接続基板

Country Status (1)

Country Link
JP (1) JPH0269682A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4129964C2 (de) * 1991-09-10 2001-05-03 Sel Alcatel Ag Verfahren zur Herstellung einer elektrisch leitenden Befestigung einer integrierten Schaltung auf einer gedruckten Schaltung
CN103454460A (zh) * 2012-06-04 2013-12-18 三菱电机株式会社 检查装置及检查方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4129964C2 (de) * 1991-09-10 2001-05-03 Sel Alcatel Ag Verfahren zur Herstellung einer elektrisch leitenden Befestigung einer integrierten Schaltung auf einer gedruckten Schaltung
CN103454460A (zh) * 2012-06-04 2013-12-18 三菱电机株式会社 检查装置及检查方法
US8981805B2 (en) 2012-06-04 2015-03-17 Mitsubishi Electric Corporation Inspection apparatus and inspection method

Similar Documents

Publication Publication Date Title
JPH0517705B2 (ja)
EP0226995A2 (en) Multiple lead probe for integrated circuits
EP0414378B1 (en) An adapter for integrated circuit elements and a method using the adapter for testing assembled elements
JPH0269682A (ja) 測定用接続基板
JPS612338A (ja) 検査装置
JP2737774B2 (ja) ウェハテスタ
JP3130769B2 (ja) 半導体装置
JP2559129B2 (ja) プローブカード
JPH02165060A (ja) プローブカード
JPH0636581Y2 (ja) プロ−ブボ−ド
JP2926759B2 (ja) 半導体集積回路測定治具
JPH10185957A (ja) テストプローブ
JPH01319956A (ja) 半導体集積回路
US20060091384A1 (en) Substrate testing apparatus with full contact configuration
JPH0432757Y2 (ja)
JPH09307024A (ja) チップキャリア
JPH0354842A (ja) 集積回路素子のテスト方法
JPH0618559A (ja) プローブカード
JPS62173733A (ja) 高速信号測定装置
JPH02100335A (ja) 半導体ウェハ
JPH085661A (ja) プローブ用テンプレート
JPS6384050A (ja) 集積回路
JPS62259453A (ja) プロープカード
JPH04252964A (ja) テスターヘッド
JPH11220057A (ja) Bgaパッケージ、及びパッケージ内半導体チップの温度測定方法