KR100197314B1 - 매립된 테스트 회로 및 그 제조방법 - Google Patents

매립된 테스트 회로 및 그 제조방법 Download PDF

Info

Publication number
KR100197314B1
KR100197314B1 KR1019900017102A KR900017102A KR100197314B1 KR 100197314 B1 KR100197314 B1 KR 100197314B1 KR 1019900017102 A KR1019900017102 A KR 1019900017102A KR 900017102 A KR900017102 A KR 900017102A KR 100197314 B1 KR100197314 B1 KR 100197314B1
Authority
KR
South Korea
Prior art keywords
conductor
insulator
test
conductor pattern
circuit board
Prior art date
Application number
KR1019900017102A
Other languages
English (en)
Other versions
KR910008423A (ko
Inventor
더블유.랜돌프루스비
Original Assignee
이레네 코스투라키스
콤파크 컴퓨터 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이레네 코스투라키스, 콤파크 컴퓨터 코오포레이숀 filed Critical 이레네 코스투라키스
Publication of KR910008423A publication Critical patent/KR910008423A/ko
Application granted granted Critical
Publication of KR100197314B1 publication Critical patent/KR100197314B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

본 발명은 전기부품을 갖는 완성된 회로 기판의 성능을 테스트하기 위한 구조물과 그 제조방법에 관한 것이다. 이러한 구조물과 그 제조방법은 완성된 인쇄 회로 기판의 성능을 검사하기 위해 테스트 패턴을 포함하며 부착된 인쇄 회로 기판을 갖는 절연체부를 이용한다. 절연체부는 테스트 패턴이 인쇄회로 기판의 단부를 지나 연장하도록 지지함으로써 부품들이 설치되면 완성된 인쇄 회로 기판의 성능을 테스트하기 위해 그 인쇄 회로 기판상의 유용 공간과 접촉점을 이용하지 않고 그 인쇄 회로 기판의 성능을 테스트하는 원격 수단을 제공한다.

Description

매립된 테스트 회로 및 제조 방법
제1도는 본 발명의 횡단면 입면도.
제2도는 본 발명의 사시도.
제3a 및 제3b 본 발명의 부분 상세 사시도.
제4도는 본 발명의 제2실시예를 도시한 횡단면 입면도.
제5도는 본 발명의 제3실시예를 도시한 횡단면 입면도.
* 도면의 주요부분에 대한 부호의 설명
8 : 인쇄 회로 기관 10 : 강성 절연체
12, 14 : 도체층 16 : 도체 패턴
18 : 테스트 페턴 22 : 전기 부품
24 : 가요성 절연체 30, 130, 230 : 접속기
본 발명은 완성된 인쇄 회로 기판을 테스트하기 위한 구조물 및 그 제조 방법에 관한 것이다. 더 상세히 말하자면, 본 발명은 인쇄 회로 기판의 에지를 초과하여 연장하는 매립된 테스트 회로를 이용하여 완성된 회로 기판의 성능을 테스트 하기 위한 구조물과 테스터에 용이하게 부착하기 위한 접속기를 포함한다.
인쇄 회로 기판의 제조에 있어서, 종종 각 기판의 성능을 테스트하는 것이 필요하다. 통상적으로, 인쇄 회로 기판은 조립 중에 그리고 최종 조립 후에 테스트된다. 조립 중의 테스트는 인쇄 회로 기판이 테스트 프로브를 방해할 수 있는 칩과 같은 부품들을 적게 구비히기 때문에, 일반적으로 간단한 작업이다. 그러나, 모든 부품이 조립된 후의 테스트는 더욱 복잡하다. 종종 완성된 인쇄 회로 기판은 상하부의 외부 표면상에 부품들로 채워지며, 그것에 의해 임의의 테스트 프로브, 특히 로봇 디바이스에 의해 하강되는 원격 프로브의 부착을 명백하게 방해한다. 테스트에 관련된 문제들은 인쇄 회로 기판이 소형으로 되고 더 많은 표면 장착 칩들이 사용될 때 더욱 악화되며, 이것은 테스트 프로브가 칩들을 회로 기판에 접속시킬 수 있으므로 잘못된 판독을 발생시킬 수 있다. 인쇄 회로 기판의 표면상의 실제 면적(real estate)은 할증되고, 접촉 포인트를 테스트하기 위해 기판 표면상의 지정된 스페이스의 할당은 적절하기가 더욱 어렵게 된다. 그 결과, 기판의 신뢰도를 보장 하기 위해 테스트하는 접촉 포인트를 조절하는 방법이 요구되고 있지만, 기판 표면 상의 상기 스페이스의 유용성은 인쇄 회로 기판의 소형화가 계속됨에 따라 제공하기가 더욱 어렵게 된다.
간략히 설명하면, 본 발명은 인쇄회로 기판의 성능을 테스트하기 위한 간단하고 독특한 구조물 및 그 제조 방법에 관한 것이다. 테스트 회로를 포함하는 가요성 회로 기판은 제조 중에 강성의 인쇄 회로 기판내에 매립된다. 가용성 기판은 최종의 메인 인쇄 회로 기판의 둘레를 초과하여 연장하며, 사용중인 회로의 성능을 평가하기 위한 바람직한 테스트 포인트를 포함한다. 테스트 회로는 에칭된 테스트 도체 패턴을 갖는 도체층을 포함할 수 있거나 사용중인 도체 패턴에 추가하여 에칭된 테스트 패턴을 갖는 메인 도체층일 수 있다. 강성 인쇄 회로 기판의 둘레 외부에 테스트 포인트를 재배치함으로써, 인쇄 회로 기판의 표면상의 포인트를 테스트하기 위한 실제 면적은 필요로 하지 않는다. 따라서, 테스트 동작은 메인 회로 기판의 둘레의 외부에서 수행될 수 있으며, 이로써 메인 회로 기판의 표면의 부품 또는 다른 부분에서 발생할 수 있는 임의의 간섭을 최소화시킨다. 가요성 회로상의 테스트 포인트는 메인 인쇄 회로 기판으로부터 이격되어 있으므로, 상기 회로들은 제조 공정 중의 임의의 단계에서 평가될 수 있다. 또한, 본 발명은 인쇄 회로 기판의 내구 기간(life) 중의 유지를 위해 사용될 수도 있다. 어떤 응용 분야에서는, 초기의 테스트 이후에 가요성 기판을 제거하는 것이 바람직할 수도 있다.
본 발명의 더 중요한 특징의 실시예들은 상세한 설명이 더 잘 이해될 수 있도록 넓게 기재되어 있지 않고 요약되어 있다. 물론, 본 발명의 또 다른 특징이 첨부된 특허 청구 범위에 따라 설명될 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
결합된 다층의 강성 및 가용성 인쇄 회로 기판의 제조는 당해 기술 분야에서 잘 공지되어 있다. 본 출원서에 참고로 통합되어 본 출원의 일부를 이루는 미국 특허 제4,800,461호는 Z방향의 연장을 방지하도록 결합된 강성 및 가요성 인쇄 회로 기판의 제조 방법에 대해 개시하고 있다.
제1도 및 제2도를 참조하면, 유리 섬유 시트와 같은 강성 절연체(10)를 갖는 인쇄 회로 기판(8)이 도시되어 있다. 강성 절연체(10)는 접착층(13) 또는 다른 결합제에 의해 강성 절연체(10)에 적층되는 제1 및 제2 도체층(14, 12)을 지지한다. 각 도체층(12, 14)상에는 도체 패턴(16)이 에칭된다. 제2 도체층(12)은 또한 각 도체층(12, 14)의 주요 회로 패턴(16)과 회로 기판(8)상의 다수의 장치의 성능을 평가하기 위해 에칭된 테스트 패턴(18)을 갖는다. 테스트 패턴(18)은 또한 전체 인쇄 회로 기판(8)의 성능을 평가하는데 사용된다. 바이어스(20)는 각 도체 패턴의 표면으로부터 연장하여 강성 절연체(10)를 초과한다. 바이어스는 각 도체층(12, 14)상에 에칭된 각각의 도체 패턴들 사이에 전기 접속을 제공한다. 각 도체층의 상부 표면에는 로직 및 메모리 칩, 저항기 및 커패시터와 같은 전기 부품(22)이 부착되어 있다. 가요성 절연체(24)는 하나의 에지에서 강성 절연체(10)에 부착된다.
미국 특허 제4,800,461호는 강성 및 가요성 절연체의 제조에 사용되는 바람직한 물질과 그 부착 방법에 대해 개시하고 있다. 통상적으로, 가요성 절연체는 폴리이미드 필름용으로 E.I. du Pont de Nemours Company에서 상표명 KAPTON으로 제조된다.
도체층(12)은 가용성 절연체(24)의 한 표면에 또한 접착되어 있다. 테스트 패턴(18)은 강성 절연체(10)의 에지를 초과하여 연장하며, 메인 인쇄 회로 기판(8)의 에지(28)를 초과하여 가요성 절연체(24)의 표면상으로 계속된다. 인쇄 회로 기판의 에지를 초과하고 인쇄 회로 기판(8)의 제조 및 그 후의 유지하는 동안에 용이하게 액세스할 수 있는 소정의 위치에 접속 포인트 또는 접속기(30)가 있다. 접속기(30)는 테스트 패턴(18)과 전기적으로 통신하며, 기판의 품질을 테스트하는 원격프로브 또는 다른 로봇 디바이스와 접속기(30)를 접촉하여 인쇄 회로 기판을 평가할 수 있게 한다.
제3a도 및 제3b도를 참조하면, 다른 접속기(130, 230)가 도시되어 있다. 제1도 및 제2도에 도시된 접속기는 구리 테스트 패드이다. 제3a도에서, 접속기(130)는 구리 라이닝 또는 다른 도체 라이닝을 갖는 미리 천공된 홀이다. 다른 방법으로는, 제3b도에 도시된 바와 같이, 접속기는 테스트하는 도체 패턴에 부착되어 있는 도전성 프로브 또는 핀(230)일 수도 있다.
제1도 및 제2도와 제4도를 참조하면, 인쇄 회로 기판(8)은 도체층(113)과 함께 산재되어 있는 강성 절연체(110)를 연속적으로 적재하여 제4도에 도시된 방식으로 층을 이룰 수 있다. 이러한 방식에 있어서, 인쇄 회로 기판(108)은 당해 기술 분야에서 잘 공지된 바와 같이 제1도 및 제2도에 대해 전술한 내부의 강성 절연체에 부착된 가요성 절연체(124)에 의해 다층으로 연장될 수 있다. 상기 절연체(124)는 가요성이므로, 최종 조립된 유닛의 하우징내의 공간을 보존하기 위해 쉽게 굴곡될 수 있거나 테스트 단계 이후에는 완전히 제거될 수도 있다.
제5도를 참조하면, 본 발명의 또 다른 실시예가 도시된다. 이 실시예에서, 가요성 절연체(224)는 강성 절연체(210)에 인접하게 조립된다. 도시한 바와 같이, 인쇄 회로 기판(208)은 대향 측면에 접착되는 도체층(213, 214)을 갖는 강성 절연체(210)를 포함한다. 도체층(213)은 또한 자체 상에 에칭된 테스트 패턴을 포함한다. 가요성 절연체(224)는 한 측면에 접착된 도체층(213)과 대향 측면에 부착된 다른 도체층(216)을 갖는다. 바이어스(220)는 상기 도체층(213, 214, 216)상에 에칭된 도체 패턴들을 전기적으로 접속시킨다. 이 실시예는 인쇄 회로 기판(208)의 노출면에 부착되는 메모리 칩과 같은 전기 부품(222)을 포함한다. 전술한 바와 같이, 이 실시예는 본 발명에 따라 다층의 강성/가요성 회로를 형성하기 위해 도체층과 결합하는 임의의 수의 추가로 적층되는 강성 절연체(210)의 층을 포함할 수도 있다. 가요성 절연체(224)는 바이어스(220)에 의해 임의의 사용중인 도체 패턴의 전부 또는 일부에 접속될 수 있기 때문에, 매립된 가요성 회로 부재로 된다.
본 발명은 특정 실시예에 의하여 기술되었는데, 본 발명은 여기에 국한되지 않고 첨부된 청구 범위를 벗어나지 않는 범위내에서 많은 수정 및 변경이 있을 수 있다.

Claims (10)

  1. 절연체를 구비하고 부품(22)이 탑재되어 있는 완성된 인쇄 회로 기판(8)의 성능을 테스트하기 위한 구조물에 있어서, 상기 절연체는 강성부(10)와 가요성부(24)를 갖고; 상기 부품은 상기 강성부(10)상에만 장착되며; 상기 강성부(10)의 일측면에 접착되고 도체 패턴(16)을 가지며 상기 부품(22)과의 접속을 제공하는 제1 도체층(14)과; 상기 강성부(10)의 대향 측면 및 상기 가요성부(24)의 일측면에 접착되고, 인쇄 회로 기판(8)의 성능을 테스트하기 위해 테스터와 테스트 도체 패턴을 접속하기 위한 접속기(30)를 포함하는 테스트 도체 패턴(18)을 갖는 제2 도체층(12)을 포함하는 것을 특징으로 하는 구조물.
  2. 제1항에 있어서, 상기 절연체의 상기 강성부(10)와 상기 가요성부(24)는 에지 인접 관계로 서로 접착되는 것을 특징으로 하는 구조물.
  3. 제1항 또는 제2항에 있어서, 상기 강성부(10)의 대향 측면상의 상기 제2 도체층(12)의 도체 패턴(16)을 또한 포함하고, 상기 제1 도체층(14)상의 도체 패턴(16)과 상호 접속되는 것을 특징으로 하는 구조물.
  4. 제1항 또는 제2항에 있어서, 상기 제2 도체층은 도체 패턴을 또한 갖고, 상기 테스트 도체 패턴은 상기 제2 도체상의 도체 패턴에 선택된 위치에서 접속되는 것을 특징으로 하는 구조물.
  5. 제1항에 있어서, 상기 강성부(10)는 강성 절연층과 상기 강성 절연층의 각각의 대향 측면에 접착되는 도체층을 포함하며, 상기 도체층중 하나는 에칭된 주요 도체 패턴을 갖고, 다른 하나의 도체층은 에칭된 테스트 도체 패턴을 가지며; 상기 가요성부(24)는 상기 강성 절연층의 에지에 접착되는 에지를 갖는 가요성 절연층을 포함하며, 테스트 패턴을 갖는 상기 도체층은 상기 강성 절연층을 초과하여 연장하고, 상기 가용성 절연층의 표면에 또한 접착되며; 상기 전기 접속기(30)는 테스터에 접속하도록 상기 가요성 절연층의 다른 에지에 근접하게 상기 테스트 도체 패턴에 부착되는 것을 특징으로 하는 구조물.
  6. 인쇄 회로 기판(8)의 성능을 측정하기 위한 테스트 회로를 갖는 인쇄 회로 기판(8)의 제조 방법에 있어서; 강성부(10) 및 가요성부(24)를 갖는 절연체를 제공하는 단계와; 상기 절연체의 상기 강성부의 일측면에 제1 도체(14)를 적층하는 단계와; 도체 패턴(16)을 형성하도록 상기 제1 도체(14)를 에칭하는 단계와; 상기 절연체의 상기 강성부의 다른 측면과 상기 절연체의 상기 가요성부의 일측면에 제2 도체(14)를 적층하는 단계와; 테스트 도체 패턴(18)을 형성하도록 상기 제2 도체를 에칭하는 단계와; 상기 도체 패턴과 상기 테스트 도체 패턴을 소정의 위치에서 전기 접속시키는 단계와; 상기 제2 도체의 상기 테스트 도체 패턴(18)과 접촉하는 상기 절연체의 상기 가요성부(24)에 접속기(30)를 부착하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 도체 패턴(16)을 형성하도록 상기 제2 도체(12)를 에칭하고, 상기 제1 및 제2 도체층상의 상기 도체 패턴을 선택적으로 상호 접속시키는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  8. 제6항에 있어서, 상기 절연체의 강성부는 상기 절연체의 가요성부의 에지에 인접하는 에지를 갖고, 상기 테스트 도체 패턴이 상기 절연체의 가요성부의 표면상의 상기 절연체의 강성부를 초과하여 연장하도록 상기 에지를 서로 접착시키는 단계를 포함하며, 상기 접속기는 상기 절연체의 가요성부의 다른 에지에 인접하게 위치되는 것을 특징으로 하는 방법.
  9. 제6항 내지 제8항중 어느 한 항에 있어서, 상기 접속기(30)를 프로브와 접촉시키는 단계와; 상기 도체 패턴의 성능을 결정하도록 상기 프로브로부터 신호를 측정하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  10. 제6항 내지 제8항중 어느 한 항에 있어서, 상기 회로 기판은 상기 강성부상에 뿐만 아니라 상기 가요성부상에 장착되는 부품을 갖고 상기 도전성 패턴은 상기 부품들 사이에 선택적인 상호 접속을 제공하는 것을 특징으로 하는 방법.
KR1019900017102A 1989-10-26 1990-10-25 매립된 테스트 회로 및 그 제조방법 KR100197314B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/427,753 US5001604A (en) 1989-10-26 1989-10-26 Embedded testing circuit and method for fabricating same
US427.753 1989-10-26
US427,753 1989-10-26

Publications (2)

Publication Number Publication Date
KR910008423A KR910008423A (ko) 1991-05-31
KR100197314B1 true KR100197314B1 (ko) 1999-06-15

Family

ID=23696135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017102A KR100197314B1 (ko) 1989-10-26 1990-10-25 매립된 테스트 회로 및 그 제조방법

Country Status (7)

Country Link
US (2) US5001604A (ko)
EP (1) EP0424696B1 (ko)
JP (1) JPH03158777A (ko)
KR (1) KR100197314B1 (ko)
AT (1) ATE128245T1 (ko)
CA (1) CA2025952A1 (ko)
DE (1) DE69022529T2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001604A (en) * 1989-10-26 1991-03-19 Lusby W Randolph Embedded testing circuit and method for fabricating same
US5121297A (en) * 1990-12-31 1992-06-09 Compaq Computer Corporation Flexible printed circuits
US5201671A (en) * 1992-01-24 1993-04-13 Compaq Computer Corporation Flex pull tab for surface mount connector
US5197889A (en) * 1992-02-03 1993-03-30 Motorola, Inc. Electrical contact for battery package or similar device
US5263244A (en) * 1992-04-17 1993-11-23 Gould Inc. Method of making a flexible printed circuit sensor assembly for detecting optical pulses
EP0603739B1 (de) * 1992-12-23 1995-10-25 Rheinmetall Industrie Aktiengesellschaft Spannungsfeste Elektronik-Baugruppe
US5363275A (en) * 1993-02-10 1994-11-08 International Business Machines Corporation Modular component computer system
US5307241A (en) * 1993-03-25 1994-04-26 Northern Telecom Limited Electronic circuit board arrangements including main auxiliary circuit boards
JPH06334279A (ja) * 1993-05-20 1994-12-02 Minolta Camera Co Ltd 多層フレキシブル電装基板
US5412538A (en) * 1993-07-19 1995-05-02 Cordata, Inc. Space-saving memory module
JPH07306883A (ja) * 1994-05-12 1995-11-21 Fujitsu Ltd パターン評価支援装置
US5731547A (en) * 1996-02-20 1998-03-24 International Business Machines Corporation Circuitized substrate with material containment means and method of making same
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
US6612022B1 (en) * 1996-05-03 2003-09-02 Invensys Systems, Inc. Printed circuit board including removable auxiliary area with test points
US5798638A (en) * 1996-10-24 1998-08-25 Ericsson, Inc. Apparatus for testing of printed circuit boards
KR100269947B1 (ko) * 1997-09-13 2000-10-16 윤종용 인쇄회로기판및이를이용한엘씨디모듈
JP2000241485A (ja) * 1999-02-24 2000-09-08 Jsr Corp 回路基板の電気抵抗測定装置および方法
DE19912441A1 (de) * 1999-03-19 2000-09-21 Elfo Ag Sachseln Sachseln Multi-Chip-Modul
EP1278407A4 (en) * 2000-04-25 2005-01-05 Matsushita Electric Works Ltd USE OF A LAMINATE WITH INTERNAL GUIDEBASE FOR PCB FOR HIGH FREQUENCY APPLICATIONS, AND METHOD AND ARRANGEMENT FOR IMPEDANCE MEASUREMENT THEREOF
JP2002034126A (ja) * 2000-07-19 2002-01-31 Yazaki Corp 配線ユニット
GB0304440D0 (en) * 2003-02-27 2003-04-02 Pace Micro Tech Plc Printed circuit board and method of use thereof
JP4830287B2 (ja) * 2004-11-19 2011-12-07 凸版印刷株式会社 測定用端点付積層配線基板及びその製造方法
JP2009038111A (ja) * 2007-07-31 2009-02-19 Toshiba Corp 半導体パッケージ、プリント配線板構造および電子機器
US8334704B2 (en) * 2009-02-20 2012-12-18 Apple Inc. Systems and methods for providing a system-on-a-substrate
US7845956B1 (en) * 2009-05-26 2010-12-07 Thomas Baycura Electrical component interface
CN102548220A (zh) * 2010-12-29 2012-07-04 富葵精密组件(深圳)有限公司 电路板的制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3546775A (en) * 1965-10-22 1970-12-15 Sanders Associates Inc Method of making multi-layer circuit
US4540229A (en) * 1982-04-12 1985-09-10 At&T Bell Laboratories Electrical interconnection apparatus
US4812792A (en) * 1983-12-22 1989-03-14 Trw Inc. High-frequency multilayer printed circuit board
DE8424493U1 (de) * 1984-08-16 1985-08-08 Brumm GmbH Elektronik-Gerätebau, 1000 Berlin Prüfadapter
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US4800461A (en) * 1987-11-02 1989-01-24 Teledyne Industries, Inc. Multilayer combined rigid and flex printed circuits
US5008614A (en) * 1988-10-11 1991-04-16 Hewlett-Packard Company TAB frame and process of testing same
US4912401A (en) * 1989-01-18 1990-03-27 Tektronix, Inc. Connection apparatus for interactively accessing an electronic device in a pin grid array socket
US5001604A (en) * 1989-10-26 1991-03-19 Lusby W Randolph Embedded testing circuit and method for fabricating same
US5010446A (en) * 1989-10-30 1991-04-23 Commonwealth Edison Company Multi-edge extender board

Also Published As

Publication number Publication date
KR910008423A (ko) 1991-05-31
EP0424696B1 (en) 1995-09-20
DE69022529D1 (de) 1995-10-26
CA2025952A1 (en) 1991-04-27
US5162729A (en) 1992-11-10
EP0424696A2 (en) 1991-05-02
JPH03158777A (ja) 1991-07-08
US5001604A (en) 1991-03-19
EP0424696A3 (en) 1992-03-18
DE69022529T2 (de) 1996-05-02
ATE128245T1 (de) 1995-10-15

Similar Documents

Publication Publication Date Title
KR100197314B1 (ko) 매립된 테스트 회로 및 그 제조방법
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
CA2217591C (en) Wireless test fixture
US7096748B2 (en) Embedded strain gauge in printed circuit boards
KR100817083B1 (ko) 프로브 카드
US5834705A (en) Arrangement for modifying eletrical printed circuit boards
US20040140821A1 (en) Test PCB and contactor for testing of electronic device
US20050024039A1 (en) Integratged circuit characterization printed circuit board, test equipment including same, method of fabrication thereof and method of characterizing an integrated circuit device
JPS63316449A (ja) 集積回路の試験方法及び装置
US6825679B2 (en) Electrically conductive structure and method for implementing circuit changes on printed circuit boards
US6281692B1 (en) Interposer for maintaining temporary contact between a substrate and a test bed
US20040077188A1 (en) Card connector assembly including contact lands having no damage
US6650134B1 (en) Adapter assembly for connecting test equipment to a wireless test fixture
JPS612338A (ja) 検査装置
KR100548803B1 (ko) 프로브 카드의 프로브 핀 블록
KR100679167B1 (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드
JP3395216B2 (ja) プリント配線板検査治具
JPH06260799A (ja) 回路基板検査方法および回路基板
JP3447496B2 (ja) 半導体搭載用配線板
JPH0584668B2 (ko)
JP2602654Y2 (ja) Icチップの検査装置、検査接続構造、及びこれに用いられる異方導電性フィルムないしシート
JP2002181871A (ja) プリント配線板の検査装置
JP2000338192A (ja) プリント基板用テスト端子及びプリント基板テスト方法
JP2002181872A (ja) プリント配線板の検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070215

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee