JPS63316449A - 集積回路の試験方法及び装置 - Google Patents

集積回路の試験方法及び装置

Info

Publication number
JPS63316449A
JPS63316449A JP63137196A JP13719688A JPS63316449A JP S63316449 A JPS63316449 A JP S63316449A JP 63137196 A JP63137196 A JP 63137196A JP 13719688 A JP13719688 A JP 13719688A JP S63316449 A JPS63316449 A JP S63316449A
Authority
JP
Japan
Prior art keywords
coating
test
hybrid
opening
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63137196A
Other languages
English (en)
Inventor
ボジダー・ジャンコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JPS63316449A publication Critical patent/JPS63316449A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体集積回路(IC)の試験方法及び装置、
特にハイブリッド回路に使用するパッケージ前の多ピン
ICの試験方法及び装置に関する。
[従来技術とその問題点] ハイブリッド型ICの製造上で重要な点は、そのIC内
の回路が所定の動作をしているか否かを試験することで
ある。ICはハイブリッド回路に組み込み後でも試験可
能であるが、ウェハを切断し個々のIC内に組み込み後
に良否判断する場合のコストを考、慮すると、ICの製
造工°程のできる限り速い段階で試験して、不合格デバ
イスに余計な時間と努力を浪費しないことが好ましい。
従って、これらの回路はウェハ製造直後であって切断前
か、切断後であってもハイブリッドに組み込み前に回路
試験を行うのが好ましい。いずれの場合であっても、回
路の一般にはポンディングパッドである外部接続部に電
気的接続を非破壊的に行ってその後の製造工程を疎外し
ないようにすることが必要である。
また、ICの試験はできる限り実際の設計状態で且つ設
計動作範囲の限界点にて行うのが好ましい。特に、入/
出力信号帯域がIGHz内外の高周波数で動作するよう
に設計されたICでは、回路動作をこのような高周波数
でチェックする必要がある。このような高周波数では試
験装置のキャパシタンス及びインダクタンスが被試験回
路の動作に大きな影響を与える。そこで、高周波数IC
の試験はICが実際にハイブリッド回路内に組み込まれ
た場合とできる限り同様の環境で行うのが好ましい。
本件特許出願人による1985年12月23日付け米国
特許出願番号第812145号(対応日本特許出願は特
願昭61−302764号)の明細書にはIC試験に使
用するプローブを開示している。このプローブは開口を
有する調性支持部材と変形可能なエラストマー被膜とよ
り構成されている。この支持部材と被膜とは誘電体であ
り、一部に導電体が電気的に絶縁されて被着されている
被膜に形成した導電体片はICの接触面の接触領域パタ
ーンに対応する第1パターンで被膜の第1主面に分布す
る内部接触素子と、第2パターンで被膜の周辺に分布す
る外部接触素子及び夫々内及び外部触素子間に延びる伝
送線を構成する。
支持部材の導電部材は略第2パターンに対応するパター
ンで開口の周りに分布する内部接触素子と、支持部材の
内部接触素子から試験素子内のケーブルへのコネクタへ
延びる伝送線とよりなる。
被膜は支持部材に固定して開口内に延び、被膜の外部接
触素子が支持部材の対応する内部接触素子に電気的に接
続されるようにしている。
実用的なプローブでは、使用時に支持部材は水平位置で
あり、支持部材の内部接触素子はその上面に露出してい
る。被膜の外部接触素子は被膜の第1主面に露出し、こ
の被膜はその周辺で、支持部材の開口内に延びるエラス
トマ体を用いて支持部材の上面に取り付ける。被膜の第
1主面は下、即ち支持部材の開口内を向き、ICは支持
部材の開口に入る充分に小さいペデスタル(台)上に乗
せる。
エラストマのボディは下方の突起を有し、内部接触素子
の真上で被膜に係合して、ペデスタルを持ち上げるとI
Cの接触領域が被膜の内部接触素子と係合するようにす
る。被膜の上方変形はエラストマの弾性により制限され
、エラストマのボディはICの接触領域と被膜の内部接
触素子間に圧着用の接触圧を加える。支持部材の開口の
最大直線寸法は標準の半導体ウェハの直径よりも小さい
被試験ICは支持部材の開口内に持ち上げなければなら
ないので、このプローブ構造はウェハ状ICの試験には
好適ではない。
本件特許出願人による別出願では、ウェハ状のICの試
験に好適なプローブの一部が開示されている。これは開
口を有する調性の支持部材と変形可能なエラストマ被膜
より構成されている。この被膜は第1及び2主面を有し
、第1主面の周縁は開口を囲む支持部材の上面にクラン
プされている。
支持部材と被膜は共に誘電性であり、複数の導体片が電
気的に絶縁関係で被着されている。被膜の導電片の一部
はICの接触面上の接触領域パターンに対応する第1パ
ターンで被膜の中央部の第1主面に露出する内部接触素
子をなす。被膜の導電片の他の部分は被膜の第1主面の
周辺部の外部接触素子と、内部接触素子から外部接触素
子へ延びる伝送線をなす。
支持部材の導電片の一部は支持部材の上面に露出し且つ
第2パターンと略対応して開口の周りに分布する接触素
子と、支持部材の内部接触素子から試験装置へ延びる伝
送線とよりなる。被膜の外部接触素子は第1主面から突
出し支持部材の対応する接触素子を電気的に接続する導
電材料の突起を含んでいる。取り外し可能な圧力板で弾
性パッドと支持部材間の被膜の周縁部分を支持部材の所
定位置に保持し被膜の外部接触素子の突起と支持部材の
接触素子間に良好な電気的接触を行う。
被膜の各内部接触素子は被膜の第1主面から下方に突出
する導電性突起を含んでいる。被膜の第1主面の中央部
は開口から下方に延び、被膜の内部接触素子が支持部材
の下面の下に延びるようにする。その結果、内部接触突
起は支持部材の下面の下方にあるウェハ内のICの接触
領域に係合する。圧力板と被膜の第2主面の中央部間に
取り付けた軸(シャフト)端部にはエラストマを有し、
その弾性により内部接触突起の上方移動に抵抗する。内
部接触突起が支持部材の下面以下に延びる限り、ICは
その開口内に持ち上げる必要はなく、従ってプローブは
例えば開口より大きいウェハのICの接触領域にアクセ
スするに適する。
上述した従来のプローブは、被試験ICにプローブ自身
の影響は低減出来ても、このプローブはICをウェハか
ら切断しハイブリット回路に組み込んだときと池の電子
デバイスに近い動作環境にすることができないと言う欠
点がある。用途によっては、ICとハイブリッド回路の
他の導体間のキャパシタンス、ICに接続された導体の
インダクタンス、ICのボンディング線のインピーダン
ス及びハイブリッド回路に組み込んだ池のデバイスから
の高周波数信号放射により被試験IC0′)動作特住に
大きな影響を与えるかも知れない。
[発明の目的] 従って、本発明の目的はICを後でハイブリッドに組み
込んだとき、それが正常に動作し、且つ試験中の動作環
境がハイブリッド回路のそれと略同様であるICの試験
方法及び装置を提供することである。
[発明の概要] 本発明によると、ICの試験をICが取り付けられるハ
イブリッド回路と同様な手法で71イブリッド回路に組
み込む前に行う装置である。即ち、この装置によると、
ICをハイブリッド回路内に組み込んだ場合と近い環境
で、しかもハイブリッド回路に組み込む前にICの試験
が可能である。
ハイブリッド回路のICが取り付けられるハイラリラド
基板の領域に開口を形成する。このノ1イブリッド基板
の上面であって通常このICにアクセスするボンディン
グ線へのリード線である導体の一端に開口を形成する。
この開口を取り囲むノ1イブリッド基板の領域内の導体
上の絶縁被膜を除いて、この領域の導体の上面を露出さ
せる。
上下両主面を有する変形可能なエラストマ部材を、開口
を囲むハイブリッド基板の上面の上記露出導体を含む領
域に下主面の周囲領域が接するようにハイブリッド基板
上に取り付ける。この被膜は誘電性であって、部分的に
複数の導電体片が互いに地縁関係で被着されている。被
膜の導電片の一部は下主面の周辺にパターン状に配置、
した外部接触素子を構成し、このパターンは開口の周り
のハイブリッド基板の領域の露出導体パターンと一致す
る。この外部接触素子は導電体の突起を含み、各突起は
下主面から突出して、その下のハイブリッド基板上の露
出導体面と係合する。取り外し可能な圧力板は弾性体と
ハイブリット基板の上面間に被膜の周辺部をクランプし
て、被膜の周辺部をハイブリッド基板の所定位置に固定
して、被膜の外部接触素子とハイブリッド基板の導体間
に良好な電気的接触を行う。
被膜の導電片の別の部分はICの接触面の接触領域パタ
ーンに対応する第1パターンで被膜の中心領域の下主面
に露出する内部接触素子をなす。
また、各内部接触素子は被膜の下主面の中央部から下方
に突出する導電性の接触突起を含んでいる。
圧力板と被膜間に挿入した弾性体は被膜の中心部に圧力
をかけて、その内部接触素子がその下方に位置するウェ
ハのIC上の接触領域に強固に係合するようにする。被
膜を貫通する金属カラムと被膜の上主面に被着した導体
は内部接触素子を被膜の対応する外部接触素子に電気的
に相互接続する。
被試験ICを除き、その他のIC及び電子素子は通常ど
おりにハイブリッド基板上に取り付けてし)る。内部及
び外部接触素子は相互接続導体及び被膜の金属カラムと
共に被試験ICの接触パッドをハイブリッド基板上の導
体と電気的に接続して、ハイブリッド回路の外部端子に
適当な信号と電源が供給されると、被試験ICが実際の
ハイブリッド回路に組み込んで動作する場合と同様に動
作できる。従って、本発明の装置はハイブリッド回路に
組み込む前に、略実際のハイブリッド回路に組み込んだ
動作環境のもとてICの良否判定が出来ることとなる。
[実施例コ 第1図〜3図は本発明によるIC試験装置の好適一実施
例を示す。この装置はウェハ(8)内のICの接触パッ
ドをハイブリッド回路の導体に電気的に相互接続し、I
Cを恰もウェハから切断し池のIC回路及びデバイスと
電気的に相互接続してハイブリッド基板上に取り付けた
場合と同様に動作する。ウェハ(8)は被試験ICを含
み、ウェハ支持体(10)に取り付ける。図示せずも、
ICはその上面(以下接触面と言う)に多くの接触パッ
ドを有する。
この装置はハイブリッド基板(2)を有し、その基板に
はICが取り付けられる部分に開口(38)が形成され
る。開口(38)は略矩形状であるのが好ましく、IC
にアクセスするボンディング線のリード線となるハイブ
リッド基板の上面のストリップ線導体(40)の終端部
と一致させる。開口の周りのハイブリッド基板の内部領
域の導体上の絶縁被膜は取り除き、この領域内の導体に
上面が露出するようにする。
この開口(38)上には変形可能な被膜(12)が取り
付けられる。第1〜3図に示す如く、被膜(12)はポ
リイミドの如き単一の透明且つ柔軟性に富む誘電体層で
構成され、その上面に導電体パターン(24)が被着さ
れている。−組の内部接触突起(30)は被膜(12)
の下面の下に延び、被膜(12)の開口を通過する金属
柱状体、即ちカラム(32)によりコネクタ(24)の
内端に接続される。被膜(12)の開口は従来のマスキ
ング及びエツチング技法により形成され、カラム(32
)の金属と接触突起(30)は開口内までメッキしてい
る。カラムには例えば金、接触突g(30)には例えば
ニッケルの如き異なる金、寓を使用しても良い。そのた
めには2つの異なるメッキ槽を使用すること勿論である
。接触突起(30)はウェハ(8)のICの接触面上の
接触パッドパターンと同じパターンに形成する。略同昧
組の別の接触突起(46)が被膜(12)の下面の下問
辺部に延び、同様に被膜(12)の開口を通過する金属
カラム(47)により導体(24)の外端に接続される
。接触突起(46)は開口(38)の周りのハイブリッ
ド基板(2)の面上の露出導体(40)のパターンに等
しいパターンに形成される。第2及び3図において、接
触突起(30)、(46)及び導体の被膜(12)に対
する大きさはより一層明瞭にするために誇張している。
本発明の実用例では接触突起と導体は充分に小さく、且
つ一層多くの接触突起(30)及び(46)を被膜(1
2)に含めることが可能である。
接触突起(46)は、被膜(12)を開口(38)上に
取り付けたとき、接触突起(46)がハイブリッド基板
(2)の上面の対応する信号導体(40)に係合するよ
うに構成している。ハイブリッド基板(2)に取り付け
ないと、被膜(12)は略平坦且つ十文字型であり、第
2図に示す如く4個の脚部(52)を有する。しかし、
被膜(12)をハイブリッド基板(2)の上に取り付け
ると、被膜(12)の脚部(52)の隣接端(54)が
重なり、被膜(12)は皿状になる。よって、突起(3
0)はハイブリッド基板(2)の下面の下方に延び、被
膜(12)の周辺の下側はハイブリッド基板の上面に開
口(38)の近傍で接する。
固体且つ透明な圧力板(64)は被膜(12)の上に取
り付けたエラストマの如き弾性且つ透明絶縁体(66)
に圧力を加える。絶縁体(66)の中心軸B (67)
が開口(38)から突出し、接触突N(30)に圧力を
分布させて接触突起の上方への移動を弾性的に制限する
。また、圧力板(64)は被膜(12)の周縁を覆う絶
縁体(66)の環状部(74)に圧力を加える。この圧
力は被膜(12)の接触突起(46)上に分布して、被
膜(12)の突起(46)とハイブリッド基板(2)の
対応する信号導体(40)間に良好な電気的接触を行わ
せる。
顕微鏡(78)をウェハ支持体(10)の位置調整機構
(図示せず)と共に使用して接触突起(30)がウェハ
(8)の選択したICの接触パッドの真上に位置するよ
うにする。位置調整機構を用いて、試験装置とウェハ支
持体(10)間の相対垂直位置を変えて接触突起(30
)と適当な接続突起間の圧着接触を行わせる。被膜(1
2)と弾性体(66)の柔軟性により、圧着がウェハを
破壊せず、また接続パッドと突起(30)の接触面又は
接続パッドの垂直位置に多少のバラツキがあっても、こ
れを吸収するようにする。ウェハ(8)の最初のICの
試験が完了すると、位置調整機構がウェハ支持体(lO
)を次に試験したいICの接触突起の下に順次自動的に
移動させて、このICの試験を実行することができる。
ここに示した試験装置は、意図した動作環境内で、しか
もそのICを組み込む前にハイブリッド回路として動作
させて試験することができると言う点で従来の試験装置
にない利点を有する。被膜(12)は安価であり、従来
技術を用いて製造することが出来、また異なる接触パタ
ーンのICを試験したい場合には、容易に交換すること
ができる。更に、被膜(12)は被試験ICと接触する
ことにより容易に破損することはなく、またこの接触が
ICを破壊することもない。
次に、第4〜6図は本発明の試験装置の他の実施例であ
り、ここで第1〜3面の好適実施例と同様の素子には類
似の参照符号を付している。この第2実施例は、同じウ
ェハの別のICから分離可能なIC(9)の試験に使用
できる。この実施例では、先の好適実施例と同様にハイ
ブリッド基板(2)のICが取り付けられる位置に開口
(38)を形成し、この回路にアクセスするハイブリッ
ド基板(2)の導体(40)の上面は、開口の端部近傍
で露出する。被膜(12°)を開口(38)上に取り付
ける。しかし、この第2実施例では、被膜(12°)は
第5図に示す如く十文字ではなく矩形であり、その中心
部分は開口(38)から突出しない。また、第5及び6
図を参照すると、被膜(12°)はポリイミドなどの透
明且つ柔軟性のある誘電体の単一層を含み、その上面に
導体パターン(24)を被着して、内部接触突起(46
)の−組が被膜(12)の下面の下に延びてIC(9)
の接触パッドに接触し、−組の接触突起(46)が開口
(38)を囲むハイブリッド基板(2)の露出導体(4
0)に接触する。この突起(30)は被膜(12)の開
口を介する金属カラム(32)により導体(24)の内
端に接続され、接触突g(46)は被膜(12)の開口
を通過する金属カラム(47)により導体(24)の外
端に接続される。
この第2実施例にあっても、被膜(12”)上に取り付
けたエラストマ弾性体(66)及びこの弾性体に取り付
けた圧力板(64)を含むが、弾性体(66)は開口(
38)を貫通する中心軸部を含んでいない。その代わり
、IC(9)は開口(38)を介してIC(9)を持ち
上げるチャ・!り(10)上に取り付けられ、IC上の
接触パッドが被膜(12’)の下側の接触突起に係合す
るようにする。エラストマ体く66)はIC(9)の接
触パッドの上方移動を弾性的に制限する。また、エラス
トマ体(66)の外部(74)は被膜(12°)の周辺
に圧力をかけて接触突起(46)がその下のハイブリッ
ド基板(2)の面上の対応する導体(40)に確実に係
合するようにする。
その結果、好適実施例の如く、第2実施例の接触突起(
30)、(46)、カラム(32)、(47)及び導体
(24)は導体(40)を被試験ICの接触面の接触パ
ッドと電気的に相互接続して、ICをこのハイブリッド
回路で決まる試験環境で動作させて試験することができ
るようにする。
これら両実施例を対比すると、第2実施例は、通常のウ
ェハは開口(38)に適合するには大き過ぎるので、I
Cをチップから切断するまで試験ができないと言う点で
第1実施例に劣る。しかしながら、第2実施例の特徴は
接触突起(30)、(46) 、相互接続カラム(32
)、(47)及び導体(24)が、ICをその後にハイ
ブリッドに取り付けたとき、IC(9)上のポンディジ
グパッドとハイブリッド基板(2)の接続を行うボンデ
ィング線の物理的配置及び電気的特性により類似させる
ことができる。用途によってはボンディング線のインピ
ーダンスは被試験ICの動作に大きな影響を与える。こ
のような用途にあっては、第2実施例の方が第1実施例
よりも優れている。
即ち、導体(24)は第2実施例の方がかなり短い。更
に、第2実施例にあっては、パッケージ前の被試験IC
をその後取り付けるハイブリッド回路内の所定取り付け
位置により近く配置でき、これによりICの動作環境に
より近付けることができる。
以上、本発明の試験装置につき実施例を参照して説明し
たが、本発明の要旨を逸脱する事なく種々の変形変更が
可能であること当業者には容易に理解できよう。
[発明の効果] 本発明の半導体集積回路の試験方法及び装置によると、
ICを実質的にハイブリッド回路に組み込んだ場合と同
じ動作条件及び環境で試験することが出来るので、単に
従来の如くウェハ上のICの動作特性と異なり、ハイブ
リッド回路に組み込んだ実際の動作状態に近似した状態
モ試験をすることができると言う実用上の顕著な効果が
得られる。
【図面の簡単な説明】
第1図は本発明による試験素内の第1実施例の要部断面
図、第2図は第1図の被膜下面の平面図、第3図は第2
図の被膜の断面図、第4.5及び6図は本発明の第2実
施例の夫々第1.2及び3図に対応する図である。 図中、(2)はハイブリッド基板、(8)はウェハ、(
lO)はウェハ支持体、(12)は絶縁被膜、(38)
は開口、(66>はエラストマ(弾性)部材、(64)
は圧力板、(78)は顕微鏡を示す。

Claims (1)

  1. 【特許請求の範囲】 1、ハイブリッド基板に組み込んで使用される集積回路
    を上記ハイブリッド基板に組み込み前に試験する集積回
    路試験装置であって、上記集積回路が組み込まれるハイ
    ブリッド基板と略同様であって上記集積回路取り付け部
    分に開口を有する試験ハイブリッド基板と、上記開口部
    に配置され表面に上記試験ハイブリッド基板の導電路と
    相互接続された導電路を有する絶縁被膜とを具え、上記
    開口部に被試験集積回路を臨ませ、上記被膜の上記導電
    路及び上記被試験集積回路間を弾性的に押圧して電気的
    に相互接続し、略実際の使用状態で試験する事を特徴と
    する集積回路の試験装置。 2、ハイブリッド集積回路に組み込み使用されるウェハ
    状態の複数の被試験集積回路を試験するに際し、ハイブ
    リッド基板に上記集積回路を除く他の回路を形成するこ
    とと、上記ハイブリッド基板の略上記集積回路取り付け
    部に開口を形成することと、一面に導電パターンを有す
    るエラストマ部材を上記開口に配置することと、上記開
    口に上記被試験集積回路のうち選択された一つを位置合
    わせすることと、上記エラストマ部材と上記ウェハ間に
    加圧して上記選択された被試験集積回路を上記ハイブリ
    ッド基板に接続することとよりなり、上記複数の被試験
    集積回路を順次略実際の使用状態で試験するようにした
    集積回路の試験方法。
JP63137196A 1987-06-08 1988-06-03 集積回路の試験方法及び装置 Pending JPS63316449A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5966287A 1987-06-08 1987-06-08
US59,662 1987-06-08

Publications (1)

Publication Number Publication Date
JPS63316449A true JPS63316449A (ja) 1988-12-23

Family

ID=22024417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63137196A Pending JPS63316449A (ja) 1987-06-08 1988-06-03 集積回路の試験方法及び装置

Country Status (2)

Country Link
EP (1) EP0298219A3 (ja)
JP (1) JPS63316449A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
EP0425744A1 (en) * 1989-11-02 1991-05-08 Hewlett-Packard Company Membrane probe with automatic contact scrub action
US5402077A (en) * 1992-11-20 1995-03-28 Micromodule Systems, Inc. Bare die carrier
US6937044B1 (en) 1992-11-20 2005-08-30 Kulicke & Soffa Industries, Inc. Bare die carrier
EP0779987A4 (en) * 1994-09-09 1998-01-07 Micromodule Systems Inc EXPLORATION OF THE CIRCUIT MEMBRANE
EP0779989A4 (en) * 1994-09-09 1998-01-07 Micromodule Systems Inc SCANING CIRCUITS WITH A MEMBRANE PROBE
KR100384265B1 (ko) * 1994-10-28 2003-08-14 클리크 앤드 소파 홀딩스 인코포레이티드 프로그램가능한고집적전자검사장치
JPH10132855A (ja) * 1996-10-31 1998-05-22 Nec Corp Ic検査用プローブカード
EP1766426B1 (en) * 2004-07-07 2013-09-11 Cascade Microtech, Inc. Probe head having a membrane suspended probe
US9244099B2 (en) 2011-05-09 2016-01-26 Cascade Microtech, Inc. Probe head assemblies, components thereof, test systems including the same, and methods of operating the same
US9435855B2 (en) 2013-11-19 2016-09-06 Teradyne, Inc. Interconnect for transmitting signals between a device and a tester
US9594114B2 (en) 2014-06-26 2017-03-14 Teradyne, Inc. Structure for transmitting signals in an application space between a device under test and test electronics
US9977052B2 (en) 2016-10-04 2018-05-22 Teradyne, Inc. Test fixture
US10677815B2 (en) 2018-06-08 2020-06-09 Teradyne, Inc. Test system having distributed resources
US11363746B2 (en) 2019-09-06 2022-06-14 Teradyne, Inc. EMI shielding for a signal trace
US11862901B2 (en) 2020-12-15 2024-01-02 Teradyne, Inc. Interposer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2901416A1 (de) * 1979-01-15 1980-07-24 Vdo Schindling Anordnung zum elektrischen verbinden einer vielzahl von anschluessen
GB2047476B (en) * 1979-02-26 1983-06-15 Secr Defence Applying circuit elements to a substrate
GB2053566B (en) * 1979-07-02 1984-05-02 Mostek Corp Integrated circuit package
US4649339A (en) * 1984-04-25 1987-03-10 Honeywell Inc. Integrated circuit interface
KR870006645A (ko) * 1985-12-23 1987-07-13 로버트 에스 헐스 집적회로의 멀티플리드 프로브장치
EP0230348A2 (en) * 1986-01-07 1987-07-29 Hewlett-Packard Company Test probe

Also Published As

Publication number Publication date
EP0298219A3 (en) 1990-08-01
EP0298219A2 (en) 1989-01-11

Similar Documents

Publication Publication Date Title
US6620633B2 (en) Method for testing bumped semiconductor components
US6452807B1 (en) Test interposer for use with ball grid array packages, assemblies and ball grid array packages including same, and methods
US8486250B2 (en) Electrodeposition method of forming a probe structure having a plurality of discrete insulated probe tips projecting from a support surface
JP3343549B2 (ja) シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造
KR100472580B1 (ko) 포토리소그래피 공정에 의해 형성된 콘택트 구조
US6948941B2 (en) Interconnect assemblies and methods
US5534784A (en) Method for probing a semiconductor wafer
JPH0517705B2 (ja)
US6025731A (en) Hybrid interconnect and system for testing semiconductor dice
US11204369B2 (en) Semiconductor device test socket
JPS6369247A (ja) プローブ装置
US20140191775A1 (en) Redox method of forming a coaxial probe structure of elongated electrical conductors projecting from a support structure
JPS63316449A (ja) 集積回路の試験方法及び装置
JP2000512065A (ja) 超小型電子素子のコネクタ
KR100817083B1 (ko) 프로브 카드
US4466181A (en) Method for mounting conjoined devices
EP0304868A2 (en) Multiple lead probe for integrated circuits in wafer form
US20010040464A1 (en) Electric contact device for testing semiconductor device
US7038478B2 (en) Stress relieved contact array
JPH01209380A (ja) プローブカード
KR19980033416A (ko) 패키지에서 봉입된 베어칩에 결합된 기생 컴포넌트와 등가인 더미 컴포넌트와 함께 집적되는 탐침 카드
KR102309675B1 (ko) 필름 형태의 프로브카드
WO1999021227A1 (en) Connector assembly for accommodating bga-style components
KR20010076322A (ko) 접촉 돌기를 구비한 접촉 구조물
JP2842416B2 (ja) 半導体装置用ソケット