JPH01209380A - プローブカード - Google Patents
プローブカードInfo
- Publication number
- JPH01209380A JPH01209380A JP3443388A JP3443388A JPH01209380A JP H01209380 A JPH01209380 A JP H01209380A JP 3443388 A JP3443388 A JP 3443388A JP 3443388 A JP3443388 A JP 3443388A JP H01209380 A JPH01209380 A JP H01209380A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- grounding
- hole
- shielding plate
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000465 moulding Methods 0.000 claims abstract description 5
- 238000009413 insulation Methods 0.000 claims abstract 7
- 230000000694 effects Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
プローブ試験装置に付設させるプローブカードの改善に
関し、 有効なノイズ低減が可能なプローブカードの提供を目的
とし、 中央部に空孔を有する絶縁基板と、該絶縁基板上の信号
用配線および接地用配線と、前記各配線に接続され前記
空孔の下側に放射状に配置されてなるプローブとからな
るプローブカードにおいて、信号用プローブの配線接続
部から前記空孔端縁までの間に絶縁膜を同軸状に被覆し
、被覆しない接地用プローブを含め、前記絶縁基板に対
向する前記絶縁膜部分を導電性部材にて被覆してモール
ド固定すると共に、前記空孔の下側に放射状に配置され
た先端部を除く各プローブを下側から非接触で受けるよ
うに前記導電性部材を鍔状に延長してなる遮蔽板を設け
、かつ、前記接地用プローブはその先端近傍にて前記遮
蔽板との間に所要の余長をもってワイヤボンディングし
て構成する。
関し、 有効なノイズ低減が可能なプローブカードの提供を目的
とし、 中央部に空孔を有する絶縁基板と、該絶縁基板上の信号
用配線および接地用配線と、前記各配線に接続され前記
空孔の下側に放射状に配置されてなるプローブとからな
るプローブカードにおいて、信号用プローブの配線接続
部から前記空孔端縁までの間に絶縁膜を同軸状に被覆し
、被覆しない接地用プローブを含め、前記絶縁基板に対
向する前記絶縁膜部分を導電性部材にて被覆してモール
ド固定すると共に、前記空孔の下側に放射状に配置され
た先端部を除く各プローブを下側から非接触で受けるよ
うに前記導電性部材を鍔状に延長してなる遮蔽板を設け
、かつ、前記接地用プローブはその先端近傍にて前記遮
蔽板との間に所要の余長をもってワイヤボンディングし
て構成する。
本発明は、プローブ試験装置に付設させるプローブカー
ドの改善に関する。
ドの改善に関する。
従来、ICなどの半導体装置は、半導体ウェハー上に多
数の素子が形成され、これを個々のチップに分割する前
にプローブ(probe ;探針)を接触させてそれら
の素子の電気的特性の良否を判別しており、これをウェ
ハーのプローブテストと呼んでいる。
数の素子が形成され、これを個々のチップに分割する前
にプローブ(probe ;探針)を接触させてそれら
の素子の電気的特性の良否を判別しており、これをウェ
ハーのプローブテストと呼んでいる。
これはウェハー状態で予めプローブテストを行っておけ
ば、不良チップをパフケージに組み込む工数とパフケー
ジ等の材料が節約されるからで、このようなプローブテ
ストを経由すると、半導体装置製品は殆ど100%に近
い収率が得られる。そのためウェハーのプローブテスト
、すなわちウェハー試験はできるだけ精度の高いことが
望まれている。
ば、不良チップをパフケージに組み込む工数とパフケー
ジ等の材料が節約されるからで、このようなプローブテ
ストを経由すると、半導体装置製品は殆ど100%に近
い収率が得られる。そのためウェハーのプローブテスト
、すなわちウェハー試験はできるだけ精度の高いことが
望まれている。
第3図は従来のプローブ試験装置のうち、プローブテス
トヘッド部分の断面概要を示しており、1はテストステ
ーション、2はパーフォーマンスポード、4はインサー
トリング、5はプローブカード、6はウェハー、7は可
動ステージ、8は架台である。
トヘッド部分の断面概要を示しており、1はテストステ
ーション、2はパーフォーマンスポード、4はインサー
トリング、5はプローブカード、6はウェハー、7は可
動ステージ、8は架台である。
このプローブカード5が本発明に関しており、プローブ
カードはICの品種によって取り替える必要がある。そ
れはトランジスタ単体やICの品種毎にプローブが接触
するウェハーの電極パッドの位置が異なるためで、その
ため品種毎に特定したプローブカードが作成されている
。
カードはICの品種によって取り替える必要がある。そ
れはトランジスタ単体やICの品種毎にプローブが接触
するウェハーの電極パッドの位置が異なるためで、その
ため品種毎に特定したプローブカードが作成されている
。
第4図は第3図のプローブカード5の平面図を示してお
り、第5図は第4図のA−A’断面図、第6図は第5図
の部分拡大図を示す。第4図乃至第6図において、9は
プローブカード、10は絶縁基板、11は突起部、12
は環状の電源電極パターン、13は同じく環状の接地用
配線(以下接地パターンと呼称する)である。絶縁基板
10は直径数+CII+、厚さ5mm程度で中央部に2
0〜30mmφの空孔が開けてあり、プローブ9は長さ
20〜30IllII、直径200〜300−の細い金
属線でタングステンやパラジウムからなり、先端は30
〜50−φに尖らしてあり、その先端部がウェハーの電
極パッド(図示していない)に接触して試験が行われる
。
り、第5図は第4図のA−A’断面図、第6図は第5図
の部分拡大図を示す。第4図乃至第6図において、9は
プローブカード、10は絶縁基板、11は突起部、12
は環状の電源電極パターン、13は同じく環状の接地用
配線(以下接地パターンと呼称する)である。絶縁基板
10は直径数+CII+、厚さ5mm程度で中央部に2
0〜30mmφの空孔が開けてあり、プローブ9は長さ
20〜30IllII、直径200〜300−の細い金
属線でタングステンやパラジウムからなり、先端は30
〜50−φに尖らしてあり、その先端部がウェハーの電
極パッド(図示していない)に接触して試験が行われる
。
なお、プローブ9の本数は少ない場合は数本、多い場合
は100〜200本もあり、プローブ9の先端のプロー
ブ相互の間隔(ウェハーの電極間隔に等しい)は、例え
ば100〜300−程度でこのようにプローブカードは
極めて微細で複雑な構造である。
は100〜200本もあり、プローブ9の先端のプロー
ブ相互の間隔(ウェハーの電極間隔に等しい)は、例え
ば100〜300−程度でこのようにプローブカードは
極めて微細で複雑な構造である。
第6図において、絶縁基板10には多数のパターンやス
ルーホールが設けられているが、本図には環状の電源電
極パターン12、接地パターン13の他は図示していな
い。また、電源電極パターン12、接地パターン13も
種々の構成が考えられ、上記図に限定されるものではな
い。
ルーホールが設けられているが、本図には環状の電源電
極パターン12、接地パターン13の他は図示していな
い。また、電源電極パターン12、接地パターン13も
種々の構成が考えられ、上記図に限定されるものではな
い。
ところで、このような従来のプローブカードをテストヘ
ッドに取りつけてプローブ試験を行うと、プローブ9は
上記のような細く長い金属の裸線であるから、インピー
ダンスが高くてノイズを拾い易く、測定マージン(測定
値の許容範囲)が大きく取れない問題がある。ノイズは
プローブ試験装置が設置された測定室の空調設備やプロ
ーブ試験装置の主設備、すなわちコンピュータから袷っ
てくるものである。プローブカードのノイズ低減対策は
、カード基板の多層化、プローブ長さの最短化等が公知
である。
ッドに取りつけてプローブ試験を行うと、プローブ9は
上記のような細く長い金属の裸線であるから、インピー
ダンスが高くてノイズを拾い易く、測定マージン(測定
値の許容範囲)が大きく取れない問題がある。ノイズは
プローブ試験装置が設置された測定室の空調設備やプロ
ーブ試験装置の主設備、すなわちコンピュータから袷っ
てくるものである。プローブカードのノイズ低減対策は
、カード基板の多層化、プローブ長さの最短化等が公知
である。
第7図(a)、(b)は従来のプローブ長さの最短化手
段の説明図であって、同図(a)は信号用プローブ、同
図(b)は接地用プローブを示す。なお、構成、動作の
説明を理解し易くするために全図を通じて同一部分には
同一符号を付してその重複説明を省略する。第7図(a
)において、14は接地パターン、15は信号用配h’
x <以下信号パターンと呼称する)、16は第6図に
おける突起部11に代えてプローブ9をモールド保持す
る絶縁物を示す。なお、プローブ9は信号パターンに接
続されるものを信号用プローブ9a、接地パターンに接
続されるものを接地用プローブ9bと呼称する。
段の説明図であって、同図(a)は信号用プローブ、同
図(b)は接地用プローブを示す。なお、構成、動作の
説明を理解し易くするために全図を通じて同一部分には
同一符号を付してその重複説明を省略する。第7図(a
)において、14は接地パターン、15は信号用配h’
x <以下信号パターンと呼称する)、16は第6図に
おける突起部11に代えてプローブ9をモールド保持す
る絶縁物を示す。なお、プローブ9は信号パターンに接
続されるものを信号用プローブ9a、接地パターンに接
続されるものを接地用プローブ9bと呼称する。
信号用プローブ9aは絶縁物16で保持され、その一端
は信号パターン15に半田付けされている。この半田付
けの位置が信号用プローブ9aの長さを最短長さにでき
るように信号パターン15を形成すると共に、接地パタ
ーン14は信号用プローブ9aと対向する絶縁基板10
の空孔側の両面に幅広く鍔状に設けられて遮蔽効果を向
上させ、ノイズ低減を図っている。
は信号パターン15に半田付けされている。この半田付
けの位置が信号用プローブ9aの長さを最短長さにでき
るように信号パターン15を形成すると共に、接地パタ
ーン14は信号用プローブ9aと対向する絶縁基板10
の空孔側の両面に幅広く鍔状に設けられて遮蔽効果を向
上させ、ノイズ低減を図っている。
第7図(b)は接地用プローブ9bの一端を最短長さの
位置で接地パターン14に半田付けすると共に、接地用
プローブ9bが円形空孔に突出した位置において接地パ
ターン14とワイヤ17によりボンディング接続し、イ
ンピーダンスの低減を図っている。
位置で接地パターン14に半田付けすると共に、接地用
プローブ9bが円形空孔に突出した位置において接地パ
ターン14とワイヤ17によりボンディング接続し、イ
ンピーダンスの低減を図っている。
このワイヤ17は銅箔を用いてもよい。
上記のような従来のプローブカードのノイズ低減対策で
は接地面からプローブ先端までの裸部分の距離が長く十
分な対策とはいえない問題点があり、また同軸プローブ
を使用する方法も提案されているが、多ピン化に対処で
きない問題がある。
は接地面からプローブ先端までの裸部分の距離が長く十
分な対策とはいえない問題点があり、また同軸プローブ
を使用する方法も提案されているが、多ピン化に対処で
きない問題がある。
本発明は上記従来の欠点に鑑みてなされたもので、有効
なノイズ低減が可能なプローブカードの提供を目的とす
る。
なノイズ低減が可能なプローブカードの提供を目的とす
る。
第1図(a)、 (b)、 fc)は本発明の構成を示
す要部断面図であって同図(a)は信号用プローブ、同
図(b)は接地用プローブ、(C)は同図(b)の部分
拡大図を示す。
す要部断面図であって同図(a)は信号用プローブ、同
図(b)は接地用プローブ、(C)は同図(b)の部分
拡大図を示す。
中央部に空孔を有する絶縁基板10と、該絶縁基板10
上の信号用配線15および接地用配線14と、前記各配
線に接続され前記空孔の下側に放射状に配置されてなる
プローブ9とからなるプローブカードにおいて、信号用
プローブ9aの配線接続部から前記空孔端縁までの間に
絶縁膜18を同軸状に被覆し、被覆しない接地用プロー
ブ9bを含め、前記絶縁基板lOに対向する前記絶縁膜
部分を導電性部材19にて被覆してモールド固定すると
共に、前記空孔の下側に放射状に配置された先端部を除
く各プローブ9を下側から非接触で受けるように前記導
電性部材19を鍔状に延長してなる遮蔽板20を設け、
かつ、前記接地用プローブ9bはその先端近傍にて前記
遮蔽板20との間に所要の余長をもってワイヤボンディ
ングして構成している。
上の信号用配線15および接地用配線14と、前記各配
線に接続され前記空孔の下側に放射状に配置されてなる
プローブ9とからなるプローブカードにおいて、信号用
プローブ9aの配線接続部から前記空孔端縁までの間に
絶縁膜18を同軸状に被覆し、被覆しない接地用プロー
ブ9bを含め、前記絶縁基板lOに対向する前記絶縁膜
部分を導電性部材19にて被覆してモールド固定すると
共に、前記空孔の下側に放射状に配置された先端部を除
く各プローブ9を下側から非接触で受けるように前記導
電性部材19を鍔状に延長してなる遮蔽板20を設け、
かつ、前記接地用プローブ9bはその先端近傍にて前記
遮蔽板20との間に所要の余長をもってワイヤボンディ
ングして構成している。
信号用プローブ9aの配線接続部から前記空孔端縁まで
の間に絶縁膜を同軸状に被覆し、かつその絶縁膜部分を
導電性部材19にて被覆してモールド固定することと、
絶縁基板10の空孔の下側に放射状に配置された先端部
を除く各プローブ9を下側から非接触で受けるように前
記導電性部材19を鍔状に延長してなる遮蔽板20を設
けることにより信号用プローブ9aは全長に渡って接地
電位に接近することになり遮蔽効果が向上する。また、
接地用プローブ9bはその導電性部材19に被覆される
結果実効長さが短縮されると共に、先端近傍にて前記遮
蔽板20との間に所要の余長をもってワイヤボンディン
グすることによりインピーダンスを低減することができ
、信号用プローブ9aと共に有効なノイズ低減が可能と
なる。
の間に絶縁膜を同軸状に被覆し、かつその絶縁膜部分を
導電性部材19にて被覆してモールド固定することと、
絶縁基板10の空孔の下側に放射状に配置された先端部
を除く各プローブ9を下側から非接触で受けるように前
記導電性部材19を鍔状に延長してなる遮蔽板20を設
けることにより信号用プローブ9aは全長に渡って接地
電位に接近することになり遮蔽効果が向上する。また、
接地用プローブ9bはその導電性部材19に被覆される
結果実効長さが短縮されると共に、先端近傍にて前記遮
蔽板20との間に所要の余長をもってワイヤボンディン
グすることによりインピーダンスを低減することができ
、信号用プローブ9aと共に有効なノイズ低減が可能と
なる。
以下本発明の実施例を図面によって詳述する。
第1図(a)、 (b)、 (C)は本発明の構成を示
す要部断面図であって同図(a)は信号用プローブ、同
図(b)は接地用プローブ、(C)は同図(blの部分
拡大図を示す。
す要部断面図であって同図(a)は信号用プローブ、同
図(b)は接地用プローブ、(C)は同図(blの部分
拡大図を示す。
第1図(alにおいて、18は信号用プローブ9aの配
線接続部から前記空孔端縁までの間に同軸状に被覆した
絶縁膜、19はその絶縁膜18の上を被覆して絶縁基板
10との間をモールド固定する導電性部材(例えば導電
性金属粉末と混合された合成樹脂)である。20は絶縁
基板10の空孔の下側に放射状に配置された先端部を除
く各プローブ9を下側から非接触で受けるように前記導
電性部材19を鍔状に延長してなるg画板を示す。18
aは信号用プローブ9aの配線接続部の半田付は部分に
対して前記絶縁膜18を延長して被覆する絶縁膜である
。
線接続部から前記空孔端縁までの間に同軸状に被覆した
絶縁膜、19はその絶縁膜18の上を被覆して絶縁基板
10との間をモールド固定する導電性部材(例えば導電
性金属粉末と混合された合成樹脂)である。20は絶縁
基板10の空孔の下側に放射状に配置された先端部を除
く各プローブ9を下側から非接触で受けるように前記導
電性部材19を鍔状に延長してなるg画板を示す。18
aは信号用プローブ9aの配線接続部の半田付は部分に
対して前記絶縁膜18を延長して被覆する絶縁膜である
。
各プローブ9は針圧を図示しないウェハーの電極バンド
にかけることにより上側へ移動するため遮蔽板20は各
プローブ9の下側でなければならない。
にかけることにより上側へ移動するため遮蔽板20は各
プローブ9の下側でなければならない。
第1図(b)において、接地用プローブ9bは前記信号
用プローブ9aと異なり絶縁膜18を介することなく直
接導電性部材19にてモールド固定する結果、プローブ
の実効長さが短くなる。また先端側の裸部分(前記空孔
の下側に位置する部分)の先端近傍にて前記遮蔽板20
との間1に所要の余長をもってワイヤ17によりボンデ
ィングすることにより第1図(C)に示すように接地用
プローブ9bの針先が針圧によって破線に示す位置まで
移動しても接続状態を維持することができ、インピーダ
ンスの低減に効果がある。
用プローブ9aと異なり絶縁膜18を介することなく直
接導電性部材19にてモールド固定する結果、プローブ
の実効長さが短くなる。また先端側の裸部分(前記空孔
の下側に位置する部分)の先端近傍にて前記遮蔽板20
との間1に所要の余長をもってワイヤ17によりボンデ
ィングすることにより第1図(C)に示すように接地用
プローブ9bの針先が針圧によって破線に示す位置まで
移動しても接続状態を維持することができ、インピーダ
ンスの低減に効果がある。
第2図は本発明の構成を示す要部斜視図である。
図示するように各プローブ9の先端は非接触状態で遮蔽
板20に沿って配置され、これにより信号間クロストー
クが防止される。
板20に沿って配置され、これにより信号間クロストー
クが防止される。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、プロー
ブ長さの最短化に効果的であり、かつ多ピン化に対処す
るための余裕もできる構造でノイズ低減が可能という著
しい工業的効果がある。
ブ長さの最短化に効果的であり、かつ多ピン化に対処す
るための余裕もできる構造でノイズ低減が可能という著
しい工業的効果がある。
第1図は本発明の構成を示す要部断面図、第2図は本発
明の構成を示す要部斜視図、第3図は従来のプローブテ
ストヘッドの概要図、第4図は第3図のプローブカード
の平面図、第5図は第4図のA−A’断面図、 第6図は第5図の部分拡大図、 第7図は従来のプローブ長さの最短化手段の説明図をそ
れぞれ示す。 第1図において、9はプローブ、9aは信号用プローブ
、9bは接地用プローブ、10は絶縁基板、14は接地
配線(接地パターン)、15は信号配線(信号パターン
)、18は絶縁膜、19は導電性部材、20は遮蔽板を
それぞれ示す。 f5図の野+私友図 第6図 tq) イ官号イ弔ブ叶7〜 第7図
明の構成を示す要部斜視図、第3図は従来のプローブテ
ストヘッドの概要図、第4図は第3図のプローブカード
の平面図、第5図は第4図のA−A’断面図、 第6図は第5図の部分拡大図、 第7図は従来のプローブ長さの最短化手段の説明図をそ
れぞれ示す。 第1図において、9はプローブ、9aは信号用プローブ
、9bは接地用プローブ、10は絶縁基板、14は接地
配線(接地パターン)、15は信号配線(信号パターン
)、18は絶縁膜、19は導電性部材、20は遮蔽板を
それぞれ示す。 f5図の野+私友図 第6図 tq) イ官号イ弔ブ叶7〜 第7図
Claims (1)
- 【特許請求の範囲】 中央部に空孔を有する絶縁基板(10)と、該絶縁基
板(10)上の信号用配線(15)および接地用配線(
14)と、前記各配線に接続され前記空孔の下側に放射
状に配置されてなるプローブ(9)とからなるプローブ
カードにおいて、 信号用プローブ(9a)の配線接続部から前記空孔端縁
までの間に絶縁膜(18)を同軸状に被覆し、被覆しな
い接地用プローブ(9b)を含め、前記絶縁基板(10
)に対向する前記絶縁膜部分を導電性部材(19)にて
被覆してモールド固定すると共に、前記空孔の下側に放
射状に配置された先端部を除く各プローブ(9)を下側
から非接触で受けるように前記導電性部材(19)を鍔
状に延長してなる遮蔽板(20)を設け、 かつ、前記接地用プローブ(9a)はその先端近傍にて
前記遮蔽板(20)との間に所要の余長をもってワイヤ
ボンディングしてなることを特徴とするプローブカード
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3443388A JPH01209380A (ja) | 1988-02-16 | 1988-02-16 | プローブカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3443388A JPH01209380A (ja) | 1988-02-16 | 1988-02-16 | プローブカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01209380A true JPH01209380A (ja) | 1989-08-23 |
Family
ID=12414088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3443388A Pending JPH01209380A (ja) | 1988-02-16 | 1988-02-16 | プローブカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01209380A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0784003A (ja) * | 1993-06-25 | 1995-03-31 | Nippon Maikuronikusu:Kk | 電気回路測定装置 |
US5963027A (en) * | 1997-06-06 | 1999-10-05 | Cascade Microtech, Inc. | Probe station having environment control chambers with orthogonally flexible lateral wall assembly |
US6002263A (en) * | 1997-06-06 | 1999-12-14 | Cascade Microtech, Inc. | Probe station having inner and outer shielding |
US6034533A (en) * | 1997-06-10 | 2000-03-07 | Tervo; Paul A. | Low-current pogo probe card |
US6232788B1 (en) | 1992-06-11 | 2001-05-15 | Cascade Microtech, Inc. | Wafer probe station for low-current measurements |
JP2001291748A (ja) * | 2000-04-05 | 2001-10-19 | Ns:Kk | プロ−ブカ−ド |
JP2005043281A (ja) * | 2003-07-24 | 2005-02-17 | Fujitsu Ltd | プローブカード |
US7138813B2 (en) | 1999-06-30 | 2006-11-21 | Cascade Microtech, Inc. | Probe station thermal chuck with shielding for capacitive current |
US7420381B2 (en) | 2004-09-13 | 2008-09-02 | Cascade Microtech, Inc. | Double sided probing structures |
JP2008241681A (ja) * | 2007-03-28 | 2008-10-09 | Nanya Sci & Technol Co Ltd | 分岐型プローブおよび低信号減衰テスター |
US7492172B2 (en) | 2003-05-23 | 2009-02-17 | Cascade Microtech, Inc. | Chuck for holding a device under test |
JP2013238578A (ja) * | 2012-05-14 | 2013-11-28 | Samsung Electro-Mechanics Co Ltd | プローブカード用空間変換器及びその製造方法 |
-
1988
- 1988-02-16 JP JP3443388A patent/JPH01209380A/ja active Pending
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6980012B2 (en) | 1992-06-11 | 2005-12-27 | Cascase Microtech, Inc. | Wafer probe station for low-current measurements |
US6720782B2 (en) | 1992-06-11 | 2004-04-13 | Cascade Microtech, Inc. | Wafer probe station for low-current measurements |
US6492822B2 (en) | 1992-06-11 | 2002-12-10 | Cascade Microtech, Inc. | Wafer probe station for low-current measurements |
US6232788B1 (en) | 1992-06-11 | 2001-05-15 | Cascade Microtech, Inc. | Wafer probe station for low-current measurements |
US6335628B2 (en) | 1992-06-11 | 2002-01-01 | Cascade Microtech, Inc. | Wafer probe station for low-current measurements |
JPH0784003A (ja) * | 1993-06-25 | 1995-03-31 | Nippon Maikuronikusu:Kk | 電気回路測定装置 |
US6288557B1 (en) | 1997-06-06 | 2001-09-11 | Cascade Microtech, Inc. | Probe station having inner and outer shielding |
US6252392B1 (en) | 1997-06-06 | 2001-06-26 | Cascade Microtech, Inc. | Probe station having environment control chamber with bendably extensible and retractable lateral wall assembly |
US6362636B1 (en) | 1997-06-06 | 2002-03-26 | Cascade Microtech, Inc. | Probe station having multiple enclosures |
US6489789B2 (en) | 1997-06-06 | 2002-12-03 | Cascade Microtech, Inc. | Probe station having multiple enclosures |
US6639415B2 (en) | 1997-06-06 | 2003-10-28 | Cascade Microtech, Inc. | Probe station having multiple enclosures |
US6002263A (en) * | 1997-06-06 | 1999-12-14 | Cascade Microtech, Inc. | Probe station having inner and outer shielding |
US6842024B2 (en) | 1997-06-06 | 2005-01-11 | Cascade Microtech, Inc. | Probe station having multiple enclosures |
US5963027A (en) * | 1997-06-06 | 1999-10-05 | Cascade Microtech, Inc. | Probe station having environment control chambers with orthogonally flexible lateral wall assembly |
US6034533A (en) * | 1997-06-10 | 2000-03-07 | Tervo; Paul A. | Low-current pogo probe card |
US6559668B1 (en) | 1997-06-10 | 2003-05-06 | Cascade Microtech, Inc | Low-current pogo probe card |
US6822467B2 (en) | 1997-06-10 | 2004-11-23 | Cascade Microtech, Inc | Low-current pogo probe card |
US7138813B2 (en) | 1999-06-30 | 2006-11-21 | Cascade Microtech, Inc. | Probe station thermal chuck with shielding for capacitive current |
JP2001291748A (ja) * | 2000-04-05 | 2001-10-19 | Ns:Kk | プロ−ブカ−ド |
US7492172B2 (en) | 2003-05-23 | 2009-02-17 | Cascade Microtech, Inc. | Chuck for holding a device under test |
US7876115B2 (en) | 2003-05-23 | 2011-01-25 | Cascade Microtech, Inc. | Chuck for holding a device under test |
JP2005043281A (ja) * | 2003-07-24 | 2005-02-17 | Fujitsu Ltd | プローブカード |
US7420381B2 (en) | 2004-09-13 | 2008-09-02 | Cascade Microtech, Inc. | Double sided probing structures |
US8013623B2 (en) | 2004-09-13 | 2011-09-06 | Cascade Microtech, Inc. | Double sided probing structures |
JP2008241681A (ja) * | 2007-03-28 | 2008-10-09 | Nanya Sci & Technol Co Ltd | 分岐型プローブおよび低信号減衰テスター |
US7898274B2 (en) | 2007-03-28 | 2011-03-01 | Nanya Technology Corporation | Structure of probe |
JP2013238578A (ja) * | 2012-05-14 | 2013-11-28 | Samsung Electro-Mechanics Co Ltd | プローブカード用空間変換器及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5382898A (en) | High density probe card for testing electrical circuits | |
JPS6369247A (ja) | プローブ装置 | |
JPH0517705B2 (ja) | ||
JP2001506752A (ja) | 高速テスト用プローブカード | |
JPH0429561Y2 (ja) | ||
JPH01209380A (ja) | プローブカード | |
US5959460A (en) | High frequency stripline blade probe device and method of probing | |
JPS63316449A (ja) | 集積回路の試験方法及び装置 | |
JPH04240570A (ja) | マイクロ・プローブ・ボード | |
US5929649A (en) | Method and apparatus for electrical parasitic measurement of pin grid array | |
JPH1130630A (ja) | 探針用プローブ及びプローブカード | |
JPH11248748A (ja) | プローブカード | |
US6498299B2 (en) | Connection structure of coaxial cable to electric circuit substrate | |
JP2720146B2 (ja) | ウェーハプローバ用接続リング | |
JP2971706B2 (ja) | プローブカード及び同軸プローブ針の端末処理方法 | |
JPS612338A (ja) | 検査装置 | |
JP2847309B2 (ja) | プローブ装置 | |
JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH0217342Y2 (ja) | ||
JPH1144709A (ja) | プローブカード | |
JP2657315B2 (ja) | プローブカード | |
US5220278A (en) | Fixing card for use with high frequency | |
JP2980952B2 (ja) | プローブボード | |
JPH0334907Y2 (ja) | ||
JPH06308163A (ja) | プローブ装置 |