JP2013238578A - プローブカード用空間変換器及びその製造方法 - Google Patents

プローブカード用空間変換器及びその製造方法 Download PDF

Info

Publication number
JP2013238578A
JP2013238578A JP2012175787A JP2012175787A JP2013238578A JP 2013238578 A JP2013238578 A JP 2013238578A JP 2012175787 A JP2012175787 A JP 2012175787A JP 2012175787 A JP2012175787 A JP 2012175787A JP 2013238578 A JP2013238578 A JP 2013238578A
Authority
JP
Japan
Prior art keywords
insulating layer
probe card
pad
ground
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012175787A
Other languages
English (en)
Inventor
Kwan-Jie Oh
オ・クァン・ジェ
Yun-Hyok Chae
チェ・ユン・ヒョク
Bon-Gyon Kim
キム・ボン・ギョン
Che-Yon Kim
キム・チェ・ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013238578A publication Critical patent/JP2013238578A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】本発明は、プローブカード用空間変換器及びその製造方法に関する。
【解決手段】本発明によると、互いに対向する第1及び第2面を有する基板と、上記第1面に互いに離隔されて形成され、プローブが連結される複数の第1パッドと、上記第2面のうち上記第1パッドと対応する位置に形成され、外部から電気的信号が印加される複数の第2パッドと、上記基板を貫通し、互いに対応する第1及び第2パッドを夫々連結する複数のビア電極と、上記第2面を覆うように形成され、複数の第2パッド露出孔を有する接地層と、上記接地層と上記複数の第2パッドを覆うように形成された絶縁層と、を含むプローブカード用空間変換器が提供される。
【選択図】図2

Description

本発明は、プローブカード用空間変換器及びその製造方法に関する。
半導体デバイスは、ウェーハ上に回路パターン及び検査のための接触パッドを形成するファブリケーション(fabrication)工程と、回路パターン及び接触パッドが形成されたウェーハを夫々の個別チップに組み立てるアセンブリー(assembly)工程により製造される。
このようなファブリケーション工程とアセンブリー工程の間には、ウェーハ上に形成された接触パッドに電気信号を印加してウェーハの電気的特性を検査する検査工程(EDS;Electrical Die Sorting)が行われる。半導体デバイスは、このような検査工程により良品と不良品とに分類される。
このような半導体デバイスの電気的特性の検査には、検査信号の発生及び検査結果の判定を担当するテスター(tester)、パフォーマンスボード(performance board)、半導体ウェーハのロード(load)及びアンロード(unload)を担当するプローブステーション(probe station)、チャック(chuck)、プローバ(prober)及びプローブカード(probe card)などを含む検査装置が主に用いられている。
このうちプローブカードは、半導体ウェーハとテスターの電気的連結を担当するものであり、テスターから発生した信号をパフォーマンスボードを介して受信し、これをウェーハ内のチップのパッドに伝達し、このようなチップのパッドから出力される信号をパフォーマンスボードを介してテスターに伝達する役割をする。
このようなプローブカードは、回路パターン、電極パッド及びビア電極などを含む複数のセラミックグリーンシートを積層して積層体を製作した後、この積層体を焼成して基板を製造し、この基板にプローブピンを結合した形態で構成されることができる。
最近、半導体回路の集積技術の開発により、半導体デバイスのサイズに対する小型化が進んでいる。これにより、このような半導体デバイスの検査装置にも高い精度が求められ、ファブリケーション工程によってウェーハに形成される回路パターン及び回路パターンと連結された接触パッドが高集積に形成されている。
即ち、隣接する接触パッド間の間隔が非常に狭く、接触パッド自体のサイズも微細に形成されるため、プローブカードに設けられるプローブピンの間隔も非常に狭く形成されなければならず、プローブピン自体のサイズも微細に形成されなければならない。
よって、このようなプローブピンの微細ピッチを形成するために、基板とプローブピンとの間に、基板上の端子間の間隔とプローブピン間の間隔の差を補償する、いわゆる空間変換器(space transformer)が用いられている。
このような空間変換器は、プローブに電気的信号を印加する複数のチャンネルを有しており、このようなチャンネルはウェーハチップの高集積化によってその数が増加する傾向にある。
また、空間変換器は、従来は正式な発注後に製作していたが、これは、発注されるICのサイズ及びパッドの間隔や位置情報が全部相違して、ウェーハ上におけるICの配置位置やパッドの位置が常に変わるため、空間変換器を予め予測して製作することが困難であるためである。
但し、二つ以上の層に配線を形成して空間変換器を製作する方法が一部開示されているが、パッドの位置は製品によって変わり、基板の外部に突出されるビアの位置を予め一定の間隔に配置することは困難であるため、この場合にも、空間変換器を発注前に予め製作して使用することは困難であるという問題点がある。
下記の先行技術文献は、プローブカード及びその製造方法に関するものであって、基板上に接地層が形成された構造は開示していないため、共用化基板のコンセプトで予め製作して使用することは困難である。
韓国登録特許第10−1048497号公報
当技術分野では、空間変換器の基板を共用化コンセプトで予め製作して用いることにより、プローブカードを製作する際に、空間変換器の基板を別に製作する期間を省略して製品の納品日を短縮することができる新しい方法が求められてきた。
本発明の一側面によると、互いに対向する第1及び第2面を有する基板と、上記第1面に互いに離隔されて形成され、プローブが連結される複数の第1パッドと、上記第2面のうち上記第1パッドと対応する位置に形成され、外部から電気的信号が印加される複数の第2パッドと、上記基板を貫通し、互いに対応する第1及び第2パッドを夫々連結する複数のビア電極と、上記第2面を覆うように形成され、複数の第2パッド露出孔を有する接地層と、上記接地層と上記複数の第2パッドを覆うように形成された絶縁層と、を含むプローブカード用空間変換器が提供される。
本発明の一側面において、上記基板は単層構造からなることができる。
本発明の一側面において、上記第2パッドは、サイズが700μm以上で、ピッチが800μm以上に構成されることができる。
本発明の一側面において、上記接地層は、上記第2パッド露出孔のサイズが上記第2パッドのサイズより大きく形成されることができる。
本発明の一側面において、上記絶縁層はポリイミド(polyimide)材質からなることができる。
本発明の一側面において、上記絶縁層は、上記第2面と対向する第3面に形成されたパワー配線パターンと、上記絶縁層を貫通し、上記パワー配線パターンと上記第2パッドとを連結する少なくとも一つの配線ビアと、をさらに含むことができる。
本発明の一側面において、上記絶縁層は、上記第2面と対向する第3面に形成された信号配線パターンと、上記絶縁層を貫通し、上記信号配線パターンと上記第2パッドとを連結する少なくとも一つの配線ビアと、をさらに含むことができる。
本発明の一側面において、上記絶縁層は、上記第2面と対向する第3面に形成された接地配線パターンと、上記絶縁層を貫通し、上記接地配線パターンと上記接地層とを連結する少なくとも一つの接地ビアと、をさらに含むことができる。
本発明の他の側面によると、互いに対向する第1及び第2面を有する基板を製造する段階と、上記基板に複数のビアホールを穿孔する段階と、上記夫々のビアホールに導電性材料を満たして複数のビア電極を形成する段階と、上記第1及び第2面に、上記ビア電極を介して連結されるように、複数の第1及び第2パッドを夫々形成する段階と、上記第2面に接地層を形成する段階と、上記接地層に、上記複数の第2パッドが露出されるように、複数の第2パッド露出孔を穿孔する段階と、上記第2面に、上記接地層及び上記複数の第2パッドを覆うように絶縁層を形成する段階と、を含むプローブカード用空間変換器の製造方法が提供される。
本発明の他の側面において、上記基板を製造する段階は、上記基板を単層構造に形成することができる。
本発明の他の側面において、上記ビアホールを穿孔する段階は、上記基板に上記複数のビアホールがマトリックス状に配置されるように穿孔することができる。
本発明の他の側面において、上記第2パッド露出孔を穿孔する段階は、上記接地層及び上記第2パッドが互いに離隔されるように、上記第2パッド露出孔のサイズを上記第2パッドのサイズより大きく形成することができる。
本発明の他の側面において、上記絶縁層を形成する段階は、上記第2面に液相のポリイミド材料を塗布した後、焼成することにより絶縁層を形成することができる。
本発明の他の側面において、上記絶縁層を形成する段階は、上記第2面に固相のポリイミド材料を圧着することにより絶縁層を形成することができる。
本発明の他の側面において、上記絶縁層に、上記第2パッドのうち少なくとも一部と連結されるように、少なくとも一つの配線ビアホールを穿孔する段階と、上記夫々の配線ビアホールに導電性材料を満たして複数の配線ビアを形成する段階と、上記第2面と対向する上記絶縁層の第3面に、上記配線ビアを介して連結されるように、パワー配線パターンを形成する段階と、をさらに含むことができる。
本発明の他の側面において、上記絶縁層に、上記第2パッドのうち少なくとも一部と連結されるように、少なくとも一つの配線ビアホールを穿孔する段階と、上記夫々の配線ビアホールに導電性材料を満たして複数の配線ビアを形成する段階と、上記第2面と対向する上記絶縁層の第3面に、上記配線ビアを介して連結されるように、信号配線パターンを形成する段階と、をさらに含むことができる。
本発明の他の側面において、上記絶縁層に、上記接地層と連結されるように少なくとも一つの接地ビアホールを穿孔する段階と、上記夫々の接地ビアホールに導電性材料を満たして複数の接地ビアを形成する段階と、上記第2面と対向する上記絶縁層の第3面に、上記接地ビアを介して連結されるように、接地配線パターンを形成する段階と、をさらに含むことができる。
本発明によると、発注されたICのサイズ及びパッドの間隔や位置情報に関わらず設計対応できるように、空間変換器の基板を共用化コンセプトで構成して、このように予め共用化された空間変換器を製造して保管しておき、プローブカードを製作する際に、プローブピンの構造に合わせて配線パターンのみをさらに設計して用いることができる。これにより、プローブカードを製作する際に、空間変換器の基板を別に製作する期間を省略し、製品の製作期間及び製品の納品日を画期的に短縮できるという効果がある。
本発明の一実施形態による空間変換器を含むプローブカードの概略的な構成図である。 本発明の一実施形態による空間変換器の一部を概略的に示した側断面図である。 本発明の一実施形態による空間変換器において、絶縁層を省略しその一部を概略的に示した平面図である。 本発明の一実施形態による空間変換器において、絶縁層を省略し残りの部分を概略的に示した斜視図である。 本発明の一実施形態による空間変換器の一部と、その絶縁層に形成された回路パターンの一実施形態を概略的に示した平面図である。
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。
しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。
また、本発明の実施形態は当技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素を示す。
また、類似の機能及び作用をする部分に対しては、図面全体に亘って同一の符号を用いる。
尚、明細書の全体において、ある構成要素を「含む」ということは、特別に反対される記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことができるということを意味する。
図1を参照すると、プローブカード1は、印刷回路基板2と、空間変換器100と、検査対象体であるウェーハ3に直接接触される複数のプローブピン4と、を含むことができる。
印刷回路基板2は、上面及び下面を有する円板に形成されることができ、検査工程のためのテスター(不図示)と連結されることができる。
印刷回路基板2の上面には、検査工程のためのプローブ回路パターン(不図示)が形成され、隣合うプローブ回路パターンの間には、隣合うプローブ回路パターンに流れる電流によるプローブ回路パターン間の干渉を抑制するためのグルーブ(groove、不図示)が形成されており、印刷回路基板2の下面にはインターポーザ5が装着されることができる。
インターポーザ5は、検査工程のために印刷回路基板2を経た電気信号を空間変換器100に伝達する役割をするように、印刷回路基板2と空間変換器100との間の離隔空間に位置することができる。
インターポーザ5の一端は印刷回路基板2のプローブ回路パターンと連結され、インターポーザ5の他端は空間変換器100に形成された後述する第1パッドと接触されて電気的に連結されることができる。
プローブピン4は、電流が流れ得る導電性物質で形成することができ、半導体の製造で応用される微細薄板技術を用いて製造することができる。
以下、本発明の一実施形態による空間変換器100について説明する。
図2から図4を参照すると、本発明の一実施形態による空間変換器100は、セラミック、ガラス及びシリコンなどからなり、互いに対向する第1面11及び第2面12を有する基板10を含む。
基板10は、単層構造からなることができ、その厚さ方向に沿って貫通する複数のビア電極20が互いに離隔された構造に形成されることができる。
ビア電極20は、基板10の製造時にビアホールの形成及びビアフィル工程により形成することができ、本発明のビア電極20の形成方法が特に制限されるものではない。
基板10の第1面11は印刷回路基板2に対向しており、第1面11のうち夫々のビア電極20の一端と対応する位置に、プローブカード1のインターポーザ5を連結することができる複数の第1パッド30が形成される。
即ち、第1パッド30は、空間変換器100を印刷回路基板2のインターポーザ5を介して電気的に連結するための、いわゆるLGA(land ground array)パッドである。
基板10の第2面12は、夫々の第1パッド30及び夫々のビア電極20の他端と対応する位置に、プローブピン4と連結されてウェーハ3から電気的信号が印加される複数の第2パッド40が形成される。
この際、互いに対応する第1及び第2パッド30、40は、ビア電極20を介して互いに電気的に連結されることができる。
第2パッド40は、ウェーハ3をテストするためのプローブピン4の数が約25,000個以下の場合には、そのサイズが700μm以上であることができ、この際のピッチ(pitch)は800μm以上であることができる。
但し、第2パッド40は、ウェーハ3をテストするためのプローブピン4の数が25,000個を超過する場合には、そのサイズが300μm以上で、ピッチ(pitch)が400μm以上であることが好ましい。
このような第2パッド40のサイズやピッチは、一つの基板10で全部同じである必要はなく、特定部位で相対的に大きいか、小さくてよい。
特に、基板10の端部や別の器具物が取付けられる部分の場合、第2パッド40のサイズとピッチは全て相対的に小さくなることができる。
基板10の第2面12には、第2面12を覆うように接地層50が形成される。
接地層50は、夫々の第2パッド40が外部に露出されるように、互いに離隔された複数の第2パッド露出孔60を有することができる。
この際、第2パッド40と接地層50とが互いに連結されないようにするためには互いに離隔させる必要があるため、第2パッド露出孔60のサイズは第2パッド40のサイズより相対的に大きく形成することができる。
基板10の第2面12には、第2パッド40及び接地層50を全て覆うように所定厚さの絶縁層70が形成され、絶縁層70は、ポリイミド(polyimide)などの材料で形成されることが好ましい。
上記ポリイミドは、主鎖にイミド結合(−CO−NH−CO−)を有する耐熱性樹脂を総称するものである。このようなポリイミド材料は高い耐熱性を特徴とし、エンジニアリングプラスチックの中でも最も高い群に属し、特に、高温で長時間用いても特性が老化しないという長所を有する。
図5は本発明の一実施形態による空間変換器の一部と、その絶縁層に形成された配線パターンの一実施形態を概略的に示した平面図である。
ここで、図5は一つの被試験装置(DUT;device under test)を示したものであり、通常、一つの空間変換器にはこのようなDUTが約200〜1,500個配列されている。
図5を参照すると、絶縁層70は、基板10の第2面12と対向する第3面71を有する。
絶縁層70には、その厚さ方向に沿って貫通し、基板10の第2面12に形成された第2パッド40と連結される複数の配線ビア(不図示)及び基板10の第2面12に形成された接地層50と連結される複数の接地ビア(不図示)が所定間隔で形成されることができる。
また、絶縁層70の第3面71には、パワー配線パターン130、信号配線パターン120及び接地配線パターン110などの配線パターンが形成されることができる。
即ち、パワー配線パターン130及び信号配線パターン120は配線ビアを介して第2パッド40と電気的に連結されることができ、接地配線パターン110は配線ビアを介して接地層50に連結されることができる。
この際、夫々のパワー配線パターン130、信号配線パターン120を一つの連結されたパターンにしなければならない条件も発生することがあるが、本実施形態では、絶縁層70と接地層50を用いた配線パターンの設計により、単層構造の基板10でもこのような配線パターンの全ての条件を満たすことができる。
上記のように構成された空間変換器100は、プローブピン4でウェーハ3をプロービング(probing)し、そのプロービングされた信号が第2パッド40を介してプローブカード1の印刷回路基板2に伝達される基本的な役割をすることができる。
従来は、微細電子制御技術(MEMS;micro electro mechanical systems)を用いてプローブピン4を製作する際に、本実施形態の第2パッド40と対応する位置において、基板10の第2面12に外部突出ビアがあってはならなかったが、本実施形態の場合、そのような制約に関わらず接地層50と絶縁層70を用いて様々な形態に配線パターンを設計することができるという利点がある。
即ち、従来は、基板の第2面にプローブピンを連結するためのパッド及び様々なパターンが設計され、第1面にはLGA(land grid array)及び様々なパターンが設計される構造であったが、本実施形態による空間変換器100は、基板10の第1面11に受動部品の実装と既存のLGA機能を含む形態の第1パッド30のみを有し、このような第1パッド30は印刷回路基板2の位置を考慮して自由に配置することができる。
また、基板10の第2面12にはビア電極20と連結された第2パッド40及び接地層50が形成され、第2パッド40及び接地層50上に絶縁層70が形成され、この絶縁層70の第3面71にプローブピン連結パッド及び各種配線パターンが形成される。このような構造により、従来の基板製作時には多層回路構造に設計しなければならなかった部分を、製作が容易な単層構造にすることができる。
また、空間変換器100を基板10の第1及び第2面11、12と絶縁層70の部分まで予め製作して保管しておき、後にプローブカードを製作する際に、必要に応じて絶縁層70の配線パターン及び配線ビア構造のみをさらに設計して製作すればよいため、既存のプローブカード製作工程で空間変換器100の製作にかかる時間を省略し、製品の納期時間を極端に短縮することができる。
以下、本発明の一実施形態によるプローブカード用空間変換器の製造方法を説明する。
まず、セラミック、ガラスまたはシリコンなどが含まれた材料を用いて、互いに対向する第1及び第2面11、12を有する基板10を製造する。
基板10は単層構造に形成されて、製作工程及び時間をより短縮することができる。
次に、この基板10の厚さ方向に沿って複数のビアホールを所定間隔で穿孔した後、ビアフィル工程などを通じて上記夫々のビアホールに銅または金などの導電性金属材料を満たすことにより、複数のビア電極20を形成する。
上記ビアホールは基板10上にマトリックス状に配置されるように穿孔されて、基板10の空間活用度を最大限活用してより多い数のビア電極20が配置されるようにすることができる。
また、必要に応じて、ビア電極20を形成した後、基板10の油汚れや酸化物などの異物を除去するための洗浄(cleaning)作業をさらに施すことができる。
次に、基板10の第1及び第2面11、12に、ビア電極20を介して互いに対向するように連結されるように、複数の第1及び第2パッド30、40を夫々形成する。
第1及び第2パッド30、40は、基板10の第1及び第2面11、12に銅または金などの導電性金属材料を蒸着してシード層を形成した後、上記シード層上にドットパターンでフォトレジストを塗布してフォトレジスト層を形成した後、マスクパターンに沿って第1または第2パッド30、40を形成する部分を除く残りのシード層をエッチングして除去することにより、ドットパターンのシード層に形成することができる。
その後、上記ドットパターンのシード層上に金属材料をメッキすることにより、第1または第2パッド30、40が形成されることができる。
次に、基板10の第2面12を覆うように接地層50を形成した後、この接地層50に第2パッド40が外部に露出されるように夫々の第2パッド露出孔60を穿孔する。
第2パッド40及び接地層50が互いに離隔されるように、第2パッド露出孔60のサイズを第2パッド40のサイズより大きく形成することができる。
次に、基板10の第2面12に第2パッド40及び接地層50を全て覆うように絶縁層70を形成して、空間変換器100を完成する。
絶縁層70は、第2面12に液相のポリイミド材料を塗布した後焼成する方式、または第2面12に固相のポリイミド材料を圧着する方式などにより形成することができる。
上記のように完成されたプローブカード用空間変換器100は、プローブカード1を製作する際に、プローブピン4の設計構造に合わせて配線パターン及びビアのみを絶縁層70にさらに形成すればよい。以下、空間変換器100に配線パターン及びビアを追加する方法について説明する。
絶縁層70の厚さ方向に沿って複数の配線ビアホールをレーザーや薄膜工程により穿孔する。
上記配線ビアホールは、その一端部が基板10の第2面12に形成された第2パッド40のうち少なくとも一つと連結されるように形成することができる。
次に、ビアフィル工程などにより、上記夫々の配線ビアホールに導電性金属材料を満たして複数の配線ビアを形成する。
次に、基板10の第2面12と対向する絶縁層70の第3面71に、パワー配線パターン130または信号配線パターン120などの配線パターンを形成する。
パワー配線パターン130及び信号配線パターン120は、絶縁層70の第3面71にルーティングする際に互いに連結されないように、少なくとも一つのトレース(trace)で構成され、該当配線ビアを介して必要な位置の第2パッド40と連結されるように設計することができる。
これと別に、絶縁層70の厚さ方向に沿って複数の接地ビアホールをレーザーや薄膜工程により穿孔する。
上記接地ビアホールは、その一端部が基板の第2面12に形成された接地層50と連結されるように形成することができる。
次に、ビアフィル工程などにより、上記夫々の接地ビアホールに導電性金属材料を満たして複数の接地ビアを形成する。
次に、基板10の第2面12と対向する絶縁層70の第3面71に接地配線パターン110を形成する。
接地配線パターン110は、接地ビアを介して接地層50と連結されるように設計することができる。
この際、接地ビアの位置は特定部分に限定されるものではなく、ルーティング時に設計が容易な部分を選択することができる。よって、接地配線パターン110は基板10の第2面12に形成された接地層50と全部連結されて一つに束ねられることができる。
その他の配線パターンや部品のためのパッドは、上記したパワー配線パターンまたは信号配線パターンと同様の方式により形成することができる。
即ち、絶縁層70に他の配線パターンやパッドを形成した後、絶縁層70の必要な位置に配線ビアをさらに形成した後、上記他の配線パターンやパッドが追加された配線ビアを介して基板10の第2面12に形成された第2パッド40のうち必要なものと連結されるように設計すればよい。
一方、絶縁層70の第3面71の設計において、ルーティングが完全に完了できなかった場合には、必要に応じて、基板10の第1面11にも簡単なルーティングを行うことができる。
本発明は、上述の実施形態及び添付の図面により限定されず、添付の特許請求の範囲により限定される。
従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で、当技術分野の通常の知識を有する者による様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
1 プローブカード
2 印刷回路基板
3 ウェーハ
4 プローブピン
5 インターポーザ
10 基板
11 第1面
12 第2面
20 ビア電極
30 第1パッド
40 第2パッド
50 接地層
60 第2パッド露出孔
70 絶縁層
71 第3面
100 空間変換器

Claims (17)

  1. 互いに対向する第1及び第2面を有する基板と、
    前記第1面に互いに離隔されて形成され、プローブが連結される複数の第1パッドと、
    前記第2面のうち前記第1パッドと対応する位置に形成され、外部から電気的信号が印加される複数の第2パッドと、
    前記基板を貫通し、互いに対応する第1及び第2パッドを夫々連結する複数のビア電極と、
    前記第2面を覆うように形成され、複数の第2パッド露出孔を有する接地層と、
    前記接地層と前記複数の第2パッドを覆うように形成された絶縁層と、を含むプローブカード用空間変換器。
  2. 前記基板は単層構造であることを特徴とする請求項1に記載のプローブカード用空間変換器。
  3. 前記第2パッドは、サイズが700μm以上で、ピッチが800μm以上であることを特徴とする請求項1に記載のプローブカード用空間変換器。
  4. 前記接地層は、前記第2パッド露出孔のサイズが前記第2パッドのサイズより大きく形成されることを特徴とする請求項1に記載のプローブカード用空間変換器。
  5. 前記絶縁層はポリイミド(polyimide)材質であることを特徴とする請求項1に記載のプローブカード用空間変換器。
  6. 前記絶縁層は、
    前記第2面と対向する第3面に形成されたパワー配線パターンと、
    前記絶縁層を貫通し、前記パワー配線パターンと前記第2パッドとを連結する少なくとも一つの配線ビアと、をさらに含むことを特徴とする請求項1に記載のプローブカード用空間変換器。
  7. 前記絶縁層は、
    前記第2面と対向する第3面に形成された信号配線パターンと、
    前記絶縁層を貫通し、前記信号配線パターンと前記第2パッドとを連結する少なくとも一つの配線ビアと、をさらに含むことを特徴とする請求項1に記載のプローブカード用空間変換器。
  8. 前記絶縁層は、
    前記第2面と対向する第3面に形成された接地配線パターンと、
    前記絶縁層を貫通し、前記接地配線パターンと前記接地層とを連結する少なくとも一つの接地ビアと、をさらに含むことを特徴とする請求項1に記載のプローブカード用空間変換器。
  9. 互いに対向する第1及び第2面を有する基板を製造する段階と、
    前記基板に複数のビアホールを穿孔する段階と、
    前記夫々のビアホールに導電性材料を満たして複数のビア電極を形成する段階と、
    前記第1及び第2面に、前記ビア電極を介して連結されるように、複数の第1及び第2パッドを夫々形成する段階と、
    前記第2面に接地層を形成する段階と、
    前記接地層に、前記複数の第2パッドが露出されるように、複数の第2パッド露出孔を穿孔する段階と、
    前記第2面に、前記接地層及び前記複数の第2パッドを覆うように絶縁層を形成する段階と、を含むプローブカード用空間変換器の製造方法。
  10. 前記基板を製造する段階は、前記基板を単層構造に形成することを特徴とする請求項9に記載のプローブカード用空間変換器の製造方法。
  11. 前記ビアホールを穿孔する段階は、前記基板に前記複数のビアホールがマトリックス状に配置されるように穿孔することを特徴とする請求項9に記載のプローブカード用空間変換器の製造方法。
  12. 前記第2パッド露出孔を穿孔する段階は、前記接地層及び前記第2パッドが互いに離隔されるように、前記第2パッド露出孔のサイズを前記第2パッドのサイズより大きく形成することを特徴とする請求項9に記載のプローブカード用空間変換器の製造方法。
  13. 前記絶縁層を形成する段階は、前記第2面に液相のポリイミド材料を塗布した後、焼成することにより絶縁層を形成することを特徴とする請求項9に記載のプローブカード用空間変換器の製造方法。
  14. 前記絶縁層を形成する段階は、前記第2面に固相のポリイミド材料を圧着することにより絶縁層を形成することを特徴とする請求項9に記載のプローブカード用空間変換器の製造方法。
  15. 前記絶縁層に、前記第2パッドのうち少なくとも一部と連結されるように、少なくとも一つの配線ビアホールを穿孔する段階と、
    前記夫々の配線ビアホールに導電性材料を満たして複数の配線ビアを形成する段階と、
    前記第2面と対向する前記絶縁層の第3面に、前記配線ビアを介して連結されるように、パワー配線パターンを形成する段階と、をさらに含むことを特徴とする請求項9に記載のプローブカード用空間変換器の製造方法。
  16. 前記絶縁層に、前記第2パッドのうち少なくとも一部と連結されるように、少なくとも一つの配線ビアホールを穿孔する段階と、
    前記夫々の配線ビアホールに導電性材料を満たして複数の配線ビアを形成する段階と、
    前記第2面と対向する前記絶縁層の第3面に、前記配線ビアを介して連結されるように、信号配線パターンを形成する段階と、をさらに含むことを特徴とする請求項9に記載のプローブカード用空間変換器の製造方法。
  17. 前記絶縁層に、前記接地層と連結されるように少なくとも一つの接地ビアホールを穿孔する段階と、
    前記夫々の接地ビアホールに導電性材料を満たして複数の接地ビアを形成する段階と、
    前記第2面と対向する前記絶縁層の第3面に、前記接地ビアを介して連結されるように、接地配線パターンを形成する段階と、をさらに含むことを特徴とする請求項9に記載のプローブカード用空間変換器の製造方法。
JP2012175787A 2012-05-14 2012-08-08 プローブカード用空間変換器及びその製造方法 Pending JP2013238578A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120050768A KR101339493B1 (ko) 2012-05-14 2012-05-14 프로브 카드용 공간 변환기 및 그 제조방법
KR10-2012-0050768 2012-05-14

Publications (1)

Publication Number Publication Date
JP2013238578A true JP2013238578A (ja) 2013-11-28

Family

ID=49547767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012175787A Pending JP2013238578A (ja) 2012-05-14 2012-08-08 プローブカード用空間変換器及びその製造方法

Country Status (4)

Country Link
US (1) US20130299221A1 (ja)
JP (1) JP2013238578A (ja)
KR (1) KR101339493B1 (ja)
TW (1) TW201346269A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014122872A (ja) * 2012-12-21 2014-07-03 Samsung Electro-Mechanics Co Ltd 予備空間変換器及びこれを用いて製造された空間変換器、並びに前記空間変換器を備える半導体素子検査装置
JP2019054245A (ja) * 2017-09-12 2019-04-04 三星電子株式会社Samsung Electronics Co.,Ltd. インタポーザを含む電子装置
KR101980865B1 (ko) * 2017-11-28 2019-05-23 주식회사 에스디에이 프로브 카드
KR20190061647A (ko) * 2017-11-28 2019-06-05 주식회사 에스디에이 프로브 카드용 공간 변환기 및 그 제조방법
KR20220148684A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 범용의 관통 비아를 갖는 공간 변환기 및 이의 제조 방법
KR20220148682A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5610953B2 (ja) * 2010-09-24 2014-10-22 キヤノン株式会社 プリント配線板及びプリント回路板
US20150028912A1 (en) * 2013-07-26 2015-01-29 Samsung Electro-Mechanics Co., Ltd. Board for probe card, method of manufacturing the same, and probe card
KR102128470B1 (ko) * 2013-12-17 2020-06-30 삼성전자주식회사 프로브 카드 검사 장치
WO2016081624A1 (en) 2014-11-18 2016-05-26 Branch Media Labs, Inc. Automatic identification and mapping of consumer electronic devices to ports on an hdmi switch
WO2016081636A1 (en) 2014-11-18 2016-05-26 Branch Media Labs, Inc. Seamless setup and control for home entertainment devices and content
US9735071B2 (en) 2015-08-25 2017-08-15 International Business Machines Corporation Method of forming a temporary test structure for device fabrication
US10038936B2 (en) * 2015-11-18 2018-07-31 Caavo Inc Source device detection
US10701284B2 (en) 2017-02-10 2020-06-30 Caavo Inc Determining state signatures for consumer electronic devices coupled to an audio/video switch
IT201700046645A1 (it) * 2017-04-28 2018-10-28 Technoprobe Spa Scheda di misura per un’apparecchiatura di test di dispositivi elettronici
US11977099B2 (en) * 2018-02-06 2024-05-07 Hitachi High-Tech Corporation Method for manufacturing semiconductor device
KR102061669B1 (ko) * 2018-07-25 2020-01-03 주식회사 이노글로벌 양방향 도전성 모듈
TWI719895B (zh) * 2020-05-11 2021-02-21 中華精測科技股份有限公司 陣列式薄膜探針卡及其測試模組

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209380A (ja) * 1988-02-16 1989-08-23 Fujitsu Ltd プローブカード
JP2000304770A (ja) * 1999-04-16 2000-11-02 Advantest Corp プローブカード及びプローブカード製造方法
JP2003031628A (ja) * 2002-04-25 2003-01-31 Hitachi Ltd 半導体素子の製造方法および半導体素子へのプロービング方法
JP2010243229A (ja) * 2009-04-02 2010-10-28 Japan Electronic Materials Corp プローブカード及びプローブカードの製造方法
JP2010256371A (ja) * 2010-08-10 2010-11-11 Renesas Electronics Corp 半導体ウェハの検査方法および半導体装置の製造方法
JP2011002408A (ja) * 2009-06-22 2011-01-06 Japan Electronic Materials Corp プローブカード

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040014063A (ko) * 2002-08-09 2004-02-14 삼성전자주식회사 Eds 측정용 프로브 카드
JP2004241595A (ja) * 2003-02-06 2004-08-26 Matsushita Electric Ind Co Ltd 部品実装機
JP4157589B1 (ja) * 2007-01-30 2008-10-01 京セラ株式会社 プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法
KR101045671B1 (ko) * 2008-02-05 2011-07-01 윌테크놀러지(주) 공간 변환기를 포함하는 프로브 카드

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209380A (ja) * 1988-02-16 1989-08-23 Fujitsu Ltd プローブカード
JP2000304770A (ja) * 1999-04-16 2000-11-02 Advantest Corp プローブカード及びプローブカード製造方法
JP2003031628A (ja) * 2002-04-25 2003-01-31 Hitachi Ltd 半導体素子の製造方法および半導体素子へのプロービング方法
JP2010243229A (ja) * 2009-04-02 2010-10-28 Japan Electronic Materials Corp プローブカード及びプローブカードの製造方法
JP2011002408A (ja) * 2009-06-22 2011-01-06 Japan Electronic Materials Corp プローブカード
JP2010256371A (ja) * 2010-08-10 2010-11-11 Renesas Electronics Corp 半導体ウェハの検査方法および半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014122872A (ja) * 2012-12-21 2014-07-03 Samsung Electro-Mechanics Co Ltd 予備空間変換器及びこれを用いて製造された空間変換器、並びに前記空間変換器を備える半導体素子検査装置
JP2019054245A (ja) * 2017-09-12 2019-04-04 三星電子株式会社Samsung Electronics Co.,Ltd. インタポーザを含む電子装置
JP7286286B2 (ja) 2017-09-12 2023-06-05 三星電子株式会社 インタポーザを含む電子装置
US11818843B2 (en) 2017-09-12 2023-11-14 Samsung Electronics Co., Ltd. Electronic device including interposer
KR101980865B1 (ko) * 2017-11-28 2019-05-23 주식회사 에스디에이 프로브 카드
KR20190061647A (ko) * 2017-11-28 2019-06-05 주식회사 에스디에이 프로브 카드용 공간 변환기 및 그 제조방법
KR101991073B1 (ko) * 2017-11-28 2019-06-20 주식회사 에스디에이 프로브 카드용 공간 변환기 및 그 제조방법
KR20220148684A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 범용의 관통 비아를 갖는 공간 변환기 및 이의 제조 방법
KR20220148682A (ko) * 2021-04-29 2022-11-07 (주)샘씨엔에스 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기
KR102520449B1 (ko) 2021-04-29 2023-05-03 (주)샘씨엔에스 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기
KR102575741B1 (ko) 2021-04-29 2023-09-06 (주)샘씨엔에스 범용의 관통 비아를 갖는 공간 변환기 및 이의 제조 방법

Also Published As

Publication number Publication date
TW201346269A (zh) 2013-11-16
US20130299221A1 (en) 2013-11-14
KR101339493B1 (ko) 2013-12-10
KR20130127108A (ko) 2013-11-22

Similar Documents

Publication Publication Date Title
JP2013238578A (ja) プローブカード用空間変換器及びその製造方法
JP4862017B2 (ja) 中継基板、その製造方法、プローブカード
KR101045671B1 (ko) 공간 변환기를 포함하는 프로브 카드
US7825410B2 (en) Semiconductor device
KR101051136B1 (ko) 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법
CN110531125B (zh) 空间转换器、探针卡及其制造方法
KR20130063263A (ko) 프로브카드
JP4944982B2 (ja) 半導体ウェハの検査方法および半導体装置の製造方法
TW201929629A (zh) 多晶粒測試介面模組及其製造方法
JP2015042973A (ja) 大面積プローブカード及びその製造方法
JP5015206B2 (ja) プローブ基板及びこれを備えるプローブカード
US9069015B2 (en) Interface board of a testing head for a test equipment of electronic devices and corresponding probe head
JP4960854B2 (ja) 電子部品検査装置用配線基板
JP2012141274A (ja) プローブカード用セラミック基板及びその製造方法
JP4492976B2 (ja) 半導体装置
KR100977209B1 (ko) 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법
KR101010672B1 (ko) 인터포져 유닛 및 인터포져 유닛의 제조 방법
EP2872906B1 (en) Interface board of a testing head for a test equipment of electronic devices and corresponding testing head
KR20090117218A (ko) 프로브 카드의 제조 방법
KR101024098B1 (ko) 프로브 본딩 방법
KR101047009B1 (ko) 프로브용 기판 제조방법
JP2012039091A (ja) 基板のコイニング電気検査装置
TW201203417A (en) Circuit board of probe card

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140310

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624