KR102128470B1 - 프로브 카드 검사 장치 - Google Patents

프로브 카드 검사 장치 Download PDF

Info

Publication number
KR102128470B1
KR102128470B1 KR1020130157528A KR20130157528A KR102128470B1 KR 102128470 B1 KR102128470 B1 KR 102128470B1 KR 1020130157528 A KR1020130157528 A KR 1020130157528A KR 20130157528 A KR20130157528 A KR 20130157528A KR 102128470 B1 KR102128470 B1 KR 102128470B1
Authority
KR
South Korea
Prior art keywords
probe
conductive pattern
probe card
detection unit
insulating layer
Prior art date
Application number
KR1020130157528A
Other languages
English (en)
Other versions
KR20150070857A (ko
Inventor
강신호
김정우
지준수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130157528A priority Critical patent/KR102128470B1/ko
Priority to US14/555,538 priority patent/US9696402B2/en
Publication of KR20150070857A publication Critical patent/KR20150070857A/ko
Application granted granted Critical
Publication of KR102128470B1 publication Critical patent/KR102128470B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명의 기술적 사상에 의한 일 양태에 따른 프로브 카드 검사 장치는 기판과, 상기 기판을 덮는 제1 절연층과, 상기 제1 절연층 상에 형성되어 프로브 탐침의 물리적 결함을 검출하는 제1 검출부를 포함하며, 상기 제1 검출부는 접지 탐침의 결함을 검출하며 상기 제1 절연층의 일부를 노출시키는 복수의 개구부를 정의하는 제1 도전 패턴을 구비한 접지 검출부와, 신호 탐침과 전원 탐침의 결함을 검출하며 상기 제1 절연층의 일부를 노출시키는 복수의 개구부를 정의하는 제2 도전 패턴을 구비한 신호 및 전원 검출부를 포함한다.

Description

프로브 카드 검사 장치{PROBE CARD INSPECTION APPARATUS}
본 발명의 기술적 사상은 프로브 카드 검사 장치 및 그 제조 방법에 관한 것으로, 특히 프로브 탐침의 결함을 검출하는 검출부를 구비한 프로브 카드 검사 장치에 관한 것이다.
프로브 카드를 이용하여 반도체 웨이퍼 등의 피검사체(Device Under Test: DUT)의 기계적, 전기적 특성 검사를 실행하는 경우에는 피검사체의 전극 패드와 프로브를 접촉시켜 검사를 실행한다. 한편, 프로브 카드에는 제조상의 편차가 발생하고, 동일 사양의 프로브 카드라도 제조상의 편차는 피하기 어려워, 프로브 카드를 통한 피검사체의 검사 이전에 프로브 카드 자체의 불량 검사가 요구된다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 프로브 카드의 불량 검사를 정밀하고 체계적으로 할 수 있는 프로브 카드 검사용 웨이퍼를 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 프로브 카드 검사 장치는 기판과, 상기 기판을 덮는 제1 절연층과, 상기 제1 절연층 상에 형성되어 프로브 탐침의 물리적 결함을 검출하는 제1 검출부를 포함하며, 상기 제1 검출부는 접지 탐침의 결함을 검출하며 상기 제1 절연층의 일부를 노출시키는 복수의 개구부를 정의하는 제1 도전 패턴을 구비한 접지 검출부와, 신호 탐침과 전원 탐침의 결함을 검출하며 상기 제1 절연층의 일부를 노출시키는 복수의 개구부를 정의하는 제2 도전 패턴을 구비한 신호 및 전원 검출부를 포함한다.
일부 실시예에서, 상기 제1 도전 패턴에 의해 정의되는 복수의 개구부는 프로브 카드의 접지 탐침이 위치하는 곳에 대응되도록 형성되고, 상기 제2 도전 패턴에 의해 정의되는 복수의 개구부는 프로브 카드의 신호 및 전원 탐침이 위치하는 곳에 대응되도록 형성된다.
일부 실시예에서, 상기 제1 도전 패턴에 의해 정의되는 복수의 개구부는 각각 제1 방향으로 이격되도록 형성되고, 상기 제2 도전 패턴에 의해 정의되는 복수의 개구부는 각각 상기 제1 방향으로 이격될 수 있다.
일부 실시예에서, 상기 제1 도전 패턴에 의해 정의되는 복수의 개구부 및 상기 제2 도전 패턴에 의해 정의되는 복수의 개구부 각각은 상기 제1 방향에 따른 변의 길이와 상기 제1 방향에 수직하는 제2 방향에 따른 변의 길이가 서로 다른 직사각형일 수 있다. 한편, 상기 제1 도전 패턴에 의해 정의되는 복수의 개구부 및 상기 제2 도전 패턴에 의해 정의되는 복수의 개구부 각각이 상기 제1 방향으로 이격된 거리는 일정하지 않을 수 있다.
일부 실시예에서, 상기 제1 도전 패턴에 의해 정의되는 복수의 개구부 및 상기 제2 도전 패턴에 의해 정의되는 복수의 개구부에 형성되는 제2 절연층을 더 포함할 수 있으며, 상기 제2 절연층의 상면은 상기 제1 도전 패턴의 상면 및 상기 제2 도전 패턴의 상면과 동일한 레벨에 위치할 수 있다.
일부 실시예에서, 상기 제1 도전 패턴에 의해 정의되는 복수의 개구부 및 상기 제2 도전 패턴에 의해 정의되는 복수의 개구부는 상기 기판의 상면이 노출되도록 형성될 수 있다. 한편, 상기 제1 도전 패턴 및 상기 제2 도전 패턴은 상기 제1 절연층 상면의 일부가 노출되도록 이격되어 형성될 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 프로브 카드 검사 장치는 기판과, 상기 기판을 덮는 제1 절연층과, 상기 제1 절연층 상에 형성되는 복수의 검출부를 포함하며, 상기 복수의 검출부 각각은 프로브 탐침의 물리적 결함을 검출하는 제1 검출부 및 프로브 탐침의 전기적 결함을 검출하는 제2 검출부를 포함하고, 상기 제1 검출부는 접지 탐침의 결함을 검출하며 상기 제1 절연층의 일부를 노출시키는 복수의 개구부를 정의하는 제1 도전 패턴을 구비한 접지 검출부와, 신호 탐침과 전원 탐침의 결함을 검출하며 상기 제1 절연층의 일부를 노출시키는 복수의 개구부를 정의하는 제2 도전 패턴을 구비한 신호 및 전원 검출부를 포함하며, 상기 제2 검출부는 제1 방향으로 연장된 제3 도전 패턴을 구비한다.
일부 실시예에서, 상기 복수의 검출부 중 제1 방향으로 인접하는 2개의 검출부에 형성된 제3 도전층은 서로 어긋나도록 정렬될 수 있다. 또한, 상기 제1 검출부 및 상기 제2 검출부는 상기 제1 절연층 상면의 일부가 노출되도록 이격되어 형성될 수 있다. 한편, 상기 복수의 검출부 각각은 제1 절연층 상면의 일부가 노출되도록 이격되어 형성될 수 있다.
일부 실시예에서, 상기 제1 검출부 및 제2 검출부 사이에 배치되는 정렬 패드를 더 포함할 수 있다. 한편, 상기 제2 검출부는 하나 이상의 제3 도전 패턴을 포함할 수 있다.
본 발명의 기술적 사상에 의한 프로브 카드 검사용 웨이퍼는 프로브 카드 탐침의 접속 불량, 프로브 카드 내 인터포저, ZIF(Zero Insertion Force) 커넥터, 릴레이 등의 동작 불량을 검사할 수 있다. 또한, 실제 웨이퍼를 양산하기 이전에 프로브 카드의 검사를 수행함으로써, 프로브 카드 검사 및 웨이퍼 양산에 드는 비용을 절감할 수 있다.
도 1a 내지 도 1b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 카드 검사 장치를 이용한 프로브 카드의 접지 탐침의 결함을 검출하는 방법을 설명하기 위한 단면도들이다.
도 1c 내지 도 1d는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치를 이용한 프로브 카드의 접지 탐침의 결함을 검출하는 방법을 설명하기 위한 단면도들이다.
도 1e 내지 도 1f는 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 카드 검사 장치를 이용한 프로브 카드의 신호 및 전원 탐침의 결함을 검출하는 방법을 설명하기 위한 단면도들이다.
도 1g는 도 11b의 G 영역만을 나타낸 평면도로서, 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 카드 검사 장치를 이용한 프로브 카드의 전기적 결함을 검출하는 방법을 설명하기 위한 평면도이다.
도 1h는 도 1g에 도시된 프로브 카드 검사 장치의 H1 - H1' 선 단면도와 이에 대응하는 프로브 카드를 나타낸 것이다.
도 2a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 평면도이다.
도 2b는 도 2a의 B2 - B2' 선 단면도이다.
도 2c는 도 2a의 C2 - C2' 선 단면도이다.
도 3은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 단면도로서, 도 2a의 B2 - B2' 선에 대응하는 선 단면도이다.
도 4는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 단면도로서, 도 2a의 B2 - B2' 선에 대응하는 선 단면도이다.
도 5는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 평면도이다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 평면도이다.
도 7a는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 평면도이다.
도 7b는 도 7a의 프로브 카드 검사 장치가 구비하는 복수의 검출부 중 어느 하나를 보여주는 평면도이다.
도 7c는 도 7b의 C7 - C7' 선 단면도이다.
도 8은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치가 구비하는 복수의 검출부 중 어느 하나를 보여주는 평면도이다.
도 9는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치가 구비하는 복수의 검출부 중 어느 하나를 보여주는 평면도이다.
도 10a는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 평면도이다. 도 10b는 도 10a의 프로브 카드 검사 장치가 구비하는 복수의 검출부 중 어느 하나를 보여주는 평면도이다.
도 11a 및 도 11b는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 평면도이다.
도 11c는 도 11a의 프로브 카드 검사 장치가 구비하는 복수의 검출부 중 어느 하나를 보여주는 평면도이다.
도 11d는 도 11c의 C11 - C11' 선 단면도이다.
도 12a 내지 도 12f는 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 카드 검사 장치의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1,제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한,여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1a 내지 도 1b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 카드 검사 장치를 이용한 프로브 카드의 접지 탐침의 결함을 검출하는 방법을 설명하기 위한 단면도들이다.
프로브 카드 검사에 있어서 접지 탐침 검사(도 1a 내지 도 1d), 신호 및 전원 탐침 검사(도 1e 및 도 1f) 및 전기적 결함 검사(도 1g 및 도 1h)는 프로브 카드 및 프로브 카드 검사 장치의 상대적 위치를 정하여 각각 개별적으로 수행되며, 각각의 검사를 수행하는 순서는 임의적으로 정할 수 있다. 카드 및 프로브 카드 검사 장치의 상대적 위치는 피검사체 혹은 프로브 카드 검사 장치를 지지하는 웨이퍼 척(wafer chuck)의 이동을 통해 정할 수 있다.
도 1a를 참조하면, 프로브 카드(2000)는 피검사체와 접촉하는 프로브 탐침(2100), 프로브 탐침(2100)이 배치된 프로브 카드 기판(2200), 프로브 탐침(2100)으로 검사 전류를 공급하기 위한 동축 케이블(미도시)이 내장된 동축 보드(2400), 프로브 카드 기판(2200)과 동축 보드(2400) 사이에 개재되어 검사 전류를 프로브 탐침(2100)으로 전달하기 위한 매개체인 인터포저(2300)를 포함한다. 프로브 카드(2000)는 실행 보드(2500)를 통해 검사 전류를 발생시키는 테스터(미도시)와 연결될 수 있다.
다만, 본 실시예의 프로브 카드(2000)는 프로브 카드 검사 장치(100)의 검사 방법을 설명하기 위한 것에 불과한 것으로 다른 구성 및 형태를 가질 수 있다.
프로브 탐침(2100)은 접지 탐침(2100a) 및 신호 및 전원 탐침(2100b)을 포함한다. 프로브 카드 기판(2200)은 일반적으로 피검사체(미도시)를 검사하기 위해 피검사체(미도시)의 상부에 배치될 수 있다.
다만, 본 실시예에서는 프로브 카드(2000) 자체를 검사하기 위해서, 프로브 카드 기판(2200)은 프로브 카드 검사 장치(100)의 상부에 배치된다.
인터포저(2300)는 프로브 카드 기판(2200) 상에 배치된다. 프로브 카드 기판(2200)은 복수개의 절연 기판들이 적층된 구조를 가질 수 있다. 절연 기판의 재질로는 세라믹을 예로 들 수 있다. 또한, 프로브 카드 기판(2200)의 상부면과 하부면을 통해 노출된 회로 패턴(미도시)이 프로브 카드 기판(2200)에 내장된다. 상부면에 배열된 회로 패턴은 인터포저(2300)의 신호 라인(미도시)들과 전기적으로 연결된다.
프로브 카드 검사 장치(100)와 접촉하는 프로브 탐침(2100)은 프로브 카드 기판(2200)의 하부면에 배열된 회로 패턴(미도시)과 전기적으로 연결된다. 따라서, 프로브 탐침(2100)들은 회로 패턴을 매개로 인터포저(2300)의 신호 라인들과 전기적으로 연결된다.
동축 보드(2400)는 인터포저(2300) 상에 배치된다. 동축 보드(2400)는 동축 신호 케이블(2402b)들과 동축 접지 케이블(2402a)들을 갖는다. 동축 신호 케이블(2402b)들은 인터포저(2300)의 신호 라인(미도시)을 통해, 신호 및 전원 탐침(2100b)들과 전기적으로 연결된다. 동축 접지 케이블(2402a)들은 인터포저(2300)의 접지 라인(미도시)을 통해 접지 탐침(2100a)들과 전기적으로 연결된다.
테스터(미도시)로부터 발생된 검사 전류를 동축 신호 케이블(2402b)로 전달하는 실행 보드(2500)는 동축 보드(2400)의 상부에 배치된다.
프로브 카드 검사 장치(100)는 기판(101), 제1 절연층(110) 및 복수의 개구부(122a)를 정의하는 제1 도전 패턴(124a)을 포함하는 접지 검출부(120a)를 포함한다(도 2a 내지 도 2c 참조). 프로브 카드 검사 장치(100)의 구조에 대한 자세한 설명은 도 2a 내지 도 2c에서 후술하기로 한다.
복수의 개구부(122a)는 피검사체(미도시)의 접지 패드들이 위치할 곳에 형성될 수 있다. 즉, 복수의 개구부(122a)는 피검사체(미도시)의 설계 상태에 따라 형성되는 위치가 달라지게 된다.
피검사체(미도시)의 검사에 있어서, 프로브 카드(2000)의 접지 탐침(2100a)은 피검사체의 접지 패드(미도시)에 접촉한다. 접지 탐침(2100a)의 위치가 피검사체의 접지 패드와 정확히 일치하지 않을 경우, 프로브 카드를 통한 피검사체의 불량 검출을 정확하게 할 수 없게 된다. 따라서 본 실시예에서는 접지 탐침(2100a)의 위치가 피검사체의 접지 패드와 정확히 일치하는지 여부를 검사할 수 있다.
도 1b를 참조하면, 프로브 카드(2000)가 프로브 카드 검사 장치(100)와 접촉한다. 구체적으로 보면, 프로브 카드(2000)의 신호 및 전원 탐침(2100b)은 프로브 카드 검사 장치(100)의 제1 도전 패턴(124a)과 물리적으로 접촉한다.
이 때, 프로브 카드(2000)의 접지 탐침(2100a)이 정상적인 위치에 있을 경우, 접지 탐침(2100a)은 복수의 개구부(122a) 상에 위치하게 되어 개방(open) 상태가 된다.
그러나 접지 탐침(2100a)이 정상적인 위치에 있지 않을 경우, 접지 탐침(2100a)은 제1 도전 패턴(124a) 상에 위치하게 되어 단락(short) 상태가 된다. 이에 따라, 프로브 카드(2000)의 접지 탐침(2100a)이 정상적인 위치에 있는지 여부를 검사할 수 있게 된다.
도 1c 내지 도 1d는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치를 이용한 프로브 카드의 접지 탐침의 결함을 검출하는 방법을 설명하기 위한 단면도들이다.
도 1c를 참조하면, 본 실시예에 따른 프로브 카드(2000)는 도 1a에서 설명한 프로브 카드(2000)와 동일한 구성요소를 포함하므로, 동일한 구성요소들은 동일한 참조부호들로 나타내고 또한 동일한 구성요소들에 대한 반복 설명은 생략한다. 본 실시예의 프로브 카드(2000)는 프로브 카드 검사 장치(200)의 검사 방법을 설명하기 위한 것에 불과한 것으로 다른 구성 및 형태를 가질 수 있다.
프로브 카드 검사 장치(200)는 기판(101), 제1 절연층(110) 및 복수의 개구부(222a)를 정의하는 제1 도전 패턴(224a)을 포함하는 접지 검출부(220a)를 포함한다. 프로브 카드 검사 장치(200)는 프로브 카드 검사 장치(100)와 유사한 구조를 가지나, 후술할 바와 같이 프로브 카드 검사 장치(200)의 복수의 개구부(222a)는 프로브 카드 검사 장치(100)의 복수의 개구부(122a)와 다른 위치에 형성되는 점에 차이가 있다.
복수의 개구부(222a)는 피검사체(미도시)의 접지 패드들이 위치할 곳과, 피검사체(미도시)의 신호 및 전원 패드들 중 임의로 선택되는 하나의 신호 패드를 제외한 패드들이 위치할 곳에 형성된다. 즉 도 1a 및 도 1b의 경우와 같이, 복수의 개구부(222a)는 피검사체(미도시)의 설계 상태에 따라 형성되는 위치가 달라지게 된다.
도 1d를 참조하면, 프로브 카드(2000)가 프로브 카드 검사 장치(200)와 접촉한다. 구체적으로 보면, 프로브 카드(2000)의 신호 및 전원 탐침(2100b) 중 임의로 선택되는 하나의 신호 탐침은 프로브 카드 검사 장치(200)의 제1 도전 패턴(224a)과 물리적으로 접촉한다.
이 때, 프로브 카드(2000)의 접지 탐침(2100a) 이 정상적인 위치에 있을 경우, 접지 탐침(2100a)은 복수의 개구부(222a) 상에 위치하게 되어 개방(open) 상태가 된다.
그러나 접지 탐침(2100a)이 정상적인 위치에 있지 않을 경우, 접지 탐침(2100a)은 제1 도전 패턴(224a) 상에 위치하게 되어 단락(short) 상태가 된다. 이에 따라, 프로브 카드(2000)의 접지 탐침(2100a)이 정상적인 위치에 있는지 여부를 검사할 수 있게 된다.
도 1e 내지 도 1f는 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 카드 검사 장치를 이용한 프로브 카드의 신호 및 전원 탐침의 결함을 검출하는 방법을 설명하기 위한 단면도들이다.
도 1e를 참조하면, 본 실시예에 따른 프로브 카드(2000)는 도 1a 내지 도 1d에서 설명한 프로브 카드(2000)와 동일한 구성요소를 포함하므로, 동일한 구성요소들은 동일한 참조부호들로 나타내고 또한 동일한 구성요소들에 대한 반복 설명은 생략한다. 본 실시예의 프로브 카드(2000)는 프로브 카드 검사 장치(100)의 검사 방법을 설명하기 위한 것에 불과한 것으로 다른 구성 및 형태를 가질 수 있다.
프로브 카드 검사 장치(100)는 기판(101), 제1 절연층(110) 및 복수의 개구부(122b)를 정의하는 제2 도전 패턴(124b)을 포함하는 신호 및 전원 검출부(120b)를 포함한다(도 2a 내지 도 2c 참조).
복수의 개구부(122b)는 피검사체(미도시)의 신호 및 전원 패드들이 위치할 곳에 형성된다. 즉 도 1a 내지 도 1d의 경우와 같이, 복수의 개구부(122b)는 피검사체(미도시)의 설계 상태에 따라 형성되는 위치가 달라지게 된다.
도 1f를 참조하면, 프로브 카드(2000)가 프로브 카드 검사 장치(100)와 접촉한다. 구체적으로, 프로브 카드(2000)의 접지 탐침(2100a)은 프로브 카드 검사 장치(100)의 제2 도전 패턴(124b)과 접촉한다.
이 때, 프로브 카드(2000)의 신호 및 전원 탐침(2100b) 이 정상적인 위치에 있을 경우, 신호 및 전원 탐침(2100b)은 복수의 개구부(122b) 상에 위치하게 되어 개방(open) 상태가 된다.
그러나 신호 및 전원 탐침(2100b)이 정상적인 위치에 있지 않을 경우, 신호 및 전원 탐침(2100b)은 제2 도전 패턴(124b) 상에 위치하게 되어 단락(short) 상태가 된다. 이에 따라, 프로브 카드(2000)의 신호 및 전원 탐침(2100b)이 정상적인 위치에 있는지 여부를 검사할 수 있게 된다.
도 1g는 도 11b의 G 영역만을 나타낸 평면도로서, 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 카드 검사 장치를 이용한 프로브 카드의 전기적 결함을 검출하는 방법을 설명하기 위한 평면도이다. 도 1h는 도 1g에 도시된 프로브 카드 검사 장치의 H1 - H1' 선 단면도와 이에 대응하는 프로브 카드를 나타낸 것이다.
도 1g 및 도 1h를 참조하면, 프로브 탐침(2100)은 제1 그룹의 탐침(2100_1), 제2 그룹의 탐침(2100_2), 제3 그룹의 탐침(2100_3) 및 제4 그룹의 탐침(2100_4)을 포함한다.
프로브 카드 검사 장치(1100)는 복수의 검출부(11)를 포함하며(도 11a 내지 도 11c 참조), 복수의 검출부(11) 각각은 프로브 탐침의 전기적 결함을 검출하는 제2 검출부(1130)를 포함한다. 제2 검출부(1130)는 제1 절연층(1110)의 일부를 노출시키는 절연부(1132)를 정의하는 제3 도전 패턴(1134)을 포함한다(도 11a 내지 도 11c 참조).
제3 도전 패턴(1134)은 제1 내지 제4 그룹의 탐침(2100_1, 2100_2, 2100_3, 2100_4)과 각각 접촉하는 제3 도전 패턴(1134_1, 1134_2, 1134_3, 1134_4)을 포함한다.
제3 도전 패턴(1134_1, 1134_2, 1134_3, 1134_4)은 각각 제1 내지 제4 그룹의 탐침(2100_1, 2100_2, 2100_3, 2100_4)과 접촉하여, 각각의 그룹별로 프로브 탐침의 전기적 결함을 검출한다.
프로브 카드 검사 장치(100)의 구조에 대한 자세한 설명은 도 11a 내지 도 11c에서 후술하기로 한다.
프로브 카드(2000)는 프로브 카드 검사 장치(1100)의 제2 검출부(1130)와 접촉한다. 구체적으로 보면, 제1 그룹의 탐침(2100_1)은 제3 도전 패턴(1134_1)과 접촉하여 전기적으로 단락(short)되고, 제2 내지 제4 그룹의 탐침(2100_2, 2100_3, 2100_4)은 절연부(1132)에 위치하여 전기적으로 개방(open)된다.
이에 따라, 제1 내지 제4 그룹의 탐침(2100_1, 2100_2, 2100_3, 2100_4)이 머지(merge)된 경우에도, 각각의 테스트 그룹 별로 인터포저의 불량, 탐침의 불량 여부를 확인 가능하고, 릴레이의 정상적인 그룹핑(grouping) 여부를 확인 가능하다.
도 1h 에서는 제1 그룹의 탐침(2100_1)이 검사 대상이 되었으나, 제3 도전 패턴(1134)이 형성되는 위치에 따라 제2 내지 제4 그룹의 탐침(2100_2, 2100_3, 2100_4)또한 검사 대상이 될 수 있다. 제3 도전 패턴(1134)이 형성되는 위치는 피검사체(미도시)의 설계 상태에 따라서 정해질 수 있다.
도 2a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 평면도이다. 도 2b는 도 2a의 B2 - B2' 선 단면도이다. 도 2c는 도 2a의 C2 C2' 선 단면도이다.
도 2a 내지 도 2c를 참조하면, 프로브 카드 검사 장치(100)는 기판(101), 제1 절연층(110) 및 제1 검출부(120)를 포함한다.
일부 실시예에서, 기판(101)은 Si (silicon), 예를 들면 결정질 Si, 다결정질 Si, 또는 비결정질 Si을 포함할 수 있다. 다른 일부 실시예에서, 상기 기판(102)은 Ge (germanium)과 같은 반도체, 또는 SiGe (silicon germanium), SiC (silicon carbide), GaAs (gallium arsenide), InAs (indium arsenide), 또는 InP (indium phosphide)와 같은 화합물 반도체를 포함할 수 있다.
일부 실시예에서, 제1 절연층(110)은 실리콘 질화막, 실리콘 산화막, 또는 이들의 조합으로 이루어질 수 있다.
제1 검출부(120)는 제1 절연층(110) 상에 형성되어 프로브 탐침의 물리적 결함을 검출한다. 한편, 제1 검출부(110)는 접지 탐침의 결함을 검출하는 접지 검출부(120a)와, 신호 탐침과 전원 탐침의 결함을 검출하는 신호 및 전원 검출부(120b)를 포함한다.
접지 검출부(120a)는 제1 절연층(110)의 일부를 노출시키는 복수의 개구부(122a)를 정의하는 제1 도전 패턴(124a)을 포함한다.
일부 실시예에서, 제1 도전 패턴(124a)에 의해 정의되는 복수의 개구부(122a)는 각각 제1 방향(도 2a에서 X 방향)으로 이격되도록 형성될 수 있다. 여기서, 복수의 개구부(122a)는 피검사체(미도시)의 접지 패드들이 위치할 곳에 형성될 수 있기 때문에, 제1 도전 패턴(124a)에 의해 정의되는 복수의 개구부(122a) 각각이 제1 방향(도 2a에서 X 방향)으로 이격된 거리는 일정하지 않을 수 있다.
일부 실시예에서, 제1 도전 패턴(124a)에 의해 정의되는 복수의 개구부(122a)는 제1 방향(도 2a에서 X 방향)에 따른 변의 길이와 제2 방향(도 2a에서 Y 방향)에 따른 변의 길이가 서로 다른 직사각형일 수 있다. 다만 이제 한정하지 않고, 복수의 개구부(122a)는 제1 방향에 따른 변의 길이와 제2 방향에 따른 변의 길이가 서로 동일한 정사각형일 수 있음은 물론이다. 다른 실시예에서, 복수의 개구부(122a)는 다각형일 수 있다.
복수의 개구부(122a)는 피검사체(미도시)의 접지 패드의 면적보다 작게 형성될 수 있다. 복수의 개구부(122a)는 피검사체(미도시)의 접지 패드 면적의15% 정도의 면적을 가질 수 있다. 일반적으로, 복수의 개구부(122a)의 한 변의 길이는 대략 40~50 um일 수 있다. 복수의 개구부(122a)가 피검사체(미도시)의 접지 패드의 면적보다 작게 형성됨으로써, 접지 탐침의 정밀한 위치 검출이 가능하다.
제1 도전 패턴(124a)은 복수의 개구부(122a)를 정의하며 제1 절연층(110) 상에 형성된다.
일부 실시예에서, 제1 도전 패턴(124a)은 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 금속 실리사이드, 합금, 또는 이들의 조합으로 이루어질 수 있다. 예들 들면, 제1 도전 패턴(124a)은 Al, Ti, Ta, W, Ru, Nb, Mo, 또는 Hf 중에서 선택되는 적어도 하나의 금속의 질화물을 포함할 수 있다. 또한, 제1 도전 패턴(124a)은 단일층 또는 다중층의 형태를 가질 수 있다. 일부 실시예에서, 제1 도전 패턴(124a)을 형성하기 위하여CVD (chemical vapor deposition) 공정, MOCVD (metal organic CVD)공정, ALD (atomic layer deposition) 공정, 또는 MOALD (metal organic ALD) 공정을 이용할 수 있으나, 이에 한정되는 것은 아니다.
프로브 카드 검사 장치(100)의 구체적인 제조 공정은, 이하 도 12a 내지 도 12f 에서 후술하기로 한다.
신호 및 전원 검출부(120b)는 제1 절연층(110)의 일부를 노출시키는 복수의 개구부(122b)를 정의하는 제2 도전 패턴(124b)을 포함한다.
제2 도전 패턴(124b)에 의해 정의되는 복수의 개구부(122b)는 각각 제1 방향(도 2a에서 X 방향)으로 이격되도록 형성될 수 있다. 여기서, 복수의 개구부(122b)는 피검사체(미도시)의 신호 및 전원 패드들이 위치할 곳에 형성될 수 있기 때문에, 제2 도전 패턴(124b)에 의해 정의되는 복수의 개구부(122b) 각각이 제1 방향(도 2a에서 X 방향)으로 이격된 거리는 일정하지 않을 수 있다.
일부 실시예에서, 제2 도전 패턴(124b)에 의해 정의되는 복수의 개구부(122b)는 제1 방향에 따른 변의 길이와 제2 방향에 따른 변의 길이가 서로 다른 직사각형일 수 있다. 다만 이제 한정하지 않고, 복수의 개구부(122b)는 제1 방향에 따른 변의 길이와 제2 방향에 따른 변의 길이가 서로 동일한 정사각형일 수 있음은 물론이다.
복수의 개구부(122b)는 피검사체(미도시)의 신호 및 전원 패드의 면적보다 작게 형성될 수 있다. 복수의 개구부(122b)는 피검사체(미도시)의 신호 및 전원 패드 면적의 15% 정도의 면적을 가질 수 있다. 일반적으로, 복수의 개구부(122b)의 한 변의 길이는 대략 40~50 um일 수 있다. 복수의 개구부(122b)가 피검사체(미도시)의 신호 및 전원 패드의 면적보다 작게 형성됨으로써, 신호 및 전원 탐침의 정밀한 위치 검출이 가능하다.
제2 도전 패턴(124b)은 복수의 개구부(122b)를 정의하며 제1 절연층(110) 상에 형성된다.
일부 실시예에서, 제2 도전 패턴(124b)은 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 금속 실리사이드, 합금, 또는 이들의 조합으로 이루어질 수 있다. 예들 들면, 제2 도전 패턴(124b)은 Al, Ti, Ta, W, Ru, Nb, Mo, 또는 Hf 중에서 선택되는 적어도 하나의 금속의 질화물을 포함할 수 있다. 또한, 제2 도전 패턴(124b)은 단일층 또는 다중층의 형태를 가질 수 있다.
도 3은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 단면도로서, 도 2a의 B2 - B2' 선에 대응하는 선 단면도이다. 도 3에 있어서, 도 1a 내지 도 2c에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
프로브 카드 검사 장치(300)는 평면도 상에서 볼 때 도 2a의 프로브 카드 검사 장치(100)와 유사한 구조를 가지므로, 본 실시예에서는 도 2a의 B2 B2' 선에 대응하는 선 단면도를 통해 차이점을 설명하도록 한다.
도 3을 참조하면, 프로브 카드 검사 장치(300)는 기판(101), 제1 절연층(110) 및 제1 검출부(미도시)를 포함한다.
제1 검출부(미도시)는 접지 탐침의 결함을 검출하는 접지 검출부(320a)와, 신호 탐침과 전원 탐침의 결함을 검출하는 신호 및 전원 검출부(미도시)를 포함한다.
접지 검출부(320a)는 제1 도전 패턴(324a) 및 제2 절연층(330a)을 포함한다.
제2 절연층(330a)은 실리콘 질화막, 실리콘 산화막, 또는 이들의 조합으로 이루어질 수 있다. 일부 실시예에서, 제2 절연층(330a)은 제1 절연층(110)과 동일한 물질로 이루어질 수 있다. 다만 제2 절연층(330a)은 이에 한정하지 않고, 제1 절연층(110)과 다른 물질로 이루어질 수 있음은 물론이다.
일부 실시예에서, 제2 절연층(330a)은 제1 방향(도 2a에서 X 방향)으로 이격되도록 형성될 수 있다. 여기서, 제2 절연층(330a)은 피검사체(미도시)의 접지 패드들이 위치할 곳에 형성될 수 있기 때문에, 제2 절연층(330a)이 제1 방향으로 이격된 거리는 일정하지 않을 수 있다.
일부 실시예에서, 제2 절연층(330a)은 제1 방향(도 2a에서 X 방향)에 따른 변의 길이와 제2 방향(도 2a에서 Y 방향)에 따른 변의 길이가 서로 다른 직사각형일 수 있다. 다만 이제 한정하지 않고, 제2 절연층(330a)은 제1 방향에 따른 변의 길이와 제2 방향에 따른 변의 길이가 서로 동일한 정사각형일 수 있음은 물론이다.
제2 절연층(330a)은 피검사체(미도시)의 접지 패드의 면적보다 작게 형성될 수 있다. 제2 절연층(330a)은 피검사체(미도시)의 접지 패드 면적의 15% 정도의 면적을 가질 수 있다. 일반적으로, 제2 절연층(330a)은 의 한 변의 길이는 대략 40~50 um일 수 있다.
제1 도전 패턴(324a)은 제2 절연층(330a)을 정의하며 제1 절연층(110) 상에 형성된다.
일부 실시예에서, 제1 도전 패턴(324a)은 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 금속 실리사이드, 합금, 또는 이들의 조합으로 이루어질 수 있다.
도 3에서는 신호 및 전원 검출부가 도시되지 않았으나, 접지 검출부(320a)와 유사하게, 신호 및 전원 검출부(미도시)는 제2 도전 패턴(미도시) 및 제2 절연층(미도시)을 포함한다. 프로브 카드 검사 장치(300)의 신호 및 전원 검출부(미도시)의 구성은 도 2a 내지 도 3에서 상술한 내용에 비추어 볼 때 자명한 사항인 바, 이에 대한 사항은 설명의 간략화를 위해 생략하기로 한다.
도 4는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 단면도로서, 도 2a의 B2 - B2' 선에 대응하는 선 단면도이다. 도 4에 있어서, 도 1a 내지 도 3에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
프로브 카드 검사 장치(400)는 평면도 상에서 볼 때 도 2a의 프로브 카드 검사 장치(100)와 유사한 구조를 가지므로, 본 실시예에서는 도 2a의 B2 B2' 선에 대응하는 선 단면도를 통해 차이점을 설명하도록 한다.
도 4를 참조하면, 프로브 카드 검사 장치(400)는 기판(101), 제1 절연층(410) 및 제1 검출부(420)를 포함한다.
제1 검출부(420)는 접지 탐침의 결함을 검출하는 접지 검출부(420a)와, 신호 탐침과 전원 탐침의 결함을 검출하는 신호 및 전원 검출부(미도시)를 포함한다.
접지 검출부(420a)는 제1 도전 패턴(424a) 및 복수의 개구부(422a)를 포함한다.
제1 절연층(410) 및 제1 도전 패턴(424a)은 복수의 개구부(422a)를 정의한다. 복수의 개구부(424a)는 기판(101)의 일부를 노출시키도록 형성된다.
일부 실시예에서, 복수의 개구부(422a)는 제1 방향(도 2a에서 X 방향)으로 이격되도록 형성될 수 있다. 복수의 개구부(422a)가 제1 방향으로 이격된 거리는 일정하지 않을 수 있다.
복수의 개구부(422a)는 피검사체(미도시)의 접지 패드 면적의15% 정도의 면적을 가질 수 있다. 일반적으로, 복수의 개구부(422a)의 한 변의 길이는 대략 40~50 um일 수 있다.
일부 실시예에서, 제1 도전 패턴(424a)은 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 금속 실리사이드, 합금, 또는 이들의 조합으로 이루어질 수 있다.
도 4에서는 신호 및 전원 검출부가 도시되지 않았으나, 도 3의 경우와 같이 프로브 카드 검사 장치(400)의 신호 및 전원 검출부(미도시)의 구성은 도 2a 내지 도 4에서 상술한 내용에 비추어 볼 때 자명한 사항인 바, 이에 대한 사항은 설명의 간략화를 위해 생략하기로 한다.
도 5는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 평면도이다. 도 5에 있어서, 도 1a 내지 도 4에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
프로브 카드 검사 장치(500)는 단면도 상으로 볼 때 도 2b 및 도 2c의 프로브 카드 검사 장치(100)와 유사한 구조를 가지므로, 본 실시예에서는 도 2a에 대응하는 평면도를 통해 차이점을 설명하도록 한다.
도 5를 참조하면, 제1 검출부(520)는 접지 탐침의 결함을 검출하는 접지 검출부(520a)와, 신호 탐침과 전원 탐침의 결함을 검출하는 신호 및 전원 검출부(520b)를 포함한다.
접지 검출부(520a)는 복수의 개구부(522a)를 정의하는 제1 도전 패턴(524a)을 포함하고, 신호 및 전원 검출부(520b)는 복수의 개구부(522b)를 정의하는 제2 도전 패턴(524b)을 포함한다.
제1 및 제2 도전 패턴(524a, 524b)은 제1 및 제2 도전 패턴(124a, 124b)과 유사한 물질 및 제조 공정으로써 형성될 수 있다.
복수의 개구부(522a)는 피검사체(미도시)의 접지 패드들이 위치할 곳에 형성될 수 있다.
복수의 개구부(522a)는 원형일 수 있다. 즉, 복수의 개구부(522a)는 제1 방향에 따른 직경과 제2 방향에 따른 직경이 서로 동일한 원일 수 있다. 복수의 개구부(522a)가 원형인 경우, 프로브 탐침의 정상적인 위치를 원의 중심으로 설계한다면, 프로브 탐침의 정상적인 위치로부터 제1 도전 패턴(524a)까지 모든 방향에 따른 거리가 일정하게 되어, 프로브 탐침의 정밀한 위치검출이 가능할 수 있다. 다만, 복수의 개구부(522a)는 제1 방향(도 5에서 X 방향)에 따른 직경과 제2 방향(도 5에서 Y 방향)에 따른 직경이 서로 다른 타원일 수 있음은 물론이다.
복수의 개구부(522a)는 피검사체(미도시)의 접지 패드의 면적보다 작게 형성될 수 있다. 복수의 개구부(522a)는 피검사체(미도시)의 접지 패드 면적의15% 정도의 면적을 가질 수 있다. 일반적으로, 복수의 개구부(522a)는 40~50 um 의 직경을 가질 수 있다.
복수의 개구부(522b)는 피검사체(미도시)의 신호 및 전원 패드들이 위치할 곳에 형성될 수 있다.
일부 실시예에서, 복수의 개구부(522b)는 제1 방향에 따른 직경과 제2 방향에 따른 직경이 서로 동일한 원일 수 있다. 다만, 복수의 개구부(522b)는 제1 방향(도 5에서 X 방향)에 따른 직경과 제2 방향(도 5에서 Y 방향)에 따른 직경이 서로 다른 타원일 수 있음은 물론이다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 평면도이다. 도 6에 있어서, 도 1a 내지 도 5에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
프로브 카드 검사 장치(600)는 단면도 상으로 볼 때 도 2b 및 도 2c의 프로브 카드 검사 장치(100)와 유사한 구조를 가지므로, 본 실시예에서는 도 2a에 대응하는 평면도를 통해 차이점을 설명하도록 한다.
도 6를 참조하면, 제1 검출부(620)는 접지 탐침의 결함을 검출하는 접지 검출부(620a), 신호 탐침과 전원 탐침의 결함을 검출하는 신호 및 전원 검출부(620b) 및 제1 절연층(110)의 일부를 노출하는 노출부(110')를 포함한다.
제1 절연층(110)의 일부를 노출하는 노출부(110')는 제1 도전 패턴(620a) 및 제2 도전 패턴(620b)을 둘러싸도록 형성된다. 즉, 노출부(110')는 제1 도전 패턴(620a) 및 제2 도전 패턴(620b)이 이격되어 형성됨으로써, 제1 절연층(110) 상면의 일부가 노출되어 형성된다.
접지 검출부(620a)는 복수의 개구부(622a)를 정의하는 제1 도전 패턴(624a)을 포함하고, 신호 및 전원 검출부(620b)는 복수의 개구부(622b)를 정의하는 제2 도전 패턴(624b)을 포함한다.
제1 도전 패턴(620a) 및 제2 도전 패턴(620b)은 제1 절연층(110) 상면의 일부가 노출되도록 이격되어 형성될 수 있다.
제1 도전 패턴(620a) 및 제2 도전 패턴(620b)은 제1 도전 패턴(120a) 및 제2 도전 패턴(120b)과 같이, 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 금속 실리사이드, 합금, 또는 이들의 조합으로 이루어질 수 있다.
일부 실시예에서, 제1 도전 패턴(620a) 및 제2 도전 패턴(620b)은 서로 다른 물질로 형성될 수 있다. 다만, 제1 도전 패턴(620a) 및 제2 도전 패턴(620b)은 동일한 물질로 형성될 수 있음은 물론이다.
도 7a는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 평면도이다. 도 7b는 도 7a의 프로브 카드 검사 장치가 구비하는 복수의 검출부 중 어느 하나를 보여주는 평면도이다. 도 7c는 도 7b의 C7 - C7' 선 단면도이다. 도 7a 내지 도 7c에 있어서, 도 1a 내지 도 6에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 7a 내지 도 7c를 참조하면, 프로브 카드 검사 장치(700)는 기판(701), 제1 절연층(710) 및 복수의 검출부(7)를 포함한다.
일부 실시예에서, 기판(701)은 Si, 예를 들면 결정질Si, 다결정질 Si, 또는 비결정질 Si을 포함할 수 있다. 다른 일부 실시예에서, 기판(701)은 Ge 과 같은 반도체, 또는 SiGe, SiC, GaAs, InAs, 또는 InP 와 같은 화합물 반도체를 포함할 수 있다.
일부 실시예에서, 제1 절연층(710)은 실리콘 질화막, 실리콘 산화막, 또는 이들의 조합으로 이루어질 수 있다.
복수의 검출부(7)는 기판(701)을 덮는 제1 절연층(710) 상에 형성되며, 복수의 검출부(7) 각각은 프로브 탐침의 물리적 결함을 검출하는 제1 검출부(720) 및 프로브 탐침의 전기적 결함을 검출하는 제2 검출부(730)를 포함한다.
제1 검출부(720)는 접지 탐침의 결함을 검출하는 접지 검출부(720a)와, 신호 탐침과 전원 탐침의 결함을 검출하는 신호 및 전원 검출부(720b)를 포함한다. 접지 검출부(720a)는 복수의 개구부(722a)를 정의하는 제1 도전 패턴(724a)을 포함하고, 신호 및 전원 검출부(720b)는 복수의 개구부(722b)를 정의하는 제2 도전 패턴(724b)을 포함한다.
제2 검출부(730)는 제1 절연층(710)의 일부를 노출시키는 절연부(732)를 정의하는 제3 도전 패턴(734)을 포함한다. 제3 도전 패턴(734)은 제1 방향(도 7b에서 X 방향)으로 연장되도록 형성된다.
제1 내지 제3 도전 패턴(724a, 724b, 734)은 제1 도전 패턴(120a) 및 제2 도전 패턴(120b)과 같이, 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 금속 실리사이드, 합금, 또는 이들의 조합으로 이루어질 수 있다. 일부 실시예에서, 제1 내지 제3 도전 패턴(724a, 724b, 734)은 서로 다른 물질로 형성될 수 있다. 다만, 제1 내지 제3 도전 패턴(724a, 724b, 734)은 동일한 물질로 형성될 수 있음은 물론이다.
복수의 검출부(7) 중 제1 방향으로 인접하는 2개의 검출부(7x, 7y) 각각에 형성된 제3 도전층(734x, 734y)은 서로 어긋나도록 정렬될 수 있다.
이에 따라 도 1g 내지 도 1h에서 상술한 바와 같이, 제3 도전층(734x)은 제1 그룹의 탐침과 접촉하고, 제3 도전층(734y)은 제2 그룹의 탐침과 접촉하여, 복수 그룹의 탐침이 머지된 경우에도, 각각의 테스트 그룹 별로 인터포저의 불량, 탐침의 불량 여부를 확인 가능하고, 릴레이의 정상적인 그룹핑(grouping) 여부를 확인할 수 있다.
본 실시예에서는 2개 그룹의 탐침이 머지된 경우에 따른 제2 검출부(730)를 설명하였으나, 프로브 카드 설계 상태에 따라 제2 검출부(730)는 다소 변경될 수 있다.
도 8은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치가 구비하는 복수의 검출부 중 어느 하나를 보여주는 평면도이다. 도 8에 있어서, 도 1a 내지 도 7c에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 8을 참조하면, 검출부(8)는 제1 검출부(820) 및 제2 검출부(830)를 포함한다. 제1 검출부(820)는 접지 검출부(820a)와, 신호 및 전원 검출부(820b)를 포함한다. 접지 검출부(820a)는 복수의 개구부(822a)를 정의하는 제1 도전 패턴(824a)을 포함하고, 신호 및 전원 검출부(820b)는 복수의 개구부(822b)를 정의하는 제2 도전 패턴(824b)을 포함한다.
제2 검출부(830)는 제1 절연층(810)의 일부를 노출시키는 절연부(832)를 정의하는 제3 도전 패턴(834)을 포함한다. 제3 도전 패턴(834)은 제1 방향(도 8에서 X 방향)으로 연장되도록 형성된다.
일부 실시예에서, 제1 검출부(820) 및 제2 검출부(830)는 제1 절연층(810) 상면의 일부가 노출되도록 이격되어 형성된다. 한편, 접지 검출부(820a)와 신호 및 전원 검출부(820b) 또한 제1 절연층(810) 상면의 일부가 노출되도록 이격되어 형성될 수 있다.
제1 내지 제3 도전 패턴(824a, 824b, 834)은 제1 도전 패턴(120a) 및 제2 도전 패턴(120b)과 같이, 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 금속 실리사이드, 합금, 또는 이들의 조합으로 이루어질 수 있다. 일부 실시예에서, 제1 내지 제3 도전 패턴(824a, 824b, 834)은 서로 다른 물질로 형성될 수 있다. 다만, 제1 내지 제3 도전 패턴(824a, 824b, 834)은 동일한 물질로 형성될 수 있음은 물론이다.
도 9는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치가 구비하는 복수의 검출부 중 어느 하나를 보여주는 평면도이다. 도 9에 있어서, 도 1a 내지 도 8에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 9를 참조하면, 검출부(9)는 제1 검출부(920), 제2 검출부(930) 및 정렬 패드(940)를 포함한다.
일부 실시예에서, 제1 검출부(920) 및 제2 검출부(930)는 제1 절연층(910) 상면의 일부가 노출되도록 이격되어 형성되고, 노출된 제1 절연층(910) 상에 정렬 패드(940)가 형성된다.
정렬 패드(940)는 프로브 카드(미도시)가 필요에 따라 선택되는 검출부(9)의 위치를 정밀하게 조절하는 기능을 수행할 수 있다.
도 10a는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 평면도이다. 도 10b는 도 10a의 프로브 카드 검사 장치가 구비하는 복수의 검출부 중 어느 하나를 보여주는 평면도이다. 도 10a 및 도 10b에 있어서, 도 1a 내지 도 9에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 10a 및 도 10b를 참조하면, 프로브 카드 검사 장치(1000)는 복수의 검출부(10)를 포함한다.
복수의 검출부(10) 각각은 프로브 탐침의 물리적 결함을 검출하는 제1 검출부(1020) 및 프로브 탐침의 전기적 결함을 검출하는 제2 검출부(1030)를 포함한다.
일부 실시예에서, 제2 검출부(1030)는 하나 이상의 제3 도전 패턴(1034)을 포함할 수 있다. 예를 들어, 4개의 탐침 그룹이 2분기로 머지된 경우, 본 실시예와 같이 제2 검출부(1030)는 2개의 제3 도전 패턴(1034)을 포함할 수 있다.
복수의 검출부(10) 중 제1 방향으로 인접하는 2개의 검출부(10x, 10y) 각각에 형성된 제3 도전층(1034x, 1034y)은 서로 어긋나도록 정렬될 수 있다.
이에 따라 도 1g 내지 도 1h에서 상술한 바와 같이, 제3 도전층(1034x)은 제1 그룹의 탐침과 접촉하고, 제3 도전층(1034y)은 제2 그룹의 탐침과 접촉하여, 복수 그룹의 탐침이 머지된 경우에도, 각각의 테스트 그룹 별로 인터포저의 불량, 탐침의 불량 여부를 확인 가능하고, 릴레이의 정상적인 그룹핑(grouping) 여부를 확인할 수 있다.
본 실시예에서는 4개 그룹의 탐침이 2분기로 머지된 경우에 따른 제2 검출부(730)를 설명하였으나, 프로브 카드 설계 상태에 따라 제2 검출부(1030)는 다소 변경될 수 있다.
제1 검출부(1020)는 접지 검출부(1020a)와, 신호 및 전원 검출부(1020b)를 포함한다. 접지 검출부(1020a)는 제1 도전 패턴(1024a)을 포함하고, 신호 및 전원 검출부(1020b)는 제2 도전 패턴(1024b)을 포함한다.
제2 검출부(1030)는 제1 절연층(1010)의 일부를 노출시키는 절연부(1032)를 정의하는 제3 도전 패턴(1034)을 포함한다. 제3 도전 패턴(1034)은 제1 방향(도 7b에서 X 방향)으로 연장되도록 형성된다.
제1 내지 제3 도전 패턴(1024a, 1024b, 1034)은 제1 도전 패턴(120a) 및 제2 도전 패턴(120b)과 같이, 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 금속 실리사이드, 합금, 또는 이들의 조합으로 이루어질 수 있다. 일부 실시예에서, 제1 내지 제3 도전 패턴(1024a, 1024b, 1034)은 서로 다른 물질로 형성될 수 있다. 다만, 제1 내지 제3 도전 패턴(1024a, 1024b, 1034)은 동일한 물질로 형성될 수 있음은 물론이다.
도 11a 및 도 11b는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브 카드 검사 장치의 일부 구성을 보여주는 평면도이다. 도 11c는 도 11a의 프로브 카드 검사 장치가 구비하는 복수의 검출부 중 어느 하나를 보여주는 평면도이다. 도 11d는 도 11c의 C11 - C11' 선 단면도이다. 도 11a 내지 도 11d에 있어서, 도 1a 내지 도 10에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 11a 내지 도 11d를 참조하면, 프로브 카드 검사 장치(1100)는 기판(1101), 제1 절연층(1110) 및 복수의 검출부(11)를 포함한다.
일부 실시예에서, 기판(1101)은 반도체 웨이퍼와 동일한 형상으로 구비될 수 있다. 기판(1101)은 Si (silicon) 또는 화합물 반도체를 포함할 수 있다. 다만, 기판(1101)은 실제 반도체 웨이퍼를 이용하지 않고, 단단한 재질, 예를 들면 스테인리스 스틸 등과 같은 금속 재질로 반도체 웨이퍼와 같은 형상으로 제조될 수 있다.
일부 실시예에서, 제1 절연층(1110)은 실리콘 질화막, 실리콘 산화막, 또는 이들의 조합으로 이루어질 수 있다.
복수의 검출부(11)는 기판(1101)을 덮는 제1 절연층(1110) 상에 형성되며, 복수의 검출부(11) 각각은 프로브 탐침의 물리적 결함을 검출하는 제1 검출부(1120) 및 프로브 탐침의 전기적 결함을 검출하는 제2 검출부(1130)를 포함한다.
제1 검출부(1120)는 접지 탐침의 결함을 검출하는 접지 검출부(1120a)와, 신호 탐침과 전원 탐침의 결함을 검출하는 신호 및 전원 검출부(1120b)를 포함한다. 접지 검출부(1120a)는 복수의 개구부(1122a)를 정의하는 제1 도전 패턴(1124a)을 포함하고, 신호 및 전원 검출부(1120b)는 복수의 개구부(1122b)를 정의하는 제2 도전 패턴(1124b)을 포함한다.
제2 검출부(1130)는 제1 절연층(1110)의 일부를 노출시키는 절연부(1132)를 정의하는 제3 도전 패턴(1134)을 포함한다. 제3 도전 패턴(1134)은 제1 방향(도 7b에서 X 방향)으로 연장되도록 형성된다.
제1 내지 제3 도전 패턴(1124a, 1124b, 1134)은 제1 도전 패턴(120a) 및 제2 도전 패턴(120b)과 같이, 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 금속 실리사이드, 합금, 또는 이들의 조합으로 이루어질 수 있다. 일부 실시예에서, 제1 내지 제3 도전 패턴(1124a, 1124b, 1134)은 서로 다른 물질로 형성될 수 있다. 다만, 제1 내지 제3 도전 패턴(1124a, 1124b, 1134)은 동일한 물질로 형성될 수 있음은 물론이다.
복수의 검출부(11) 중 제1 방향으로 인접하는 2개의 검출부(11x, 11y) 각각에 형성된 제3 도전층(1134x, 1134y)은 서로 어긋나도록 정렬될 수 있다.
본 실시예에서는 4개 그룹의 탐침이 4분기로 머지된 경우에 따른 제2 검출부(1130)를 설명하였으나, 프로브 카드 설계 상태에 따라 제2 검출부(1130)는 다소 변경될 수 있다.
프로브 카드 검사 장치(1100)의 제조는 프로브 카드 검사 장치(100)의 제조 공정과 유사한 공정에 의해 수행될 수 있다.
도 12a 내지 도 12f는 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 카드 검사 장치의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 12a를 참조하면, 기판(1201)을 준비하고, 기판(1201) 상면에 제1 절연층(1210)을 형성한다. 제1 절연층(1210) 형성은 증착 공정에 의해 수행될 수 있다.
도 12b를 참조하면, 제1 절연층(1210) 위에 도전막(1224x)을 형성한다. 일부 실시예에서, 도전막(1224x)의 형성은 압착 또는 클래딩(cladding) 공정에 의해 수행될 수 있다. 다른 실시예에서, 도전막(1224x)의 형성은 CVD 공정, MOCVD 공정, ALD 공정, 또는 MOALD 공정에 의해 수행될 수 있으나, 이에 한정되는 것은 아니다.
도 12c 및 도 12d를 참조하면, 포토레지스트(photo resist, 1250x)를 도전막(1224x) 상에 형성한다. 그 후, 포토레지스트(1250x) 중 후속공정에 의해 형성될 복수의 개구부(1222a)가 형성될 부분을 포토 마스크를 이용하여 노광시킨다. 다음, 노광된 부분의 포토레지스트(1250x)를 현상액 등으로 제거하여 포토레지스트 패턴(1250)을 형성한다. 본 실시예에서의 포토레지스트(1250x)는 노광된 부분의 포토레지스트가 제거되는 포지티브 레지스트(positive resist)이나, 포토레지스트(1250x)는 노광되지 않은 부분의 포토레지스트가 제거되는 네거티브 레지스트(negative resist)일 수 있음은 물론이다.
도 12e를 참조하면, 도전막(1224x)의 노출된 부분을 에칭 공정을 통해 제거함으로써, 제1 도전 패턴(1224a)을 형성한다. 도시하지는 않았으나, 제2 도전 패턴 및 제3 도전 패턴도 이와 같은 공정에 의해 형성될 수 있다.
도 12f를 참조하면, 남아있는 포토레지스트 패턴(1250)을 박리하고, 생성된 장치를 세척한다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
101: 기판
110: 제1 절연층
120: 제1 검출부
120a: 접지 검출부
120b: 신호 및 전원 검출부
122a, 122b: 복수의 개구부
124a: 제1 도전 패턴
124b: 제2 도전 패턴
730: 제3 도전 패턴
732: 절연부
734: 제3 도전 패턴
940: 정렬 패드

Claims (10)

  1. 하면과 상기 하면에 반대되는 상면을 갖는 기판과,
    상기 기판의 상기 상면을 덮는 제1 절연층과,
    상기 제1 절연층 상에 형성되어 프로브 탐침의 물리적 결함을 검출하는 제1 검출부를 포함하며,
    상기 제1 검출부는 접지 탐침의 결함을 검출하며 상기 제1 절연층의 일부를 노출시키는 복수의 개구부를 정의하는 제1 도전 패턴을 구비한 접지 검출부와, 신호 탐침과 전원 탐침의 결함을 검출하며 상기 제1 절연층의 일부를 노출시키는 복수의 개구부를 정의하는 제2 도전 패턴을 구비한 신호 및 전원 검출부를 포함하고,
    상기 기판의 상기 하면과 상면, 및 내부에 도전 패턴이 없는 것을 특징으로 하는 프로브 카드 검사 장치.
  2. 제1 항에 있어서,
    상기 제1 도전 패턴에 의해 정의되는 복수의 개구부는 프로브 카드의 접지 탐침이 위치하는 곳에 대응되도록 형성되고,
    상기 제2 도전 패턴에 의해 정의되는 복수의 개구부는 프로브 카드의 신호 및 전원 탐침이 위치하는 곳에 대응되도록 형성되는 것을 특징으로 하는 프로브 카드 검사 장치.
  3. 제1 항에 있어서,
    상기 제1 도전 패턴에 의해 정의되는 복수의 개구부는 각각 제1 방향으로 이격되도록 형성되고,
    상기 제2 도전 패턴에 의해 정의되는 복수의 개구부는 각각 상기 제1 방향으로 이격된 것을 특징으로 하는 프로브 카드 검사 장치.
  4. 제3 항에 있어서,
    상기 제1 도전 패턴에 의해 정의되는 복수의 개구부 및 상기 제2 도전 패턴에 의해 정의되는 복수의 개구부 각각은 상기 제1 방향에 따른 변의 길이와 상기 제1 방향에 수직하는 제2 방향에 따른 변의 길이가 서로 다른 직사각형인 것을 특징으로 하는 프로브 카드 검사 장치.
  5. 제1 항에 있어서,
    상기 제1 도전 패턴에 의해 정의되는 복수의 개구부 및 상기 제2 도전 패턴에 의해 정의되는 복수의 개구부에 형성되는 제2 절연층을 더 포함하는 것을 특징으로 하는 프로브 카드 검사 장치.
  6. 제1 항에 있어서,
    상기 제1 도전 패턴에 의해 정의되는 복수의 개구부 및 상기 제2 도전 패턴에 의해 정의되는 복수의 개구부는 상기 기판의 상면이 노출되도록 형성되는 것을 특징으로 하는 프로브 카드 검사 장치.
  7. 하면과 상기 하면에 반대되는 상면을 갖는 기판과,
    상기 기판의 상기 상면을 덮는 제1 절연층과,
    상기 제1 절연층 상에 형성되는 복수의 검출부를 포함하며,
    상기 복수의 검출부 각각은 프로브 탐침의 물리적 결함을 검출하는 제1 검출부 및 프로브 탐침의 전기적 결함을 검출하는 제2 검출부를 포함하고,
    상기 제1 검출부는 접지 탐침의 결함을 검출하며 상기 제1 절연층의 일부를 노출시키는 복수의 개구부를 정의하는 제1 도전 패턴을 구비한 접지 검출부와, 신호 탐침과 전원 탐침의 결함을 검출하며 상기 제1 절연층의 일부를 노출시키는 복수의 개구부를 정의하는 제2 도전 패턴을 구비한 신호 및 전원 검출부를 포함하며,
    상기 제2 검출부는 제1 방향으로 연장된 제3 도전 패턴을 구비하고,
    상기 기판의 상기 하면과 상면, 및 내부에 도전 패턴이 없는 것을 특징으로 하는 프로브 카드 검사 장치.
  8. 제7 항에 있어서,
    상기 복수의 검출부 중 상기 제1 방향으로 인접하는 2개의 검출부에 형성된 제3 도전층은 서로 어긋나도록 정렬되는 것을 특징으로 하는 프로브 카드 검사 장치.
  9. 제7 항에 있어서,
    상기 제1 검출부 및 제2 검출부 사이에 배치되는 정렬 패드를 더 포함하는 것을 특징으로 하는 프로브 카드 검사 장치.
  10. 제7 항에 있어서,
    상기 제2 검출부는 하나 이상의 제3 도전 패턴을 포함하는 것을 특징으로 하는 프로브 카드 검사 장치.
KR1020130157528A 2013-12-17 2013-12-17 프로브 카드 검사 장치 KR102128470B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130157528A KR102128470B1 (ko) 2013-12-17 2013-12-17 프로브 카드 검사 장치
US14/555,538 US9696402B2 (en) 2013-12-17 2014-11-26 Probe card inspection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130157528A KR102128470B1 (ko) 2013-12-17 2013-12-17 프로브 카드 검사 장치

Publications (2)

Publication Number Publication Date
KR20150070857A KR20150070857A (ko) 2015-06-25
KR102128470B1 true KR102128470B1 (ko) 2020-06-30

Family

ID=53368150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130157528A KR102128470B1 (ko) 2013-12-17 2013-12-17 프로브 카드 검사 장치

Country Status (2)

Country Link
US (1) US9696402B2 (ko)
KR (1) KR102128470B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102605620B1 (ko) * 2018-09-13 2023-11-23 삼성전자주식회사 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법
US10969434B2 (en) * 2019-09-03 2021-04-06 Micron Technology, Inc. Methods and apparatuses to detect test probe contact at external terminals
CN113295890A (zh) * 2020-02-24 2021-08-24 京元电子股份有限公司 测试系统及其测试载具
KR20210143471A (ko) 2020-05-20 2021-11-29 삼성전자주식회사 프로브 카드 검사 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282654A (ja) 2002-03-20 2003-10-03 Hitachi Ltd 半導体装置の製造方法
JP2008197118A (ja) * 2001-07-11 2008-08-28 Formfactor Inc プローブ・カードの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871307B2 (en) 2001-10-10 2005-03-22 Tower Semiconductorltd. Efficient test structure for non-volatile memory and other semiconductor integrated circuits
KR20030065978A (ko) 2002-02-02 2003-08-09 에이엠에스티 주식회사 프로브 카드의 구조
KR100532757B1 (ko) 2003-12-24 2005-12-02 동부아남반도체 주식회사 프로버 시스템과 웨이퍼의 불량 판별방법
US7157923B2 (en) * 2004-11-18 2007-01-02 Infineon Technologies Ag Method for full wafer contact probing, wafer design and probe card device with reduced probe contacts
KR20060094203A (ko) 2005-02-23 2006-08-29 오훈필 웨이퍼 테스트용 프로브 카드
KR100805833B1 (ko) * 2006-01-24 2008-02-21 삼성전자주식회사 반도체 테스트 장비의 고장을 검출하기 위한 테스트 장치및 방법
JP2008021848A (ja) 2006-07-13 2008-01-31 Sharp Corp ウェハおよび半導体装置のテスト方法
US7368928B2 (en) * 2006-08-29 2008-05-06 Mjc Probe Incorporation Vertical type high frequency probe card
KR100899664B1 (ko) 2007-01-10 2009-05-27 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 방법
KR101274208B1 (ko) 2007-08-07 2013-06-17 삼성전자주식회사 접촉 불량 검출회로를 구비하는 반도체 장치
WO2009048618A1 (en) * 2007-10-11 2009-04-16 Veraconnex, Llc Probe card test apparatus and method
KR20100011117A (ko) 2008-07-24 2010-02-03 원철호 패턴이 형성된 프로브 카드 테스트용 플레이트
JP2010122108A (ja) 2008-11-20 2010-06-03 Oki Semiconductor Co Ltd プローブカード及びそれを用いたテスト方法半導体試験装置
JP5086983B2 (ja) 2008-12-15 2012-11-28 株式会社東芝 プローブ装置、処理装置及びウェハプローブテストの処理方法
TWI447397B (zh) * 2010-05-17 2014-08-01 Star Techn Inc 探針卡
JP2012063198A (ja) 2010-09-15 2012-03-29 Yokogawa Electric Corp 半導体装置、半導体テスタおよび半導体テストシステム
KR20130000213A (ko) 2011-06-22 2013-01-02 삼성전자주식회사 반도체 장치 및 그 검사 방법
KR101831938B1 (ko) 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
KR101339493B1 (ko) * 2012-05-14 2013-12-10 삼성전기주식회사 프로브 카드용 공간 변환기 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008197118A (ja) * 2001-07-11 2008-08-28 Formfactor Inc プローブ・カードの製造方法
JP2003282654A (ja) 2002-03-20 2003-10-03 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US9696402B2 (en) 2017-07-04
US20150168528A1 (en) 2015-06-18
KR20150070857A (ko) 2015-06-25

Similar Documents

Publication Publication Date Title
US6358762B1 (en) Manufacture method for semiconductor inspection apparatus
US7616015B2 (en) Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same
KR102128470B1 (ko) 프로브 카드 검사 장치
US8117740B2 (en) Method and apparatus for manufacturing a probe card
US7489148B2 (en) Methods for access to a plurality of unsingulated integrated circuits of a wafer using single-sided edge-extended wafer translator
US9880202B2 (en) Probe card for an apparatus for testing electronic devices
JP2008166691A (ja) テグパターン及びそのパターンを利用した半導体素子の検査方法
JP2010021362A (ja) 半導体装置の製造方法
CN1936596B (zh) 接点组装体及其lsi芯片检查装置
CN101358999A (zh) 探针组合体
KR101120405B1 (ko) 프로브 블록 조립체
US10935574B2 (en) Probe card assembly
US9459286B2 (en) Large-area probe card and method of manufacturing the same
US8106395B2 (en) Semiconductor device and method of manufacturing the same
US20060170437A1 (en) Probe card for testing a plurality of semiconductor chips and method thereof
KR102243839B1 (ko) 중간 접속 부재, 및 검사 장치
KR101441015B1 (ko) 웨이퍼 칩 검사용 프로브 카드
TWI616658B (zh) 晶片測試方法
JP2020017713A (ja) 中間接続部材、および検査装置
JP5079890B2 (ja) 積層基板及びプローブカード
JP5318055B2 (ja) 半導体装置、及び半導体装置の製造方法
KR101602508B1 (ko) 웨이퍼 프로빙 방법
KR20230076578A (ko) 스크류 프로브가 구비된 프로브카드 및 이의 제조방법
KR101074167B1 (ko) 프로브 조립체
CN116313871A (zh) 半导体器件的测试结构、测试结构版图及其测试方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant