JP2008021848A - ウェハおよび半導体装置のテスト方法 - Google Patents
ウェハおよび半導体装置のテスト方法 Download PDFInfo
- Publication number
- JP2008021848A JP2008021848A JP2006192868A JP2006192868A JP2008021848A JP 2008021848 A JP2008021848 A JP 2008021848A JP 2006192868 A JP2006192868 A JP 2006192868A JP 2006192868 A JP2006192868 A JP 2006192868A JP 2008021848 A JP2008021848 A JP 2008021848A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- pads
- chip region
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】テスト用の信号数を減らすことにより、テスト用パッドやプローブカードのコンタクトピンの数を削減できるウェハを提供すること。
【解決手段】チップ領域2に対して隣り合うスクライブライン8に設けられた少なくとも3つのパッド10A,10B,10Cを備える。それらの3つのパッドは、チップ領域2内の電源電位部5に接続された電源用パッド10Aと、チップ領域2内の接地電位部6に接続された接地用パッド10Bと、チップ領域2内の半導体装置7に接続され、その半導体装置7の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッド10Cである。3つのパッド10A,10B,10Cには、ウェハテスト時にそれぞれプローブカードのコンタクトピン9A,9B,9Cが当接される。
【選択図】図1B
【解決手段】チップ領域2に対して隣り合うスクライブライン8に設けられた少なくとも3つのパッド10A,10B,10Cを備える。それらの3つのパッドは、チップ領域2内の電源電位部5に接続された電源用パッド10Aと、チップ領域2内の接地電位部6に接続された接地用パッド10Bと、チップ領域2内の半導体装置7に接続され、その半導体装置7の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッド10Cである。3つのパッド10A,10B,10Cには、ウェハテスト時にそれぞれプローブカードのコンタクトピン9A,9B,9Cが当接される。
【選択図】図1B
Description
この発明はウェハに関し、より詳しくは、チップ領域毎に半導体装置が作り込まれたウェハに関する。
また、この発明は、そのようなウェハ上に作り込まれた半導体装置のテスト方法に関する。
図2Aに示すように、ウェハプロセスを経た一般的なウェハ101では、ウェハ表面が複数の矩形領域(これを「チップ領域」と呼ぶ。)102に区画され、チップ領域102毎に半導体装置(図示せず)が作り込まれている。図2B(図2A中の一部103を拡大して示す)に示すように、チップ領域102同士の間は、一定の幅をもつスクライブライン(ダイシングラインとも呼ばれる。)108で仕切られている。各チップ領域102の周辺部(スクライブライン108に沿った部分)には、チップ領域内の素子と外部との間で信号を入出力するためのパッド104が複数配列されている。ウェハテスト時には、各チップ領域102内の全てのパッド104,104,…に、予め作製されたプローブカードのコンタクトピン109,109,…がそれぞれ当接されて、チップ領域102内の半導体装置の電気的特性検査が行われる。
ウェハはチップに切り分けられた後、ウェハテスト段階で良品と判断されたチップのみが、パッケージ等にアセンブリされる。そのアセンブリ品に対して出荷テストが行われ、出荷テストで良品と判断された製品のみが出荷される。
従来、例えば特許文献1(特開2002−184825公報)には、一つのプローブカードを複数種類の半導体製品に共通に用いることができるように、各チップ領域102内の所定の位置にテスト用パッドを配置する技術が開示されている。また、同文献には、チップサイズ(チップ領域の面積)の増加を防ぐ目的で、ダイシングライン108上にテスト用パッドを配置する技術も開示されている。
また、特許文献2(特開平5−299484号公報)には、チップ領域(集積回路形成部)の面積を維持しつつ、プローピングの容易化を図る目的で、プローブカードのコンタクトピンが当接されるテスト用パッドをウェハのスクライブライン上に設ける技術が開示されている。
また、特許文献3(特開2004−342725号公報)には、チップ領域内のパッドに損傷を与えることはなくテストする目的で、プローブカードのコンタクトピンが当接されるテスト用パッドをウェハのスクライブライン上に設ける技術が開示されている。また、同文献には、テスト用パッド数を半減させることができるように、隣り合うチップ領域でスクライブライン上のテスト用パッドを共有する技術も開示されている。
特開2002−184825号公報
特開平5−299484号公報
特開2004−342725号公報
しかしながら、上述の特許文献には、テスト用の信号数を減らすことにより、テスト用パッドやプローブカードのコンタクトピンの数を削減することについては、全く記載も示唆もされていない。このため、改善の余地がある。
そこで、この発明の課題は、テスト用の信号数を減らすことにより、テスト用パッドやプローブカードのコンタクトピンの数を削減でき、また、製品の機種が異なっても共通のプローブカードを使用でき、したがってコストダウンできるウェハおよび半導体装置のテスト方法を提供することにある。
上記課題を解決するため、この発明のウェハは、
それぞれ半導体装置が作り込まれた複数のチップ領域がスクライブラインで区画されているウェハであって、
上記チップ領域に対して隣り合うスクライブラインに設けられ、それぞれプローブカードのコンタクトピンが当接されるべき少なくとも3つのパッドを備え、
上記3つのパッドは、上記チップ領域内の電源電位部に接続された電源用パッドと、上記チップ領域内の接地電位部に接続された接地用パッドと、上記チップ領域内の半導体装置に接続され、その半導体装置の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッドであることを特徴とする。
それぞれ半導体装置が作り込まれた複数のチップ領域がスクライブラインで区画されているウェハであって、
上記チップ領域に対して隣り合うスクライブラインに設けられ、それぞれプローブカードのコンタクトピンが当接されるべき少なくとも3つのパッドを備え、
上記3つのパッドは、上記チップ領域内の電源電位部に接続された電源用パッドと、上記チップ領域内の接地電位部に接続された接地用パッドと、上記チップ領域内の半導体装置に接続され、その半導体装置の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッドであることを特徴とする。
ここで、「スタンバイ状態」とは、半導体装置が休止している状態であり、その半導体装置が良品であれば消費電流が略ゼロになる状態である。「通常動作状態」とは、上記スタンバイ状態以外の動作状態を広く指す。
この発明のウェハでは、ウェハ内の各半導体装置の良または不良の判定は次のようにして行われる。まず、或るチップ領域に対して隣り合うスクライブライン上の上記3つのパッド、すなわち電源用パッド、接地用パッド、切替用パッドにそれぞれプローブカードの対応する第1、第2、第3のコンタクトピンを当接する。そして、上記プローブカードの各コンタクトピンから予め定められた信号を与えて、上記電源用パッドを通して上記チップ領域内の電源電位部を電源電位、上記接地用パッドを通して上記チップ領域内の接地電位部を接地電位にそれぞれ保つとともに、上記切替用パッドを通して上記チップ領域内の半導体装置の動作状態をスタンバイ状態に保つ。このスタンバイ状態で上記電源用パッドと上記接地用パッドとの間に流れる電流値(リーク電流)に基づいて、上記半導体装置の良または不良を判定する。なお、上記チップ領域内の半導体装置の動作状態を通常動作状態にするためには、上記プローブカードの第3のコンタクトピンから別の信号を与える。
このようにしてウェハ内の各半導体装置の良または不良の判定を行う場合、プローブカードには3本のコンタクトピンを設ければ良いので、テスト用パッドやプローブカードのコンタクトピンの数を削減できる。また、上記3つのパッドに対応して上記3本のコンタクトピンを予め定められた間隔、順番で配置しておけば、製品の機種が異なっても共通のプローブカードを使用できる。したがってコストダウンできる。
一実施形態のウェハでは、上記3つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った一つのチップ領域のみに接続されていることを特徴とする。
一実施形態のウェハでは、上記3つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った複数のチップ領域にそれぞれ接続されていることを特徴とする。
この一実施形態のウェハでは、プローブカードのコンタクトピンを上記3つのパッドに1回当接することによって、上記複数のチップ領域内の半導体装置のテストが可能になる。したがって、ウェハ全体として、テスト時間が短縮される。
一実施形態のウェハでは、上記切替用パッドが上記電源用パッドと共通に構成されていることを特徴とする。
この一実施形態のウェハでは、テスト用パッドやプローブカードのコンタクトピンの数をさらに削減できる。
この発明の半導体装置のテスト方法は、
それぞれ半導体装置が作り込まれた複数のチップ領域がスクライブラインで区画されているウェハを対象とし、上記各半導体装置の良または不良の判定を行う半導体装置のテスト方法であって、
上記ウェハは、
上記チップ領域に対して隣り合うスクライブラインに設けられた少なくとも3つのパッドを備え、
上記3つのパッドは、上記チップ領域内の電源電位部に接続された電源用パッドと、上記チップ領域内の接地電位部に接続された接地用パッドと、上記チップ領域内の半導体装置に接続され、その半導体装置の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッドであり、
或るチップ領域に対して隣り合うスクライブライン上の上記電源用パッド、接地用パッド、切替用パッドにそれぞれプローブカードの対応する第1、第2、第3のコンタクトピンを当接し、
上記プローブカードの各コンタクトピンから予め定められた信号を与えて、上記電源用パッドを通して上記チップ領域内の電源電位部を電源電位、上記接地用パッドを通して上記チップ領域内の接地電位部を接地電位にそれぞれ保つとともに、上記切替用パッドを通して上記チップ領域内の半導体装置の動作状態をスタンバイ状態に保ち、
このスタンバイ状態で上記電源用パッドと上記接地用パッドとの間に流れる電流値に基づいて、上記半導体装置の良または不良を判定することを特徴とする。
それぞれ半導体装置が作り込まれた複数のチップ領域がスクライブラインで区画されているウェハを対象とし、上記各半導体装置の良または不良の判定を行う半導体装置のテスト方法であって、
上記ウェハは、
上記チップ領域に対して隣り合うスクライブラインに設けられた少なくとも3つのパッドを備え、
上記3つのパッドは、上記チップ領域内の電源電位部に接続された電源用パッドと、上記チップ領域内の接地電位部に接続された接地用パッドと、上記チップ領域内の半導体装置に接続され、その半導体装置の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッドであり、
或るチップ領域に対して隣り合うスクライブライン上の上記電源用パッド、接地用パッド、切替用パッドにそれぞれプローブカードの対応する第1、第2、第3のコンタクトピンを当接し、
上記プローブカードの各コンタクトピンから予め定められた信号を与えて、上記電源用パッドを通して上記チップ領域内の電源電位部を電源電位、上記接地用パッドを通して上記チップ領域内の接地電位部を接地電位にそれぞれ保つとともに、上記切替用パッドを通して上記チップ領域内の半導体装置の動作状態をスタンバイ状態に保ち、
このスタンバイ状態で上記電源用パッドと上記接地用パッドとの間に流れる電流値に基づいて、上記半導体装置の良または不良を判定することを特徴とする。
この発明の半導体装置のテスト方法では、まず、或るチップ領域に対して隣り合うスクライブライン上の上記3つのパッド、すなわち電源用パッド、接地用パッド、切替用パッドにそれぞれプローブカードの対応する第1、第2、第3のコンタクトピンを当接する。そして、上記プローブカードの各コンタクトピンから予め定められた信号を与えて、上記電源用パッドを通して上記チップ領域内の電源電位部を電源電位、上記接地用パッドを通して上記チップ領域内の接地電位部を接地電位にそれぞれ保つとともに、上記切替用パッドを通して上記チップ領域内の半導体装置の動作状態をスタンバイ状態に保つ。このスタンバイ状態で上記電源用パッドと上記接地用パッドとの間に流れる電流値(リーク電流)に基づいて、上記半導体装置の良または不良を判定する。なお、上記チップ領域内の半導体装置の動作状態を通常動作状態にするためには、上記プローブカードの第3のコンタクトピンから別の信号を与える。
このようにしてウェハ内の各半導体装置の良または不良の判定を行う場合、プローブカードには3本のコンタクトピンを設ければ良いので、テスト用の信号数を減らすことができる。したがって、テスト用パッドやプローブカードのコンタクトピンの数を削減できる。また、上記3つのパッドに対応して上記3本のコンタクトピンを予め定められた間隔、順番で配置しておけば、製品の機種が異なっても共通のプローブカードを使用できる。したがってコストダウンできる。
一実施形態の半導体装置のテスト方法では、上記3つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った一つのチップ領域のみに接続されていることを特徴とする。
一実施形態の半導体装置のテスト方法では、上記3つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った複数のチップ領域にそれぞれ接続されていることを特徴とする。
この一実施形態の半導体装置のテスト方法では、プローブカードのコンタクトピンを上記3つのパッドに1回当接することによって、上記複数のチップ領域内の半導体装置のテストが可能になる。したがって、ウェハ全体として、テスト時間が短縮される。
一実施形態の半導体装置のテスト方法では、上記切替用パッドが上記電源用パッドと共通に構成されていることを特徴とする。
この一実施形態の半導体装置のテスト方法では、テスト用パッドやプローブカードのコンタクトピンの数をさらに削減できる。
以下、この発明を図示の実施の形態により詳細に説明する。
図1Aは、この発明の一実施形態のウェハ1の概略構成を示している。このウェハ1は、ウェハプロセスを経たものであり、一般的なウェハと同様に、ウェハ表面が複数の矩形領域(これを「チップ領域」と呼ぶ。)2に区画されている。各チップ領域2には、それぞれ半導体装置(図示せず)が作り込まれている。
図1Bは、図1A中の一部、すなわち4つのチップ領域2のコーナー部が集まった部分3を拡大して示している。図1Bに示すように、チップ領域2同士の間は、一定の幅をもつスクライブライン(ダイシングラインとも呼ばれる。)8で仕切られている。なお、後述するウェハテスト終了後に、ウェハ1はスクライブライン8に沿ってチップに切り分けられる。各チップ領域2の周辺部(スクライブライン8に沿った部分)には、チップ領域内の素子と外部との間で信号を入出力するためのパッド4が複数配列されている。
各チップ領域2の右上周辺部(図1Bでは左下のチップ領域2の右上周辺部が図示されている。)には、動作時にこのチップ領域2に作り込まれた半導体装置のための電源電位が与えられる電源電位部5と、接地電位(0V)が与えられる接地電位部6と、切替部としてのスイッチ7とが設けられている。また、そのチップ領域2に対して隣り合うスクライブライン8に沿って、3つのパッド10A,10B,10Cを含むパッド領域10が設けられている。
上記3つのパッドは、そのチップ領域2内の電源電位部5に配線11Aを介して接続された電源用パッド10Aと、そのチップ領域2内の接地電位部6に配線11Bを介して接続された接地用パッド10Bと、そのチップ領域2内の半導体装置の切替部7に配線11Cを介して接続された切替用パッド10Cである。この例では、これらのパッド10A,10B,10Cはそれぞれ矩形状にパターン形成され、一定のピッチで縦方向(図1Bにおいて)に配列されている。
この例では、チップ領域2内のスイッチ7に、切替用パッド10Cと配線11Cを介して予め定められた制御信号が切り替えて与えられることにより、そのチップ領域2内の半導体装置の動作状態が通常動作状態とスタンバイ状態との間で切り替えられるようになっている。
ウェハテスト時には、ウェハ1内の各半導体装置の良または不良の判定は次のようにして行われる。
まず、或るチップ領域(図1Bでは左下のチップ領域2)に対して隣り合うスクライブライン8上の電源用パッド10A、接地用パッド10B、切替用パッド10Cにそれぞれプローブカードの対応する第1、第2、第3のコンタクトピン9A,9B,9Cを当接する。なお、プローブカードは、図示しないカード本体と、そのカード本体から突出した3本の金属製コンタクトピン9A,9B,9Cを有している。
そして、上記プローブカードの各コンタクトピン9A,9B,9Cから予め定められた信号を与えて、電源用パッド10Aと配線11Aを通してチップ領域2内の電源電位部5を電源電位、接地用パッド10Bと配線11BAを通してチップ領域2内の接地電位部6を接地電位にそれぞれ保つとともに、切替用パッド10Cと配線11Cを通してチップ領域2内の半導体装置の動作状態をスタンバイ状態に保つ。このスタンバイ状態で電源用パッド10Aと接地用パッド10Bとの間に流れる電流値(リーク電流)に基づいて、上記半導体装置の良または不良を判定する。例えば上記半導体装置が良品であれば、スタンバイ状態におけるリーク電流は略ゼロになる。したがって、例えば1μAをリーク電流の上限値として設定し、リーク電流が1μA未満であれば良、リーク電流が1μA以上であれば不良と判定することができる。
なお、チップ領域2内の半導体装置の動作状態を通常動作状態にするためには、上記プローブカードの第3のコンタクトピン9Cから別の制御信号を与える。
このようにしてウェハ1内の各半導体装置の良または不良の判定を行う場合、プローブカードには3本のコンタクトピン9A,9B,9Cを設ければ良いので、テスト用の信号数を減らすことができる。したがって、テスト用パッドやプローブカードのコンタクトピンの数を削減できる。また、上記3つのパッド10A,10B,10Cに対応して上記3本のコンタクトピン9A,9B,9Cを予め定められた間隔、順番で配置しておけば、製品の機種が異なっても共通のプローブカードを使用できる。したがってコストダウンできる。
この例では、上記スクライブライン8上の3つのパッド10A,10B,10Cは、そのスクライブライン8に隣り合った一つのチップ領域(図1Bでは左下のチップ領域)2のみに接続されている。したがって、ウェハ1上の各チップ領域2に対して順次同じ手順でテストを行うことができる。テストのための操作が簡単で済む。
なお、一般には、半導体装置の機種毎にチップサイズが異なるため、スクライブライン8の間隔も異なる。しかし、一般的なウェハテスタでは、ウェハを横方向、縦方向に移動させるピッチを、電気的に可変して設定できる仕様になっている。したがって、半導体装置の機種が異なる場合は、単にそのピッチを電気的に変更すれば良い。このピッチの変更は、プローブカードを交換するような機械的な変更ではないので、機種変更時の時間的ロスはほとんど生じない。
また、上記スクライブライン8上の3つのパッド10A,10B,10Cは、そのスクライブライン8に隣り合った複数(例えば2つ)のチップ領域2にそれぞれ接続されていても良い。この場合、プローブカードのコンタクトピン9A,9B,9Cを上記3つのパッド10A,10B,10Cに1回当接することによって、複数のチップ領域2内の半導体装置のテストが可能になる。したがって、ウェハ全体として、テスト時間を短縮することができる。
また、半導体装置の仕様が許せば、切替用パッド10Cを電源用パッド10Aと共通に構成して、プローブカードのコンタクトピンの数をさらに減らしてもよい。
なお、スクライブライン8上の3つのパッド10A,10B,10Cをチップ領域2内へ接続するための配線11A,11B,11Cは、抵抗の少ないメタル配線であるのが望ましい。ただし、ウェハ1がチップに切り分けられたときに配線11A,11B,11Cの断面が露出する場合が考えられる。メタル配線であれば、空気中の水分と結合して錆等が発生する可能性もある。したがって、配線11A,11B,11Cは、特に切断面になる部分は、錆等が発生しないように、ポリシリコン等からなるのが望ましい。
1 ウェハ
2 チップ領域
9A,9B,9C コンタクトピン
10A 電源用パッド
10B 接地用パッド
10C 切替用パッド
2 チップ領域
9A,9B,9C コンタクトピン
10A 電源用パッド
10B 接地用パッド
10C 切替用パッド
Claims (8)
- それぞれ半導体装置が作り込まれた複数のチップ領域がスクライブラインで区画されているウェハであって、
上記チップ領域に対して隣り合うスクライブラインに設けられ、それぞれプローブカードのコンタクトピンが当接されるべき少なくとも3つのパッドを備え、
上記3つのパッドは、上記チップ領域内の電源電位部に接続された電源用パッドと、上記チップ領域内の接地電位部に接続された接地用パッドと、上記チップ領域内の半導体装置に接続され、その半導体装置の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッドであることを特徴とするウェハ。 - 請求項1に記載のウェハにおいて、
上記3つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った一つのチップ領域のみに接続されていることを特徴とするウェハ。 - 請求項1に記載のウェハにおいて、
上記3つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った複数のチップ領域にそれぞれ接続されていることを特徴とするウェハ。 - 請求項1に記載のウェハにおいて、
上記切替用パッドが上記電源用パッドと共通に構成されていることを特徴とするウェハ。 - それぞれ半導体装置が作り込まれた複数のチップ領域がスクライブラインで区画されているウェハを対象とし、上記各半導体装置の電気的特性検査を行う半導体装置のテスト方法であって、
上記ウェハは、
上記チップ領域に対して隣り合うスクライブラインに設けられた少なくとも3つのパッドを備え、
上記3つのパッドは、上記チップ領域内の電源電位部に接続された電源用パッドと、上記チップ領域内の接地電位部に接続された接地用パッドと、上記チップ領域内の半導体装置に接続され、その半導体装置の動作状態を通常動作状態とスタンバイ状態との間で切り替える切替用パッドであり、
或るチップ領域に対して隣り合うスクライブライン上の上記電源用パッド、接地用パッド、切替用パッドにそれぞれプローブカードの対応する第1、第2、第3のコンタクトピンを当接し、
上記プローブカードの各コンタクトピンから予め定められた信号を与えて、上記電源用パッドを通して上記チップ領域内の電源電位部を電源電位、上記接地用パッドを通して上記チップ領域内の接地電位部を接地電位にそれぞれ保つとともに、上記切替用パッドを通して上記チップ領域内の半導体装置の動作状態をスタンバイ状態に保ち、
このスタンバイ状態で上記電源用パッドと上記接地用パッドとの間に流れる電流値に基づいて、上記半導体装置の良または不良を判定することを特徴とする半導体装置のテスト方法。 - 請求項5に記載の半導体装置のテスト方法において、
上記3つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った一つのチップ領域のみに接続されていることを特徴とする半導体装置のテスト方法。 - 請求項5に記載の半導体装置のテスト方法において、
上記3つのパッドは、これらのパッドが設けられている上記スクライブラインに隣り合った複数のチップ領域にそれぞれ接続されていることを特徴とする半導体装置のテスト方法。 - 請求項5に記載の半導体装置のテスト方法において、
上記切替用パッドが上記電源用パッドと共通に構成されていることを特徴とする半導体装置のテスト方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006192868A JP2008021848A (ja) | 2006-07-13 | 2006-07-13 | ウェハおよび半導体装置のテスト方法 |
US11/819,035 US20080017856A1 (en) | 2006-07-13 | 2007-06-25 | Wafer and semiconductor device testing method |
TW096123405A TW200809997A (en) | 2006-07-13 | 2007-06-28 | Wafer and semiconductor device testing method |
KR1020070070171A KR20080007134A (ko) | 2006-07-13 | 2007-07-12 | 웨이퍼 및 반도체 장치의 테스트 방법 |
CNA2007101291682A CN101106123A (zh) | 2006-07-13 | 2007-07-13 | 晶片以及半导体装置的测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006192868A JP2008021848A (ja) | 2006-07-13 | 2006-07-13 | ウェハおよび半導体装置のテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008021848A true JP2008021848A (ja) | 2008-01-31 |
Family
ID=38970591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006192868A Pending JP2008021848A (ja) | 2006-07-13 | 2006-07-13 | ウェハおよび半導体装置のテスト方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080017856A1 (ja) |
JP (1) | JP2008021848A (ja) |
KR (1) | KR20080007134A (ja) |
CN (1) | CN101106123A (ja) |
TW (1) | TW200809997A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008311455A (ja) * | 2007-06-15 | 2008-12-25 | Nec Electronics Corp | 半導体装置の耐熱応力評価方法、及び評価素子を有する半導体ウエハ |
TWI351523B (en) * | 2007-10-22 | 2011-11-01 | Nanya Technology Corp | Tester and method for reducing the test signal los |
IT1395368B1 (it) * | 2009-08-28 | 2012-09-14 | St Microelectronics Srl | Schermatura elettromagnetica per il collaudo di circuiti integrati |
US8791711B2 (en) | 2009-10-21 | 2014-07-29 | Stmicroelectronics S.R.L. | Testing of electronic devices through capacitive interface |
US8902016B2 (en) * | 2009-10-21 | 2014-12-02 | Stmicroelectronics S.R.L. | Signal transmission through LC resonant circuits |
US8226832B2 (en) * | 2010-04-09 | 2012-07-24 | Nch Ecoservices, Llc | Portable water treatment method |
FR2976403B1 (fr) * | 2011-06-09 | 2013-11-22 | St Microelectronics Rousset | Procede de fabrication d'un circuit integre depourvu de plage de contact de masse |
US8953336B2 (en) * | 2012-03-06 | 2015-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Surface metal wiring structure for an IC substrate |
US9960227B2 (en) * | 2013-09-11 | 2018-05-01 | Xilinx, Inc. | Removal of electrostatic charges from interposer for die attachment |
KR102128470B1 (ko) | 2013-12-17 | 2020-06-30 | 삼성전자주식회사 | 프로브 카드 검사 장치 |
MY193922A (en) | 2013-12-30 | 2022-11-01 | Celerint Llc | Method for testing semiconductor wafers using temporary sacrificial bond pads |
US9846192B2 (en) * | 2015-02-25 | 2017-12-19 | Nxp B.V. | Switched probe contact |
JP6432443B2 (ja) * | 2015-05-20 | 2018-12-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
TWI616658B (zh) * | 2017-04-05 | 2018-03-01 | 力成科技股份有限公司 | 晶片測試方法 |
CN108020772A (zh) * | 2017-11-09 | 2018-05-11 | 晶晨半导体(上海)股份有限公司 | 一种测试方法 |
-
2006
- 2006-07-13 JP JP2006192868A patent/JP2008021848A/ja active Pending
-
2007
- 2007-06-25 US US11/819,035 patent/US20080017856A1/en not_active Abandoned
- 2007-06-28 TW TW096123405A patent/TW200809997A/zh unknown
- 2007-07-12 KR KR1020070070171A patent/KR20080007134A/ko not_active Application Discontinuation
- 2007-07-13 CN CNA2007101291682A patent/CN101106123A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW200809997A (en) | 2008-02-16 |
US20080017856A1 (en) | 2008-01-24 |
CN101106123A (zh) | 2008-01-16 |
KR20080007134A (ko) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008021848A (ja) | ウェハおよび半導体装置のテスト方法 | |
KR100466984B1 (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 | |
US7491986B2 (en) | Semiconductor integrated circuit device | |
JP2002176140A (ja) | 半導体集積回路ウェハ | |
JP5454994B2 (ja) | 半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法 | |
WO2014045993A1 (ja) | 半導体装置、半導体ウェハ、および半導体ウェハの試験方法 | |
JP2003124275A (ja) | 半導体ウェーハ | |
JP2008198707A (ja) | 半導体集積回路 | |
EP1717856A2 (en) | Processing device on which processing elements having same function are embedded in one chip | |
JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
JP2004342725A (ja) | 半導体ウエハ | |
JP2006261391A (ja) | 半導体装置およびその検査方法 | |
JP4744884B2 (ja) | ウエハ検査装置及びウエハ検査方法 | |
JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
JP2008135623A (ja) | 配線基板及びその製造方法 | |
JP4114294B2 (ja) | 半導体装置およびその検査方法 | |
JP2014099630A (ja) | 半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法 | |
JPH09199672A (ja) | 半導体集積回路装置及びその検査方法 | |
JP2007048803A (ja) | 半導体装置の検査回路および検査方法 | |
JP2003172767A (ja) | 半導体装置 | |
JP2007150130A (ja) | 半導体装置の検査回路および検査方法 | |
JP2011021939A (ja) | 半導体装置および半導体装置の試験用ボード | |
JP2005203435A (ja) | 半導体装置およびそのスクリーニング方法 | |
JP2005026544A (ja) | 半導体集積回路およびプローブカード | |
JP2007266104A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081021 |