JP2005203435A - 半導体装置およびそのスクリーニング方法 - Google Patents

半導体装置およびそのスクリーニング方法 Download PDF

Info

Publication number
JP2005203435A
JP2005203435A JP2004005691A JP2004005691A JP2005203435A JP 2005203435 A JP2005203435 A JP 2005203435A JP 2004005691 A JP2004005691 A JP 2004005691A JP 2004005691 A JP2004005691 A JP 2004005691A JP 2005203435 A JP2005203435 A JP 2005203435A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
wafer
electrical characteristics
screening method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004005691A
Other languages
English (en)
Inventor
Takeshi Toyokawa
剛 豊川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP2004005691A priority Critical patent/JP2005203435A/ja
Publication of JP2005203435A publication Critical patent/JP2005203435A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

【課題】コストの増加を招くことなく、ウェハ外周部のダメージに起因する不完全半導体装置であるかどうかを簡単かつ確実に検出することができる半導体装置およびそのスクリーニング方法を提供する。
【解決手段】本発明の半導体装置は、その4辺の各々に沿ってボンディングパッドが形成された半導体チップの4隅角部において、ボンディングパッド最外エッジの延長線の交点上を含む所定の範囲に形成された少なくとも1つの電気的特性測定用の半導体素子を備えている。本発明のスクリーニング方法では、本発明の半導体装置が複数形成された半導体ウェハにおいて、半導体ウェハの外周部に形成された半導体装置の各々について、半導体素子の電気的特性の測定を行い、この測定結果に基づいて、半導体装置の良否を判定する。
【選択図】図1

Description

本発明は、半導体装置がダメージを受けている不完全半導体装置であるかどうかを判定する技術、およびこの技術を用いて、不完全半導体装置をスクリーニングする方法に関するものである。
半導体装置は、図2(a)および(b)に示すように、略円状の半導体ウェハ30上に複数個の半導体チップ32を形成して製造される。各々の半導体チップ32は方形であり、スクライブ34を介してマトリクス状に配置される。
半導体装置の製造工程において、ウェハ外周部は、装置クランプ、塗布工程中のエッジ処理等によるダメージを受ける。このダメージは、通常、ウェハ最外周エッジから中央部に向かって3〜4mmの範囲内に収まるが、装置精度、工程間誤差などにより、2〜3mm程度の差異を生じ、ウェハダメージ部は、図2(b)に示すように、ウェハ最外周エッジから中央部に向かって5〜7mm程度の範囲となる。
ウェハ外周部に配置された半導体装置のうち、ウェハ外周部のダメージ部境界線を境として、その一部でもウェハダメージ部に含まれるものは、ダメージを受けてプロセス上不完全な構造となる。従って、このダメージを受けた不完全半導体装置は、スクリーニングされなければならない。
不完全半導体装置は、まず、電気的測定工程によってスクリーニングされる。しかし、半導体装置のダメージが僅かである場合、電気的特性異常を起こすに至らず、全ての電気的測定を通過して良品と判定される場合がある。
電気的測定工程で良品と判定された半導体装置を対象として形状外観検査を行い、さらにスクリーニングを行う。しかし、形状外観検査工程は目視検査によるものなので、半導体装置表面から目視可能な部分の形状欠陥のみを発見することが可能である。つまり、目視不可能な部分(半導体素子部や上層の配線の下に隠れる部分等)の形状欠陥を発見することはできない。
ここで、外観形状不良であるにも関わらず、電気的測定工程において電気的特性異常を起こすに至らなかった半導体装置は、形状外観検査工程でスクリーニングされるが、時間的、経済的に効率の悪化を招くという問題がある。また、形状外観検査工程では、電気的測定工程で良品判定された不完全半導体装置の全てを細かく目視検査しなければならず、多大な工数を必要とするという問題もある。
また、電気的測定工程と形状外観検査工程を経ても発見できない不完全半導体装置は良品と判定されるが、その製品信頼性は低いことが知られている。従って、不完全半導体装置を良品判定しないように、極力ウェハ外周部に半導体装置を配置しないという方法や、ウェハ外周部に配置された半導体装置は、マージンをもって強制的に不良判定を行うという方法がとられることが多い。
しかし、このような方法を用いてウェハ最外周エッジから中央部に向かって5〜7mmのマージンをとると、7mm以上の半導体装置無配置領域を設けるか、この7mm以上の領域内にその一部でも含まれる全ての半導体装置に対して強制的に不良判定を行わなければならず、1枚のウェハに製造し得る半導体装置数が大幅に減少してコストの増加につながるという問題がある。
本発明の目的は、前記従来技術に基づく問題点を解消し、コストの増加を招くことなく、ウェハ外周部のダメージに起因する不完全半導体装置であるかどうかを簡単かつ確実に検出することができる半導体装置およびそのスクリーニング方法を提供することにある。
上記目的を達成するために、本発明は、半導体装置の4隅角部において、ボンディングパッドの最外エッジの延長線の交点上を含む所定の範囲に形成された少なくとも1つの電気的特性測定用の半導体素子を備えていることを特徴とする半導体装置を提供するものである。
また、本発明は、上記記載の半導体装置が複数形成された半導体ウェハにおいて、当該半導体ウェハの外周部に形成された半導体装置の各々について、前記半導体素子の電気的特性の測定を行い、この測定結果に基づいて、前記半導体装置の良否を判定することを特徴とするスクリーニング方法を提供する。
本発明によれば、従来の電気的測定工程では電気的特性異常を起こすに至らなかった不完全半導体装置をスクリーニングすることが可能となる。従って、電気的特性測定用の半導体素子の電気的特性の測定を、従来の半導体装置の電気的測定工程の前に追加することによって、不完全半導体装置と判定された半導体装置については、従来の電気的測定工程はもちろん、形状外観検査工程も行う必要がなくなり、時間的、経済的な効率を大幅に改善することができる。
また、不完全半導体装置を簡単かつ確実に判定することができるため、1枚の半導体ウェハに製造し得る半導体装置数を従来よりも大幅に増やすことができ、半導体装置のコストを削減することができる。また、従来の電気的測定工程や形状外観検査工程ではスクリーニングできなかったウェハ外周部の不完全半導体装置の4隅角部における僅かなダメージであっても、これを検出して不良判定を行うことができるため、非常に信頼性の高い半導体装置を提供することができる。
以下に、添付の図面に示す好適実施形態に基づいて、本発明の半導体装置およびそのスクリーニング方法を詳細に説明する。
図1(a)は、本発明の半導体装置が複数形成された半導体ウェハの一実施形態の部分拡大図、(b)は、同図(a)に示す枠Aで囲まれた部分の拡大図である。同図に示す半導体装置10は、その4辺の各々に沿ってボンディングパッドが形成された半導体チップ12の4隅角部において、ボンディングパッド最外エッジの延長線の交点上を含む所定の範囲に形成された電気的特性測定用の半導体素子14を備えている。
既に述べたように、半導体装置10は、略円状の半導体ウェハ上に複数個の半導体チップ12を形成して製造される。各々の半導体チップ12は方形であり、スクライブ16を介してマトリクス状に配置される。また、半導体装置10の製造工程における装置クランプ等のダメージは、半導体ウェハの最外周エッジから中央部に向かって円状に作用する。このため、ウェハ外周部の半導体装置10は、半導体チップ12の4隅角部からダメージを受ける確率が高い。
従って、半導体チップ12の4隅角部に、電気的特性測定用の半導体素子14を設け、その電気的特性を測定すれば、ダメージを受けている不完全半導体装置かどうかを簡単かつ確実に判定することができる。
ここで、半導体チップ12は、図1(a)に示すように、論理回路やメモリ等が配置されるコア部18と、信号の入出力を行うためのボンディングパッド22が配置されるIO部20とに分かれており、IO部20はコア部18を囲むようにして配置されている。なお、コア部18の周辺にIO部20を配置する構造以外のものもあり、本発明は、このような構造のものを除外するものではないが、一般的には、コア部18の周辺にIO部20を配置する構造のものが多数である。
電気的特性測定用の半導体素子14は、図示例では、1つの角部のみを示しているが、実際には半導体チップの4隅角部において、ボンディングパッド最外エッジの延長線の交点上を含む、スクライブ16側の所定の範囲に配置されている。なお、電気的特性測定用の半導体素子14の配置は、スクライブ16側でも、半導体チップ12側でも、その両方に跨っていてもよく、ボンディングパッド最外エッジの延長線の交点上を含む所定の範囲に形成されていればよい。
一般的に、ボンディングパッド最外エッジ(ボンディングパッド22のスクライブ16側の辺)がCAD設計上における半導体装置の最外エッジとして定義される。従って、ボンディングパッド最外エッジの延長線上の交点上を含む所定の範囲に電気的特性測定用の半導体素子14を配置し、その電気的特性を測定すれば、不足なくダメージの検出を行うことができる。なお、電気的特性測定用の半導体素子14をスクライブ16側に配置する場合、不要なスクリーニングを避けるために、素子構成を極力小型化し、最大でも10μm程度とするのが好ましい。
また、半導体チップ12の4隅角部には、電気的特性測定用の半導体素子14に対して電源や入力信号を供給したり、出力信号を測定するための専用パッド24が3個ずつ配置されている。電気的特性測定用の半導体素子14は、半導体チップ12の4隅角部に配置された3個の専用パッド24および/又は後述する未使用IO部のボンディングパッド(図示省略)とメタル配線26を介してそれぞれ接続されている。
ここで、半導体チップ12の4隅角部にはIO部20が配置できないため、半導体識別用のマークや、TEG(テスト用素子群)が配置される場合があるが、本実施形態のように、電気的特性測定用の半導体素子14のための専用パッド24を配置することもできる。また、半導体装置によっては、IO部20の一部が未使用とされるものもある。この場合、本実施形態のように、未使用のIO部に設けられているボンディングパッド22を使用することができる。
このように、半導体チップ12の4隅角部に専用パッド24を配置したり、未使用IO部のボンディングパッドを使用することにより、面積の増大を招くことなく、電源や入力信号を電気的特性測定用の半導体素子14に供給し、出力信号を測定することが可能である。なお、専用パッド24や未使用IO部のボンディングパッドを使用することに限定されず、また、これらのボンディングパッドを使用する場合には、その個数も何ら限定されない。
また、電気的特性測定用の半導体素子14の構成は、例えばCMOSプロセスの場合であれば、そのプロセスの全ての工程を網羅するように、PMOS素子とNMOS素子を組み合わせて構成し、PMOS素子とNMOS素子との間の配線や、専用パッド24および未使用IO部のボンディングパッドとの間の配線も、半導体装置10で使用される全ての配線層を使用して接続するのが好ましい。なお、電気的特性測定用の半導体素子14の構成は何ら限定されず、そのプロセスに応じて適宜決定すればよい。
なお、本発明の半導体装置としては、複数の半導体チップが形成された半導体ウェハ状のもの、個々の半導体チップをスクライブで切断した状態の半導体チップ状のもの、半導体チップをパッケージ封止した状態のものなどが全て含まれる。また、本発明のいう半導体チップは、半導体ウェハから個々のチップに切断されたものはもちろん、上記実施形態のように半導体ウェハ上に形成された状態のものも含む。
次に、本発明のスクリーニング方法を説明する。
まず、図1に示す本発明の半導体装置10が複数形成された半導体ウェハにおいて、半導体ウェハの外周部に形成された半導体装置10の各々について、電気的特性測定用の半導体素子14の電気的特性の測定を行う。電気的特性の測定を行うに際しては、半導体チップ12の4隅角部に配置された専用パッド24や、未使用IO部のボンディングパッドを介して電源や入力信号を供給し、出力信号を測定する。
また、電気的特性測定用の半導体素子14の電気的特性の測定は、例えばその機能測定や遅延測定、電流測定、閾値電圧測定、抵抗測定などを行う。なお、測定する電気的特性は、その測定工程のフロー、使用する機器などに応じて適宜決定すればよい。
電気的特性の測定の結果、所定の特性が得られれば良品と判定し、そうでなければ不良品と判定する。ウェハ外周部の半導体装置10は、半導体チップ12の4隅角部からダメージを受けるので、この4隅角部に配置された電気的特性測定用の半導体素子14が最初にダメージを受ける。従って、電気的特性測定用の半導体素子14が、プロセス工程の少なくとも1工程でダメージを受けていれば、その電気的特性は損なわれ、正常品とは異なる特性を示すため、不良品と判定できる。
本発明によれば、従来の電気的測定工程では電気的特性異常を起こすに至らなかった不完全半導体装置をもスクリーニングすることが可能となる。従って、電気的特性測定用の半導体素子の測定を、従来の半導体装置の電気的測定工程の前に追加することによって、不完全半導体装置と判定された半導体装置については、従来の電気的測定工程はもちろん、形状外観検査工程も行う必要がなくなり、時間的、経済的な効率を大幅に改善することができる。
また、不完全半導体装置を簡単かつ確実に判定することができるため、1枚の半導体ウェハに製造し得る半導体装置数を従来よりも大幅に増やすことができ、半導体装置のコストを削減することができる。また、従来の電気的測定工程や形状外観検査工程ではスクリーニングできなかったウェハ外周部の不完全半導体装置の4隅角部における僅かなダメージであっても、これを検出して不良判定を行うことができるため、非常に信頼性の高い半導体装置を提供することができる。
本発明は、基本的に以上のようなものである。
以上、本発明の半導体装置およびそのスクリーニング方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
(a)は、本発明の半導体装置が複数形成された半導体ウェハの一実施形態の部分拡大図、(b)は、同図(a)に示す枠Aで囲まれた部分の拡大図である。 (a)は、従来の半導体装置が複数形成された半導体ウェハの一例の概略図、(b)は、同図(a)に示す枠Bで囲まれた部分の拡大図である。
符号の説明
10 半導体装置
12、32 半導体チップ
14 電気的特性測定用の半導体素子
16、34 スクライブ
18 コア部
20 IO部
22 ボンディングパッド
24 専用パッド
26 メタル配線
30 半導体ウェハ

Claims (2)

  1. 半導体装置の4隅角部において、ボンディングパッドの最外エッジの延長線の交点上を含む所定の範囲に形成された少なくとも1つの電気的特性測定用の半導体素子を備えていることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置が複数形成された半導体ウェハにおいて、当該半導体ウェハの外周部に形成された半導体装置の各々について、前記半導体素子の電気的特性の測定を行い、この測定結果に基づいて、前記半導体装置の良否を判定することを特徴とするスクリーニング方法。
JP2004005691A 2004-01-13 2004-01-13 半導体装置およびそのスクリーニング方法 Withdrawn JP2005203435A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004005691A JP2005203435A (ja) 2004-01-13 2004-01-13 半導体装置およびそのスクリーニング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004005691A JP2005203435A (ja) 2004-01-13 2004-01-13 半導体装置およびそのスクリーニング方法

Publications (1)

Publication Number Publication Date
JP2005203435A true JP2005203435A (ja) 2005-07-28

Family

ID=34819923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004005691A Withdrawn JP2005203435A (ja) 2004-01-13 2004-01-13 半導体装置およびそのスクリーニング方法

Country Status (1)

Country Link
JP (1) JP2005203435A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016046872A1 (ja) * 2014-09-22 2016-03-31 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016046872A1 (ja) * 2014-09-22 2016-03-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2016046872A1 (ja) * 2014-09-22 2017-04-27 三菱電機株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
US7649200B1 (en) System and method of detecting IC die cracks
JP2008021848A (ja) ウェハおよび半導体装置のテスト方法
WO2006025140A1 (ja) 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置
JP4717523B2 (ja) 半導体装置及びその製造方法
US9502378B1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
JP2005019995A (ja) 欠陥サイズを検出することができる半導体素子のテスト構造及びこれを用いたテスト方法
JP2011139040A (ja) 半導体装置、そのプローブテスト方法及びその製造方法
CN116338413B (zh) 晶上系统的测试方法及测试装置
US6992499B2 (en) Test method and test apparatus for semiconductor device
JP3624717B2 (ja) マルチチップモジュール及びその試験方法
JP5174505B2 (ja) 不具合検出機能を備えた半導体装置
JP2005203435A (ja) 半導体装置およびそのスクリーニング方法
JP2008028274A (ja) 半導体装置の製造方法
JP2006005163A (ja) 半導体装置及びその実装検査方法
JP5370250B2 (ja) 半導体装置の製造方法
US6184569B1 (en) Semiconductor chip inspection structures
JPH06216207A (ja) ウエーハの検査方法
KR20130016765A (ko) 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법
TWI841243B (zh) 測試元件組
JP4744884B2 (ja) ウエハ検査装置及びウエハ検査方法
JP2008135623A (ja) 配線基板及びその製造方法
JP2003309050A (ja) 半導体装置の製造方法
JP4544236B2 (ja) Tabテープ
JP2008232769A (ja) 電子機器及びそれに用いる接続良否判定方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070403