TWI841243B - 測試元件組 - Google Patents
測試元件組 Download PDFInfo
- Publication number
- TWI841243B TWI841243B TW112105406A TW112105406A TWI841243B TW I841243 B TWI841243 B TW I841243B TW 112105406 A TW112105406 A TW 112105406A TW 112105406 A TW112105406 A TW 112105406A TW I841243 B TWI841243 B TW I841243B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- conductive
- layers
- layer
- circuit
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 237
- 238000000926 separation method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 241000270295 Serpentes Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一種測試元件組,包含測試電路、接觸層及傳導層。測試電路形成於晶圓的非晶片電路區域。接觸層耦接於測試電路。傳導層耦接於接觸層,且用以接收測試訊號。傳導層用以透過接觸層將測試訊號輸入至測試電路。測試電路、接觸層及傳導層係沿著晶圓的垂直方向設置。
Description
本揭示內容係關於測試晶圓特性的技術,特別是一種測試元件組。
在半導體產業中,確認晶圓品質是一個必要環節。因為晶圓的部份區域可能存在有結構缺陷,無法正常運行,因此必須透過測試程序,透過檢測晶圓各部位的電性特徵,以確認晶圓品質。
本揭示內容係關於一種測試元件組,包含測試電路、接觸層及傳導層。測試電路形成於晶圓的非晶片電路區域。接觸層耦接於測試電路。傳導層耦接於接觸層,且用以接收測試訊號。傳導層用以透過接觸層將測試訊號輸入至測試電路。測試電路、接觸層及傳導層係沿著晶圓的垂直方向設置。
本揭示內容還關於一種測試元件組,包含測試電路、多個接觸層及多個傳導層。測試電路形成於晶圓的非晶片電路區域,且包含多個測試子電路。該些接觸層的其中一者耦接於該些測試子電路的其中一者。該些傳導層的其中一者耦接於接觸層的其中一者,該些傳導層的其中一者用以透過接觸層的其中一者將測試訊號輸入至該些測試子電路的其中一者。該些測試子電路、該些接觸層及該些傳導層係沿著晶圓的垂直方向設置。該些接觸層之間彼此互不耦接,且該些傳導層之間彼此亦互不耦接。
透過此一「垂直式結構」,接觸層及傳導層將直接對應於下方的測試電路,以能偵測測試電路的局部電性特徵。
以下將以圖式揭露本發明之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
於本文中,當一元件被稱為「連接」或「耦接」時,可指「電性連接」或「電性耦接」。「連接」或「耦接」亦可用以表示二或多個元件間相互搭配操作或互動。此外,雖然本文中使用「第一」、「第二」、…等用語描述不同元件,該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明,否則該用語並非特別指稱或暗示次序或順位,亦非用以限定本發明。
第1圖所示為根據本揭示內容之部份實施例的晶圓(wafer)檢測示意圖。晶圓100上設置有多個以積體電路(integrated circuit)所形成的電路元件110。這些電路元件110所在之區域為「晶片電路區域」。晶片電路區域之間則被多條切割道所區分。利用機具沿著切割道切割(saw)晶圓100,即可分離電路元件110,以作為晶片。晶圓100上對應於切割道的區域(即,多個電路元件110之間的空隙區域)並非作為晶片使用,故在此稱為「非晶片電路區域SA(separation region、scribe line area)」。
測試元件組T(test element group,TEG)設置於切割道中,用以測試晶圓100結構是否完整。在一實施例中,測試元件組T與電路元件110係以相同製程(same process)一併形成於晶圓100上,因此測試元件組T的電氣特性(electric properties)將與鄰近之電路元件110相同。換言之,透過對測試元件組T進行檢測,即可確認測試元件組T的鄰近區域中的電路元件110是否正常。
每個測試元件組T中包含多個測試元件,測試元件可為一種測試電路,包含N型或P型電晶體形成的邏輯閘、電容及/或電阻。測試元件組T中測試電路的結構可依據於晶片的設計需求而改變,其結構與運作方式如美國公告第US6177733號、第US5949090號及第US5654582號專利所示,但本揭示內容並不以該些專利之技術為限。
第2A及2B圖所示為根據本揭示內容之部份實施例的測試元件組200示意圖。第2B圖為測試元件組200沿著剖面線A-A’的結構示意圖。在該實施例中,測試元件組200包含測試電路210、接觸層220、傳導層230及多個佈線層240。測試電路210係形成於晶圓上,且包含測試子電路210A及210B,由於本領域人士能理解於晶圓上形成電路元件的製程與方式,故在此不另贅述。
接觸層220及傳導層230分別耦接測試子電路210A及210B,且彼此之間互不直接接觸。接觸層220與佈線層240相連接。傳導層230及佈線層240皆連接至晶圓上的焊墊(pad,圖中未示)。在進行測試程序時,測試機台的探針會接觸焊墊,以輸入測試訊號。測試訊號將依序焊墊及傳導層230/佈線層240,被輸入至對應的測試子電路210A/210B。傳導層230/佈線層240會將測試子電路210A/210B產生的回應訊號傳回測試機台,以使機台可根據回應訊號,判斷測試子電路210A/210B是否正常。
第2A及2B圖所示的實施例中,係透過傳導層230/佈線層240分別測量晶圓中不同部位的測試子電路210A/210B,但由於接觸層220及佈線層240係從傳導層230的側邊延伸設置,因此會佔用過多空間。
第3圖所示為根據本揭示內容之部份實施例的測試元件組300的示意圖。測試元件組300包含測試電路310、接觸層320及傳導層330。測試電路310形成於晶圓的非晶片電路區域中(如第1圖所示)。接觸層320耦接於測試電路310,且屬於導電材質(如:金屬)。在一些實施例中,接觸層320係形成於測試電路310的頂面,且其位置對應於測試電路310中的測試端(如:電晶體的接點或邏輯閘的輸入端)。
傳導層330屬於導電材質(如:金屬),且耦接於接觸層320。傳導層330用以接收測試機台之探針傳來的測試訊號。傳導層330可透過接觸層320將測試訊號輸入至測試電路310,且透過接觸層320接收測試電路310根據測試訊號所產生的回應訊號,以使測試機台可根據回應訊號,確認測試電路310是否正常。在一實施例中,傳導層330之截面積(分佈面積)大於接觸層320的截面積(分佈面積)。
如第3圖所示,測試電路310、接觸層320及傳導層330係沿著晶圓的垂直方向D31設置。亦即,接觸層320係垂直地設置於測試電路310及傳導層330之間。透過此一「垂直式結構」,接觸層320及傳導層330將可直接對應於下方的測試電路310,以偵測測試電路310的局部電性特徵。換言之,第3圖所示的測試電路310,可為「完整測試元件組(TEG)中的局部電路」。
第4圖所示為根據本揭示內容之一些實施例的測試元件組400的示意圖。測試元件組400包含測試電路410、多個接觸層420A/420B及多個傳導層430A/430B。測試電路410形成於晶圓的非晶片電路區域中,且包含多個測試子電路410A/410B。在一實施例中,每個測試子電路410A/410B間係互相獨立,亦即,不同的測試子電路410A/410B之間不會有訊號的傳輸連接,因此需要以不同測試訊號分別進行檢測,以確認各自的電性特徵。
在一實施例中,每個接觸層420A/420B會耦接於對應的一個測試子電路410A/410B,且其位置分別對應於測試子電路410A/410B的測試端(如:電晶體的接點或邏輯閘的輸入端)。每個傳導層430A/430B也耦接於對應的一個接觸層420A/420B。傳導層430A/430B分別接收測試機台傳來的測試訊號,並透過對應的接觸層420A/420B,將測試訊號輸入至對應的測試子電路410A/410B,以分別測試各個測試子電路410A/410B的電性特徵是否正常。在一實施例中,傳導層430A/430B之截面積(分佈面積)大於接觸層420A/420B的截面積(分佈面積)。
每個測試子電路410A/410及對應之接觸層420A/420B與對應之傳導層430A/430B沿著晶圓的垂直方向D41設置。不同的接觸層420A/420B之間互不接觸(互不耦接),不同的傳導層430A/430B之間亦互不接觸(互不耦接)。據此,測試元件組400中不同區域(測試子電路410A/410B)的電性特徵將可分別被測試,以更精確地判斷晶圓結構的品質。
在第4圖所示的實施例中,接觸層420A/420B具有相同的垂直長度。在其他實施例中,接觸層420A/420B在垂直方向D41上的垂直長度可互不相同,且測試子電路410A/410B之頂面的垂直位置亦可不同。換言之,接觸層420A/420B可用以偵測測試電路410中不同深度的特定區域。
第5圖所示為根據本揭示內容之一些實施例的測試元件組500的示意圖。在該實施例中,測試元件組500被劃分為多個區域,測試電路510包含複數個測試子電路510A~510D、複數個接觸層520A~520D及複數個傳導層530A~530D。每個區域中的測試子電路510A~540D的分佈區域係對應於同一區域中的傳導層530A~530D(如:測試子電路與對應之傳導層的輪廓及截面積大致上相同,或者可相匹配)。由於測試元件組500的剖面結構可與前述第3圖或第4圖的結構相同,故在此即不再複述。
如第5圖所示,接觸層520A~520D的截面積(分佈面積)小於傳導層530A~530D的截面積(分佈面積),且其位置分別對應於測試子電路510A~510D中的測試點(如:電晶體的接點,或邏輯閘的輸入/輸出端),用以輸入測試訊號。傳導層可對應於一個或多個接觸層,如第5圖所示,傳導層530B可對應於多個接觸層520B。
在一些實施例中,測試元件組500還包含多個佈線層540A~540D。每個佈線層540A~540D係連接於對應的一個傳導層530A~530D,且沿著晶圓的水平面方向設置,以耦接至晶圓上之焊墊(圖中未示)。在一實施例中,每個佈線層540A~540D在水平面方向上的延伸方向互不相同(如第5圖所示,分別朝上、下、左、右四個方向延伸),以耦接於不同的焊墊。
前述實施例中,測試元件組的分佈面積皆以矩形呈現,但在其他實施例中,測試元件組的構型或分佈面積可根據檢測的特定區域相應調整。舉例而言,測試元件組中的傳導層可分為多個傳導部,且多個傳導部之間具有夾角(如:直角),以對應於測試電路中欲測試的特定區域。
第6A~6E圖所示為根據本揭示內容之一些實施例的測試元件組的示意圖。測試元件組610~650測試元件組610~650的剖面結構如前述第3及4圖之實施例所示,故在此即不複述。
請參閱第6A圖,測試元件組610包含傳導層611、接觸層(圖中未示)、測試電路612及佈線層613,傳導層611、接觸層及測試電路612係沿著晶圓的垂直方向設置,佈線層613耦接於傳導層611,且沿著晶圓的水平面方向設置,以耦接至焊墊並接收測試訊號。
測試電路612的一部分電路為測試子電路614,測試子電路614中的至少一測試端耦接於接觸層。在該實施例中,傳導層611的分佈形狀為蛇形(snake),包含第一傳導部612A及第二傳導部612B。第一傳導部612A及第二傳導部612B沿著晶圓的水平面方向設置,且第一傳導部612A及第二傳導部612B間的角度實質上為直角,以形成彎折構型。在一些實施例中,傳導層611具有多個前述之彎折構型,以形成蛇形的分佈區域。
請參閱第6B圖,測試元件組620包含傳導層621、接觸層(圖中未示)、測試電路622及佈線層623,傳導層621、接觸層及測試電路622係沿著晶圓的垂直方向設置,佈線層623耦接於傳導層621,且沿著晶圓的水平面方向設置,以耦接至焊墊並接收測試訊號。
測試電路622的一部分電路為測試子電路624,測試子電路624中的至少一測試端耦接於接觸層。在該實施例中,傳導層621的分佈形狀為十字形(cross),包含第一傳導部622A及第二傳導部622B。第一傳導部622A及第二傳導部622B沿著晶圓的垂直方向設置,且第一傳導部622A的中心點與第二傳導部622B的中心點相互重合。
請參閱第6C圖,測試元件組630包含傳導層631、接觸層(圖中未示)、測試電路632及佈線層633,傳導層631、接觸層及測試電路632係沿著晶圓的垂直方向設置,佈線層633耦接於傳導層631,且沿著晶圓的水平面方向設置,以耦接至焊墊並接收測試訊號。
測試電路632的一部分電路為測試子電路634,測試子電路634中的至少一測試端耦接於接觸層。在該實施例中,傳導層631的分佈形狀為萬字符形(swastika),包含第一傳導部632A及第二傳導部632B。與第6B圖相似,第一傳導部632A的中心點與第二傳導部632B的中心點相互重合。此外,第一傳導部632A及第二傳導部632B還延伸形成有一或多個第三傳導部632C。
請參閱第6D圖,測試元件組640包含傳導層641、接觸層(圖中未示)、測試電路642及佈線層643,傳導層641、接觸層及測試電路642係沿著晶圓的垂直方向設置,佈線層643耦接於傳導層641,且沿著晶圓的水平面方向設置,以耦接至焊墊並接收測試訊號。
測試電路642的一部分電路為測試子電路644,測試子電路644中的至少一測試端耦接於接觸層。在該實施例中,傳導層641的分佈形狀為叉形(fork),包含第一傳導部642A及第二傳導部642B。第一傳導部642A的一端耦接於佈線層643,第一傳導部642A的另一端則耦接於第二傳導部642B之中心點。
在一實施例中,傳導層641還包含一或多個第三傳導部642C,第三傳導部642C耦接於第二傳導部642B,且其延伸方向與第一傳導部642A相同。亦即,第三傳導部642C與第一傳導部642A實質上相平行。
請參閱第6E圖,測試元件組650包含傳導層651、接觸層(圖中未示)、測試電路652及佈線層653,傳導層651、接觸層及測試電路652係沿著晶圓的垂直方向設置,佈線層653耦接於傳導層651,且沿著晶圓的水平面方向設置,以耦接至焊墊並接收測試訊號。
測試電路652的一部分電路為測試子電路654,測試子電路654中的至少一測試端耦接於接觸層。在該實施例中,傳導層651的分佈形狀為平行線形(parallel line),包含第一傳導部652A及多個第二傳導部652B。第一傳導部652A及第二傳導部652B沿著晶圓的垂直方向設置,且第一傳導部652A的中心點與第二傳導部652B的中心點相互重合。
第6A~6E圖所之實施例中,測試元件組610~650係僅具有一個傳導層,用以傳輸測試訊號至對應之測試子電路。在其他實施例中,測試元件組610~650亦可如第3圖或第4圖所示的實施例般區分為多個區域。亦即,每個測試元件組可包含多個互不接觸的傳導層,以分別檢測測試電路中的不同測試子電路。
前述各實施例中的各項元件、方法步驟或技術特徵,係可相互結合,而不以本揭示內容中的文字描述順序或圖式呈現順序為限。
雖然本揭示內容已以實施方式揭露如上,然其並非用以限定本揭示內容,任何熟習此技藝者,在不脫離本揭示內容之精神和範圍內,當可作各種更動與潤飾,因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
100:晶圓
110:電路元件
SA:非晶片電路區域
T:測試元件組
A-A’:剖面線
200:測試元件組
210:測試電路
210A:測試子電路
210B:測試子電路
220:接觸層
230:傳導層
240:佈線層
300:測試元件組
310:測試電路
320:接觸層
330:傳導層
D31:垂直方向
400:測試元件組
410:測試電路
410A:測試子電路
410B:測試子電路
420A:接觸層
420B:接觸層
430A:傳導層
430B:傳導層
D41:垂直方向
500:測試元件組
510:測試電路
510A-510D:測試子電路
520A-520D:接觸層
530A-530D:傳導層
540A-540D:佈線層
610-650:測試元件組
611:測試電路
612:傳導層
612A:第一傳導部
612B:第二傳導部
613:佈線層
614:測試子電路
621:傳導層
622:測試電路
622A:第一傳導部
622B:第二傳導部
623:佈線層
624:測試子電路
631:傳導層
632:測試電路
632A:第一傳導部
632B:第二傳導部
632C:第三傳導部
633:佈線層
634:測試子電路
641:傳導層
642:測試電路
642A:第一傳導部
642B:第二傳導部
642C:第三傳導部
643:佈線層
644:測試子電路
651:測試電路
652:傳導層
652A:第一傳導部
652B:第二傳導部
653:佈線層
654:測試子電路
第1圖為根據本揭示內容之部份實施例中的晶圓測試示意圖。
第2A圖為根據本揭示內容之部份實施例之測試元件組的示意圖。
第2B圖為根據本揭示內容之部份實施例之測試元件組的示意圖。
第3圖為根據本揭示內容之部份實施例之測試元件組的示意圖。
第4圖為根據本揭示內容之部份實施例之測試元件組的示意圖。
第5圖為根據本揭示內容之部份實施例之測試元件組的示意圖。
第6A~6E圖為根據本揭示內容之部份實施例之測試元件組的示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
500:測試元件組
510:測試電路
510A-510D:測試子電路
520A-520D:接觸層
530A-530D:傳導層
540A-540D:佈線層
Claims (18)
- 一種測試元件組,包含:一測試電路,形成於一晶圓的一非晶片電路區域;一接觸層,耦接於該測試電路;以及一傳導層,耦接於該接觸層,且用以接收一測試訊號,其中該傳導層用以透過該接觸層將該測試訊號輸入至該測試電路;其中該測試電路、該接觸層及該傳導層係沿著該晶圓的一垂直方向設置;其中該傳導層包含一第一傳導部及至少一第二傳導部,該第一傳導部及該至少一第二傳導部係沿著該晶圓的一水平面方向設置,且該第一傳導部及該至少一第二傳導部間的角度實質上為直角;其中該測試電路的一分佈區域對應於該第一傳導部及該至少一第二傳導部的面積。
- 如請求項1所述之測試元件組,其中該第一傳導部之一中心點及該至少一第二傳導部之一中心點係相互重合。
- 如請求項1所述之測試元件組,其中該至少一第二傳導部的數量為複數個。
- 如請求項1所述之測試元件組,其中該傳導 層還包含複數個第三傳導部,該些第三傳導部與該至少一第二傳導部相耦接,且與該第一傳導部實質上相平行。
- 如請求項1所述之測試元件組,其中該接觸層之截面積小於該傳導層的截面積。
- 如請求項1所述之測試元件組,還包含:一佈線層,耦接於該傳導層,且沿著該晶圓的一水平面方向設置,以自一焊墊接收該測試訊號。
- 一種測試元件組,包含:一測試電路,形成於一晶圓的一非晶片電路區域,且包含複數個測試子電路;複數個接觸層,其中該些接觸層的其中一者係耦接於該些測試子電路的其中一者;以及複數個傳導層,其中該些傳導層的其中一者耦接於該些接觸層的該其中一者,該些傳導層的該其中一者用以透過該些接觸層的該其中一者將一測試訊號輸入至該些測試子電路的該其中一者;其中該些測試子電路、該些接觸層及該些傳導層係沿著該晶圓的一垂直方向設置;其中該些接觸層之間彼此互不耦接,且該些傳導層之間彼此亦互不耦接。
- 如請求項7所述之測試元件組,其中該些接觸層之截面積小於該些傳導層之截面積。
- 如請求項7所述之測試元件組,其中該些測試子電路之間互相獨立。
- 如請求項7所述之測試元件組,其中該些接觸層沿著該晶圓的該垂直方向設置的複數個垂直長度互不相同。
- 如請求項7所述之測試元件組,其中該些傳導層中的該其中一者耦接於該些接觸層中的複數個。
- 如請求項7所述之測試元件組,還包含:複數個佈線層,係沿著該晶圓的一水平面方向設置,其中該些佈線層的其中一者係耦接於該些傳導層的任一者,且用以自一焊墊接收該測試訊號。
- 如請求項12所述之測試元件組,其中該些佈線層於該水平面方向上的複數個延伸方向互不相同。
- 如請求項7所述之測試元件組,其中該些傳導層的該其中一者包含一第一傳導部及至少一第二傳導部,該第一傳導部及該至少一第二傳導部係沿著該晶圓的一水 平面方向設置。
- 如請求項14所述之測試元件組,其中該第一傳導部之一中心點及該至少一第二傳導部之一中心點係相互重合。
- 如請求項14所述之測試元件組,其中該至少一第二傳導部的數量為複數個。
- 如請求項14所述之測試元件組,其中該些傳導層的該其中一者還包含複數個第三傳導部,該些第三傳導部與該至少一第二傳導部相耦接,且與該第一傳導部實質上相平行。
- 如請求項14所述之測試元件組,其中該些測試子電路的任一者的一分佈區域係對應於該些傳導層的對應一者。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112105406A TWI841243B (zh) | 2023-02-15 | 2023-02-15 | 測試元件組 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112105406A TWI841243B (zh) | 2023-02-15 | 2023-02-15 | 測試元件組 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI841243B true TWI841243B (zh) | 2024-05-01 |
Family
ID=92076929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112105406A TWI841243B (zh) | 2023-02-15 | 2023-02-15 | 測試元件組 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI841243B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060131578A1 (en) * | 2003-12-25 | 2006-06-22 | Rohm Co., Ltd. | Structure of semiconductor substrate including test element group wiring |
US20080164468A1 (en) * | 2007-01-04 | 2008-07-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reinforced semiconductor structures |
US20130130415A1 (en) * | 2011-11-18 | 2013-05-23 | Samsung Electronics Co., Ltd. | Methods of testing integrated circuit devices using fuse elements |
US20170207137A1 (en) * | 2016-01-18 | 2017-07-20 | Samsung Electronics Co., Ltd. | Test structure and method of manufacturing structure including the same |
TW202008485A (zh) * | 2018-07-31 | 2020-02-16 | 台灣積體電路製造股份有限公司 | 晶圓級測試方法及其測試結構 |
-
2023
- 2023-02-15 TW TW112105406A patent/TWI841243B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060131578A1 (en) * | 2003-12-25 | 2006-06-22 | Rohm Co., Ltd. | Structure of semiconductor substrate including test element group wiring |
US20080164468A1 (en) * | 2007-01-04 | 2008-07-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reinforced semiconductor structures |
US20130130415A1 (en) * | 2011-11-18 | 2013-05-23 | Samsung Electronics Co., Ltd. | Methods of testing integrated circuit devices using fuse elements |
US20170207137A1 (en) * | 2016-01-18 | 2017-07-20 | Samsung Electronics Co., Ltd. | Test structure and method of manufacturing structure including the same |
TW202008485A (zh) * | 2018-07-31 | 2020-02-16 | 台灣積體電路製造股份有限公司 | 晶圓級測試方法及其測試結構 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7612573B2 (en) | Probe sensing pads and methods of detecting positions of probe needles relative to probe sensing pads | |
CN102738123A (zh) | 集成电路及集成电路系统及其制造方法 | |
JP5696624B2 (ja) | 半導体試験治具 | |
JP4717523B2 (ja) | 半導体装置及びその製造方法 | |
JP4519571B2 (ja) | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 | |
US8994397B2 (en) | Thermal pad shorts test for wire bonded strip testing | |
JP2017142252A (ja) | 破損検出を備えた半導体チップ | |
CN113889420A (zh) | 半导体元件结构及接合二基板的方法 | |
JP2006210631A (ja) | 半導体装置 | |
JP4489106B2 (ja) | 不良解析装置 | |
KR100962678B1 (ko) | 듀얼 미러 칩을 포함하는 웨이퍼 및 상기 칩을 포함하는 멀티칩 패키지 | |
US8717059B2 (en) | Die having wire bond alignment sensing structures | |
TWI841243B (zh) | 測試元件組 | |
KR100630756B1 (ko) | 개선된 패드 구조를 갖는 반도체 장치 | |
JP2008028274A (ja) | 半導体装置の製造方法 | |
KR101123802B1 (ko) | 반도체 칩 | |
JP2010281625A (ja) | 半導体チップの検査方法 | |
JP2009239027A (ja) | 不具合検出機能を備えた半導体装置 | |
JP2010098046A (ja) | プローブカードおよび半導体装置の製造方法 | |
JP4728628B2 (ja) | 半導体装置 | |
KR100766171B1 (ko) | 웨이퍼 레벨 반도체 패키지 및 그 제조 방법 | |
US7714429B2 (en) | Wafer structure with a plurality of functional macro chips for chip-on-chip configuration | |
JP2007194530A (ja) | 耐性評価可能装置 | |
US6184569B1 (en) | Semiconductor chip inspection structures | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ |