JP2009239027A - 不具合検出機能を備えた半導体装置 - Google Patents
不具合検出機能を備えた半導体装置 Download PDFInfo
- Publication number
- JP2009239027A JP2009239027A JP2008083369A JP2008083369A JP2009239027A JP 2009239027 A JP2009239027 A JP 2009239027A JP 2008083369 A JP2008083369 A JP 2008083369A JP 2008083369 A JP2008083369 A JP 2008083369A JP 2009239027 A JP2009239027 A JP 2009239027A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- inspection
- semiconductor device
- semiconductor chip
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】半導体チップ2の外周に沿って層間絶縁膜の剥離を検出するための信号を伝送する検査配線3が形成されている。検査配線3に検出信号を供給するための検出回路4と、検査配線3を流れた検出信号を出力するための出力端子5と、半導体チップ2に設けられた内部回路6と、内部回路6からの出力信号と、検査配線3を流れた検出信号とのいずれか一方を選択して出力端子5に供給する出力切替回路7を備える。検査配線3は適当な間隔毎に切断され、層間配線10を通して最上層配線8に載せ替えて接続されている。以上の構成により、測定端子数を増やすことなく層間絶縁膜の剥離を容易に検出することが可能となり、さらに層間絶縁膜の接着を補強することができる。
【選択図】図2
Description
図1は、実施の形態1に係る半導体装置1の構成を示す平面図である。半導体装置1は、半導体チップ2を備えている。半導体チップ2の外周に沿って層間絶縁膜の剥離を検出するための信号を伝送する検査配線3が形成されている。検査配線3の一端には、検出信号を検査配線3に供給するための検出回路4が設けられている。検出回路4が検査配線3に供給する検出信号は、接地電位と電源電位とを有しているパルス信号である。検査配線3の形成には、金属、多結晶シリコン、拡散層などの任意の材料を用いることができる。
図7は、実施の形態2に係る半導体装置1aの構成を示す平面図である。前述した構成要素と同一の構成要素には同一の参照符号を付し、その詳細な説明は省略する。半導体装置1aは、半導体チップ2aを備えている。本実施形態では実施の形態1と異なり、半導体チップ2aの外周に沿って層間絶縁膜の剥離を検出するための信号を伝送する検査配線3a・3bが2系統形成されている。検査配線3a・3bの一端には、検出信号を検査配線3a・3bに供給するための検出回路が設けられている。検出回路が検査配線3a・3bに供給する検出信号は、接地電位と電源電位とを有しているパルス信号である。検査配線3a・3bの形成には、金属、多結晶シリコン、拡散層などの任意の材料を用いることができる。ただし、剥離した層間絶縁膜の特定をするためには、検査配線3a・3bを金属で形成する場合は図3(b)に示される検査配線3のように、最上層配線層に検査配線3a・3bを形成することができない。検査配線3a・3bを最上層配線層に形成した場合、最下層の層間絶縁膜16aが剥離した場合でも、剥離の影響で剥離した面より上に形成された配線は断線している可能性があり、例え層間配線及び第2の配線が層間絶縁膜16aより上にある場合でも、検査配線3a・3bからはともに断線と判定されてしまうためである。
2、2a 半導体チップ
3 検査配線
3a、3b 検査配線(表面配線層)
4 検出回路
5 出力端子
6 内部回路
7 出力切替回路
8 最上層配線(第2の配線、配線層)
9 不良発生部(断線)
10、10a、10b 層間配線
11、13 第1層配線(配線層)
12 第2層配線(配線層)
14 内周側配線
15 半導体基板
16a 層間絶縁膜
16b 層間絶縁膜
17 基板上配線
18 最上層絶縁膜
Claims (11)
- 半導体基板と、前記半導体基板の上に少なくとも1層以上の層間絶縁膜を有する半導体チップを備えた半導体装置であって、
前記半導体チップは、前記層間絶縁膜の一方の主面側に前記半導体チップの外周に沿って形成され任意の配線長毎に複数箇所切断された検査配線と、
前記少なくとも1つの層間絶縁膜を貫いて、前記検査配線の切断箇所にそれぞれ接続された少なくとも2つの層間配線と、
前記層間絶縁膜の他方の主面側に形成されて前記層間配線の一方と他方とを接続する第2の配線とをさらに有することを特徴とする半導体装置。 - 前記半導体チップが2層以上の配線層を有する多層配線構造であり、前記検査配線は、前記複数の配線層のうちの最下層の配線層または最上層の配線層に配置され、前記第2の配線は、最上層の配線層または最下層の配線層に配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記検査配線は、最下層の配線層に配置されており、前記第2の配線は、最上層の配線層に配置されていることを特徴とする請求項2に記載の半導体装置。
- 前記検査配線は、最上層の配線層に配置されており、前記第2の配線は、最下層の配線層に配置されていることを特徴とする請求項2に記載の半導体装置。
- 前記半導体チップが3層以上の配線層を有する多層配線構造であり、複数系統の前記検査配線を有し、それぞれの系統の前記検査配線に対応する前記第2の配線は、前記検査配線の系統ごとに異なる配線層に形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップが、半導体基板表面に形成された表面配線層と、2層の配線層とを有する2層配線構造であり、複数系統の前記検査配線を有し、それぞれの系統の前記検査配線に対応する前記第2の配線は、前記検査配線の系統ごとに異なる配線層に形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体装置は、前記層間配線または前記検査配線の断線を検出するための検出信号を前記検査配線に供給するための検出回路と、前記検査配線を流れた前記検出信号を出力するための出力端子とを備え、
前記検出回路と前記出力端子とは前記検査配線を介して接続されていることを特徴とする請求項1から6のいずれか一項に記載の半導体装置。 - 前記半導体装置は、前記半導体チップに設けられた内部回路からの出力信号と、前記検査配線を流れた前記検出信号とのいずれか一方を選択して前記出力端子に供給する出力切替回路を備え、
前記検出回路と前記出力切替回路とは前記検査配線を介して接続されていることを特徴とする請求項7に記載の半導体装置。 - 前記半導体装置に設けられた前記内部回路は、プルアップ抵抗、プルダウン抵抗、オントランジスタ及びオフトランジスタのうち少なくとも1つを備えていることを特徴とする請求項8に記載の半導体装置。
- 前記半導体装置は、前記検査配線の内周側に沿って配置され接地電位または電源電位を有する内周側配線を備えていることを特徴とする請求項7から9のいずれか一項に記載の半導体装置。
- 請求項7から10のいずれか一項に記載の半導体装置に対する試験方法であって、
前記検出回路が前記検査配線に供給する前記検出信号は、前記半導体チップの接地電位と電源電位とからなるパルス信号であることを特徴とする半導体装置の試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008083369A JP5174505B2 (ja) | 2008-03-27 | 2008-03-27 | 不具合検出機能を備えた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008083369A JP5174505B2 (ja) | 2008-03-27 | 2008-03-27 | 不具合検出機能を備えた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009239027A true JP2009239027A (ja) | 2009-10-15 |
JP5174505B2 JP5174505B2 (ja) | 2013-04-03 |
Family
ID=41252623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008083369A Expired - Fee Related JP5174505B2 (ja) | 2008-03-27 | 2008-03-27 | 不具合検出機能を備えた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5174505B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629602A (zh) * | 2011-02-08 | 2012-08-08 | 索尼公司 | 半导体器件 |
KR20190091637A (ko) * | 2018-01-29 | 2019-08-07 | 삼성전자주식회사 | 반도체 장치 |
WO2023079814A1 (ja) * | 2021-11-08 | 2023-05-11 | ローム株式会社 | 半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210029396A (ko) | 2019-09-06 | 2021-03-16 | 삼성전자주식회사 | 크랙 검출 구조물을 포함하는 반도체 장치 및 비휘발성 메모리 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005662A (ja) * | 2005-06-27 | 2007-01-11 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007305763A (ja) * | 2006-05-11 | 2007-11-22 | Nec Electronics Corp | 半導体装置 |
JP2008034798A (ja) * | 2006-07-07 | 2008-02-14 | Sharp Corp | 不具合検出機能を備えた半導体装置 |
-
2008
- 2008-03-27 JP JP2008083369A patent/JP5174505B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005662A (ja) * | 2005-06-27 | 2007-01-11 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007305763A (ja) * | 2006-05-11 | 2007-11-22 | Nec Electronics Corp | 半導体装置 |
JP2008034798A (ja) * | 2006-07-07 | 2008-02-14 | Sharp Corp | 不具合検出機能を備えた半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102629602A (zh) * | 2011-02-08 | 2012-08-08 | 索尼公司 | 半导体器件 |
JP2012164838A (ja) * | 2011-02-08 | 2012-08-30 | Sony Corp | 半導体装置 |
KR20190091637A (ko) * | 2018-01-29 | 2019-08-07 | 삼성전자주식회사 | 반도체 장치 |
KR102475495B1 (ko) * | 2018-01-29 | 2022-12-07 | 삼성전자주식회사 | 반도체 장치 |
WO2023079814A1 (ja) * | 2021-11-08 | 2023-05-11 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5174505B2 (ja) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4370343B2 (ja) | 不具合検出機能を備えた半導体装置 | |
JP6444914B2 (ja) | 半導体装置 | |
US8159254B2 (en) | Crack sensors for semiconductor devices | |
US7098676B2 (en) | Multi-functional structure for enhanced chip manufacturibility and reliability for low k dielectrics semiconductors and a crackstop integrity screen and monitor | |
US8829918B2 (en) | Die connection monitoring system and method | |
US10629504B2 (en) | Die edge crack and delamination detection | |
US10613136B2 (en) | Apparatus comprising a semiconductor arrangement | |
US20090321734A1 (en) | Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss | |
US6366209B2 (en) | Method and apparatus for early detection of reliability degradation of electronic devices | |
JP4949733B2 (ja) | 半導体装置 | |
JP2009054862A (ja) | 半導体装置 | |
JP5174505B2 (ja) | 不具合検出機能を備えた半導体装置 | |
JP2005228854A (ja) | 半導体チップおよび半導体チップのテスト方法 | |
US8253420B2 (en) | Integrated electrical circuit and test to determine the integrity of a silicon die | |
US20110101347A1 (en) | Interconnect Sensor for Detecting Delamination | |
JP2010281625A (ja) | 半導体チップの検査方法 | |
JP2007036252A (ja) | 改善されたパッド構造を有する半導体装置及び半導体装置のパッド形成方法 | |
JP2008028274A (ja) | 半導体装置の製造方法 | |
JPH11260878A (ja) | 半導体装置とその不良予測機構 | |
CN203038917U (zh) | 芯片侦测单元 | |
TWI841243B (zh) | 測試元件組 | |
JP2005064218A (ja) | 半導体装置 | |
JP2985525B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
CN117637698A (zh) | 检测封装芯片性能的结构及方法 | |
JP5604992B2 (ja) | 半導体ウェハ、および半導体装置、および当該半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5174505 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |