JP2007005662A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007005662A
JP2007005662A JP2005185826A JP2005185826A JP2007005662A JP 2007005662 A JP2007005662 A JP 2007005662A JP 2005185826 A JP2005185826 A JP 2005185826A JP 2005185826 A JP2005185826 A JP 2005185826A JP 2007005662 A JP2007005662 A JP 2007005662A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
wiring
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005185826A
Other languages
English (en)
Inventor
Yukitoshi Ota
行俊 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005185826A priority Critical patent/JP2007005662A/ja
Publication of JP2007005662A publication Critical patent/JP2007005662A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】層間絶縁膜の剥離の発生した層を特定することができる剥離検出の配線パターンを有する半導体装置を提供する。
【解決手段】半導体基板1上に積層された各層間絶縁膜2、3、4それぞれの内に形成された配線21、31、41と最下層以外の層間絶縁膜3、4の内に形成されたビア32、42とが接続されたビアチェーン6を形成し、ビアチェーン6の各配線21、31、41を電極パッド23、33、43へそれぞれ接続する。
【選択図】図1

Description

本発明は多層配線構造を有する半導体装置に関するものであり、特に機械的ないし熱的なストレスによる層間絶縁膜の剥離を検出できる半導体装置に関するものである。
デジタル化社会が進むにつれ、半導体装置の高機能化・高速化の要望が強まっている。そのため、半導体装置の大規模高集積化が進み、配線の多層化さらには配線層の微細化が進んでいる。
近年、配線の微細化によって生じる寄生容量を抑制し、半導体装置の高速化に対応するために、層間絶縁膜の材料として、従来のシリコン酸化膜やシリコン窒化膜などの酸化物誘電体よりも誘電率の低い低誘電率誘電体材料を用いるようになってきた。
低誘電率誘電体材料には、従来の酸化物誘電体と比較して、ヤング率が低い、硬度が低い、熱膨張率が高い、層間絶縁膜界面の密着性が低いといった物理的特性の著しい違いが存在し、この物理特性の違いは誘電率が低くなるほど大きくなる。そのため、低誘電率誘電体材料を用いた半導体装置には、封止時や封止後の熱応力等により層間絶縁膜の境界面で剥離が発生するという問題があった。
この剥離は、チップのコーナー部(隅部)で発生しやすい。層間絶縁膜の剥離は配線間のリークや断線を引き起こすため、半導体装置にとっては致命的となる。よって、層間絶縁膜の剥離が起こらない半導体装置を開発する必要があり、そのためには封止後の層間絶縁膜の剥離を感度良く検出する必要がある。
封止後の層間絶縁膜の剥離を検出する一般的な方法として、SAT(Scan Acoustic Tomograph:超音波映像装置)による超音波を用いた検査がある。しかし、SATによる層間絶縁膜の剥離の検査は、非破壊検査であるという利点はあるが、層間絶縁膜の剥離と半導体基板と樹脂の剥離の判別が難しい上に、分解能が数μm程度であるため微小な層間絶縁膜の剥離は発見できないという欠点がある。
よって、SATによる検査に代わる高感度の非破壊検査が求められている。その方法の一つとして、剥離により発生する断線不良を封止後に電気的に検出するための配線パターンを予め形成しておく方法が考えられる。
以下、従来のスタックビア構造の信頼性評価用配線パターンを用いて層間絶縁膜の剥離を検出する方法について説明する。
図6は、従来のスタックビア構造の信頼性評価用配線パターンを有する半導体装置の一例を示す図である。この配線パターンは、3層以上の層間絶縁膜を有する半導体装置に用いられ、配線の上面及び下面に相対向してビアが接触しているスタックビア構造の信頼性を評価することができる(例えば、特許文献1参照。)。
図6(a)は従来の半導体装置の構造を示す平面図であり、図6(b)は、図6(a)に示すD−D´の位置の概略断面図である。
図6(b)で示すように、半導体基板1上に層間絶縁膜2、3、4が積層されている。層間絶縁膜2には配線211が、層間絶縁膜3には配線311a、bとビア321a、bが、層間絶縁膜4には配線411a、bとビア421a、bが埋め込まれており、また、最上層の層間絶縁膜4上には電極パッド8a、bが形成されている。
各配線211、311a、b、411a、bと各ビア321a、b、421a、bは各々接続され、スタックビア構造5a、5bを形成している。また、スタックビア構造の最上層の配線411a、bの両端は電極パッド8a、bに電気的に引き出されており、電極パッド間の抵抗値を測定することによりスタックビア構造の断線不良を検出できる。
例えば層間絶縁膜2と層間絶縁膜3の間で剥離が発生した場合、配線211とビア321aの接合部、あるいは配線211とビア321bの接合部で断線が起き、電極パッド8a、b間の抵抗値が変化する。よって、電極パッド8a、b間の抵抗値を測定することにより、層間絶縁膜の剥離を検出することができるので、図6に示す従来のスタックビア構造の信頼性評価用配線パターンは剥離の検出パターンとして用いることができる。
しかしながら、層間絶縁膜の剥離に対する対策を検討する場合、層間絶縁膜の剥離の発生した層の特定が必要不可欠であるが、上記の配線パターンは、スタックビア構造の信頼性評価用配線パターンであるため、層間絶縁膜の剥離の発生した層を特定することができなかった。
例えば図6に示すような半導体装置の場合、層間絶縁膜の剥離による断線不良の発生は電極パッド8a、b間の抵抗値を測定することにより電気的に高感度で検出できるが、層間絶縁膜2と層間絶縁膜3の間の剥離による配線211とビア321aの接合部の断線不良と、層間絶縁膜3と層間絶縁膜4の間の剥離による配線311aとビア421aの接合部の断線不良を判別することはできなかった。
このように、従来のスタックビア構造の信頼性評価用配線パターンでは断線不良が発生した場所を特定することができないので、層間絶縁膜の剥離の発生した層を特定することができなかった。
特開平11−31727号公報
本発明は、上記問題点に鑑み、各層間絶縁膜それぞれの内に少なくとも1本ずつ形成された配線と最下層以外の層間絶縁膜の内に少なくとも1つずつ形成されたビアとが全て接続されたビアチェーンを形成するとともに、ビアチェーンの各配線を全て異なる電極パッドへ接続することにより、断線不良が発生した場所を電気的に検出し、剥離した層間絶縁膜の層を特定することができる剥離検出の配線パターンを有する半導体装置を提供することを目的とする。
なお、この発明でビアチェーンとは、剥離検出のために各層間絶縁膜に埋め込まれた配線とビアが各々接続された配線パターンのことを示し、たとえ最上層から最下層へのスタックビア構造が単数のみである場合にも、ビアチェーンとする。
本発明の請求項1記載の半導体装置は、半導体基板上に3層以上の層間絶縁膜を有する多層配線構造の半導体装置であって、層間絶縁膜には層間絶縁膜の剥離検出を行うための配線パターンが形成されており、前記配線パターンは、各層間絶縁膜それぞれの内に1本ずつ形成された配線と最下層以外の層間絶縁膜それぞれの内に1つ以上形成されたビアとが全て接続されたビアチェーンを形成し、前記ビアチェーンの各配線は、最上層の層間絶縁膜上に形成された複数の電極パッドにそれぞれ接続されていることを特徴とする。
また、本発明の請求項2記載の半導体装置は、請求項1記載の半導体装置であって、前記ビアチェーンを複数本備えるとともに、前記ビアチェーンそれぞれの最下層もしくは最上層の配線同士が接続されていることを特徴とする。
また、本発明の請求項3記載の半導体装置は、請求項1もしくは2のいずれかに記載の半導体装置であって、前記ビアチェーンの各ビアは、当該半導体装置の少なくとも一つの隅部に形成されていることを特徴とする。
また、本発明の請求項4記載の半導体装置は、請求項1ないし3のいずれかに記載の半導体装置であって、前記ビアチェーンの最上層以外の各配線は、それぞれが接続する電極パッドの直下位置あるいは直下位置の近傍から最上層へ引き上げられていることを特徴とする。
また、本発明の請求項5記載の半導体装置は、請求項1ないし4のいずれかに記載の半導体装置であって、前記ビアチェーンの最下層以外の各配線は、一つ下層の配線とはビアによる接続部および該接続部近傍以外では半導体基板面の垂直方向からみて重ならないことを特徴とする。
本発明によれば、ビアチェーンの各配線を全て異なる電極パッドへ接続するので、断線不良が発生した場所を電気的に検出し、剥離した層間絶縁膜の層を特定することができる。すなわち、層間絶縁膜の剥離が発生すると、ビアチェーンの剥離が発生した層の部分(配線とビアの接合部)で断線不良が発生する。したがって、ビアチェーンの各配線が接続された電極パッド間の抵抗値を各々測定することで、ビアチェーンに発生した断線不良を高感度で検出し、さらに層間絶縁膜の剥離の発生した層を特定することができる。
また、ビアチェーンを半導体装置の様々な箇所に配置することにより、様々な箇所の半導体装置の剥離を検出することができ、それによって、半導体装置の剥離の大きさを検出することもできる。
また、半導体装置の隅部は封止時や封止後の熱応力等による層間絶縁膜の剥離が発生しやすい箇所であるので、ビアチェーンを半導体装置の隅部に形成することにより、層間絶縁膜の剥離を感度良く検出できる。
また、層間絶縁膜に剥離が発生した場合、特に剥離が発生した層より上層の層間絶縁膜でクラックが発生する。最上層は、いずれの層で剥離が発生した場合にもクラックが発生する。電極パッド近傍以外で配線を最上層まで引き上げた場合、剥離によるクラックが発生しやすい最上層で複数の配線が引き上げ部から電極パッドまで繋がれるので、その配線間でリークが発生し、ビアチェーンの断線不良を検出できない可能性がある。
しかし、電極パッドの直下あるいはその近傍で配線を最上層へ引き上げることで、剥離によるクラックが発生しやすい最上層で複数の配線が引き上げ部から電極パッドまで繋がれる距離を短くするあるいは無くすことができ、最上層の配線間でのリークを防ぐことができる。
また、ビアチェーン(ビア)近傍で配線を最上層まで引き上げた場合、層間絶縁膜の剥離により、ビアチェーン(配線とビアの接合部)だけでなく、最上層への配線の引き上げ部も切断されてしまい、層間絶縁膜の剥離が発生していない層を断線不良と誤検出するおそれがある。
しかし、ビアチェーンより離れた電極パッド近傍で配線を最上層へ引き上げることで、ビアチェーン近傍での層間絶縁膜の剥離により引き上げ部が切断されることを防ぐことができる。
また、層間絶縁膜の剥離が発生した場合、剥離の近傍では、層間絶縁膜にクラックが発生する。層間絶縁膜の剥離により、ビアチェーンに断線不良が発生しても、クラックによって断線不良を起こした配線間にリークが発生した場合、断線不良が検出できない可能性がある。
しかし、一つ下層の配線とはビアによる接続部以外で垂直方向からみて重ならないように配線を配置することにより、配線間の距離が離れるため、クラックによる配線間リークを防ぐことができる。
以下、本発明の実施の形態における半導体装置について、図面を参照して説明する。
(実施の形態1)
図1は本実施の形態1における半導体装置の構造の一例を示す概略断面図である。
本実施の形態1では、配線層が3層で、層間絶縁膜の剥離検出を行うための配線パターンとしてスタックビア構造が1本のビアチェーンを有する半導体装置を例に説明するが、配線層は3層に限るものではない。
また、層間絶縁膜の材質としては例えば酸化物誘電体や低誘電率誘電体材料などを用い、配線やビアの材質としては例えばCuやAlやWなどを用いるが、これに限るものではない。
当該半導体装置は、図1に示すように、半導体基板1上に層間絶縁膜2、3、4が積層されており、層間絶縁膜2には配線21が埋め込まれ、層間絶縁膜3には配線31とビア32が埋め込まれ、層間絶縁膜4には配線41とビア42が埋め込まれている。また、最上層の層間絶縁膜4上には電極パッド23、33、43が形成されている。
各配線21、31、41と各ビア32、42は電気的に接続されて1本のスタックビア構造5を有するビアチェーン6を形成している。また、ビアチェーン6の各配線21、31、41は、各々別の電極パッド23、33、43の直下位置近傍まで引き出されて、電極パッド23、33、43に接続されている。つまり、配線21、31の引き上げ部24、34は電極パッド23、33の直下位置に形成され、配線21は引き上げ部24まで引き出されることで電極パッド23に接続し、配線31は引き上げ部34まで引き出されることで電極パッド33に接続し、配線41は電極パッド43まで引き出されることで電極パッド43に接続している。
このように、当該半導体装置には、層間絶縁膜の剥離検出を行うための配線パターンが予め形成されており、その配線パターンは、各層間絶縁膜2、3、4それぞれの内に1本ずつ形成された配線21、31、41と最下層以外の層間絶縁膜3、4それぞれの内に1つずつ形成されたビア32、42とが全て電気的に接続されたビアチェーン6を形成し、ビアチェーン6の各配線21、31、41は、最上層の層間絶縁膜4上に形成された複数の電極パッド23、33、43にそれぞれ接続されている。
該ビアチェーンの形成方法は、通常の層間絶縁膜、配線、ビアの形成方法と同じで、例えば層間絶縁膜の材料として酸化物誘電体を用い、配線とビアの材料としてCuを用いる場合には、まず、CVD法(Chemical Vapor Deposition:化学気相成長法)により酸化物誘電体の絶縁膜を形成する。次に、フォトリソグラフィーとエッチングによりビア孔と配線溝を形成し、例えばスパッタ法によりCuシード膜を形成し、Cuシード膜上に電解メッキによりCu膜を堆積させ、ビアと配線を形成する。次に、例えばCMP(Chemical Mechanical Planarization)法により絶縁膜が露出するまでCu膜を除去する。これを繰り返すことにより、3層以上の層間絶縁膜を持つ多層配線構造の半導体装置に、層間絶縁膜の剥離検出を行うためのビアチェーンを形成する。
次に、当該半導体装置における層間絶縁膜の剥離検出方法について説明する。
層間絶縁膜の剥離が発生すると、剥離が発生した層でビアチェーン(配線とビアの接合部)の断線不良が発生する。当該半導体装置は、ビアチェーンの各配線が全て異なる電極パッドへ接続されているので、各電極パッド間の抵抗値を各々測定することで、層間絶縁膜の剥離によるビアチェーンの断線不良を高感度で検出し、さらに層間絶縁膜の剥離の発生した層を特定することができる。また、このビアチェーンを半導体装置の様々な箇所に配置することにより、様々な箇所の剥離を検出することができ、それによって、剥離の大きさを検出することもできる。
なお、最下層以外の層間絶縁膜それぞれの内に1つずつ埋め込まれたビアを用いて形成したビアチェーンを例に説明したが、無論、ビアチェーンに用いるビアは、各層間絶縁膜の内に1つ以上形成してもよい。
(実施の形態2)
以下、本実施の形態2における半導体装置について説明する。
図2(a)は本実施の形態2における半導体装置の構造の一例を示す平面図であり、図2(b)は図2(a)に示すA−A´の位置の概略断面図である。但し、前述した実施の形態1で説明した部材と同一の部材には同一符号に‘a’、‘b’を付けて、説明を省略する。
当該半導体装置が有するビアチェーンは、前述した実施の形態1で説明したビアチェーン2本を最下層の配線で接続した形状をしており、スタックビア構造が2本となっている。
つまり、当該半導体装置は、図2(a)、(b)に示すように、半導体基板1上に層間絶縁膜2、3、4が積層されており、層間絶縁膜2には配線21a、bが埋め込まれ、層間絶縁膜3には配線31a、bとビア32a、bが埋め込まれ、層間絶縁膜4には配線41a、bとビア42a、bが埋め込まれている。また、最上層の層間絶縁膜4上には電極パッド23a、b、33a、b、43a、bが形成されている。
各配線21a、b、31a、b、41a、bと各ビア32a、b、42a、bは電気的に接続され、かつ最下層の配線21a、bが接続されて2本のスタックビア構造5a、bを有するビアチェーン6を形成している。
また、図2(a)に示すように、ビアチェーンの各配線21a、b、31a、b、41a、bは、各々別の電極パッド23a、b、33a、b、43a、bの直下位置近傍まで引き出され、接続されている。つまり、配線21a、b、31a、bの引き上げ部24a、b、34a、bは電極パッド23a、b、33a、bの直下位置に形成され、配線21a、bは引き上げ部24a、bまで引き出されることで電極パッド23a、bに接続し、配線31a、bは引き上げ部34a、bまで引き出されることで電極パッド33a、bに接続し、配線41a、bは電極パッド43a、bまで引き出されることで接続している。
以上のように、スタックビア構造を2本有するビアチェーンを形成しても、実施の形態1と同様に、層間絶縁膜の剥離の発生した層を特定することができる。つまり、層間絶縁膜の剥離が発生すると、剥離が発生した層でビアチェーン(配線とビアの接合部)の断線不良が発生する。当該半導体装置は、ビアチェーンの各配線が全て異なる電極パッドに接続しているので、各電極パッド間の抵抗値を各々測定することで層間絶縁膜の剥離によるビアチェーンの断線不良を高感度で検出し、さらに層間絶縁膜の剥離の発生した層を特定することができる。
また、実施の形態1と同様に、このビアチェーンを半導体装置の様々な箇所に配置することにより、様々な箇所の剥離を検出することができ、それによって、剥離の大きさを検出することもできる。なお、ビアチェーン2本を最下層の配線で接続した場合について説明したが、最上層の配線で接続してもよい。
(実施の形態3)
以下、本実施の形態3における半導体装置について説明する。
図3は本実施の形態3における半導体装置の構造の一例を示す平面図である。但し、実施の形態2で説明した部材と同一の部材については同一符号を付して、説明を省略する。
当該半導体装置は、図3に示すように、前述した実施の形態2で説明したビアチェーンが半導体装置のコーナー部(隅部)に形成されている点に特長がある。つまり、ビアチェーンが備える各ビアが、半導体装置のコーナー部に形成されている。なお、図3に示す例では、ビアチェーンをシールリング7の内側に形成しているが、シールリングの外側に形成してもよい。
半導体装置のコーナー部は封止時や封止後の熱応力等による層間絶縁膜の剥離が発生しやすい箇所であるので、ビアチェーンをコーナー部に形成すれば、層間絶縁膜の剥離を最も感度良く検出できる。
(実施の形態4)
以下、本実施の形態4における半導体装置について説明する。
図4(a)は本実施の形態4における半導体装置の構造の一例を示す平面図であり、図4(b)は図4(a)に示すB−B´の位置の概略断面図である。但し、実施の形態2で説明した部材と同一の部材については同一符号を付して、説明を省略する。なお、図4(a)の概略断面図では、電極パッドの幅は縮小している。
本実施の形態4における半導体装置は、ビアチェーンの最上層以外の配線が、それぞれが接続する電極パッドの直下位置から最上層へ引き上げられている点に特徴がある。例えば、図4(a)で示すように、スタックビア構造5b側の各配線21b、31bは、電極パッド23b、33bの直下位置に形成されている引き上げ部24b、34bまで引き出されて、電極パッド23b、33bに接続されている。
層間絶縁膜に剥離が発生した場合、特に剥離が発生した層よりも上層の層間絶縁膜でクラックが発生する。よって、最上層の層間絶縁膜には、いずれの層で剥離が発生した場合にもクラックが発生する。電極パッドの直下位置あるいはその近傍位置以外で配線を最上層まで引き上げた場合、最上層で引き上げ部から電極パッドまで配線を形成することになるが、上記したように最上層ではクラックが発生しやすいので、剥離が発生すると、各引き上げ部から各電極パッドまでの間に形成された各配線間でリークが発生し、ビアチェーンの断線不良を検出できない可能性がある。
そこで、本実施の形態4のように、ビアチェーンの最上層以外の各配線を電極パッドの直下位置から最上層へ引き上げることにより、剥離によるクラックが発生しやすい最上層で引き上げ部から電極パッドまでの間に配線を形成せずにすみ、上記したリークの影響を除くことができる。
なお、本実施の形態4では、ビアチェーンの最上層以外の各配線を電極パッドの直下位置から最上層へ引き上げる場合について説明したが、電極パッドの直下位置近傍から引き上げるようにしてもよい。この場合、最上層で引き上げ部から電極パッドまでの間に形成する配線の距離を短くすることができ、上記したリークの影響を低減することができる。
また、ビアチェーンの近傍(つまり、ビアの近傍)で最上層へ引き上げた場合、層間絶縁膜の剥離により、ビアチェーン(配線とビアの接合部)だけでなく、最上層への引き上げ部も切断されてしまい、層間絶縁膜の剥離が発生していない層も断線不良が検出されてしまう。
しかし、本実施の形態4のように、ビアチェーンから離れた電極パッド近傍で最上層へ引き上げれば、ビアチェーン近傍での層間絶縁膜の剥離により引き上げ部が切断されることを防ぐことができる。
(実施の形態5)
以下、本実施の形態5における半導体装置について説明する。
図5(a)は本実施の形態5における半導体装置の構造の一例を示す平面図であり、図5(b)は図5(a)に示すC−C´の位置の概略断面図である。但し、実施の形態2で説明した部材と同一の部材については同一符号を付して、説明を省略する。
本実施の形態5における半導体装置は、ビアチェーン6の最下層以外の各配線が、一つ下層の配線とはビアによる接続部および該接続部近傍以外では半導体基板面の垂直方向からみて重なっていない点に特徴がある。
例えば図5(b)に示すように、スタックビア構造5b側の配線21bと配線31bは、配線21bと配線31bを接続するビア32bの部分でしか重なっていない。
なお、ビアチェーンの配線パターンは図5に示すパターンに限られるものではなく、ビアチェーンの最下層以外の各配線が、一つ下層の配線とはビアによる接続部および該接続部近傍以外では半導体基板面の垂直方向からみて重なっていなければよい。
層間絶縁膜の剥離が発生した場合、剥離の近傍では、層間絶縁膜にクラックが発生する。層間絶縁膜の剥離によりビアチェーンに断線不良が発生しても、クラックによって断線不良を起こした配線間にリークが発生した場合、断線不良が検出できない可能性がある。
そこで、本実施の形態5のように、配線が一つ下層の配線とビアによる接続部および接続部近傍以外で垂直方向からみて重ならないようにすることにより、配線間の距離が離れるため、クラックによる配線間リークを防ぐことができる。
なお、上記の各実施の形態では、配線層が3層で、スタックビア構造が1本あるいは2本のビアチェーンを有する半導体装置を例に説明したが、配線層は3層以上あればよく、また、スタックビア構造を3本以上有する構造であってもよい。また、スタックビア構造を有するビアチェーンを例に説明したが、配線を挿むビアが対向する場合に限るものではない。
本発明にかかる半導体装置は、ビアチェーンに発生した断線不良を高感度で検出し、さらに層間絶縁膜の剥離の発生した層を特定することができ、層間絶縁膜の剥離が発生しやすい低誘電率誘電体材料の層間絶縁膜を用いた半導体装置の開発に対して有用である。
本発明の実施の形態1における半導体装置の構造の一例を示す概略断面図 本発明の実施の形態2における半導体装置の構造の一例を示す平面図と概略断面図 本発明の実施の形態3における半導体装置の構造の一例を示す平面図 本発明の実施の形態4における半導体装置の構造の一例を示す平面図と概略断面図 本発明の実施の形態4における半導体装置の構造の一例を示す平面図と概略断面図 従来の半導体装置の構造を示す平面図と概略断面図
符号の説明
1 半導体基板
2、3、4 層間絶縁膜
21、21a、21b、31、31a、31b、41、41a、41b、211、311a、311b、411a、411b 配線
23、23a、23b、33、33a、33b、43、43a、43b、8a、8b 電極パッド
24、24a、24b、34、34a、34b 引き上げ部
32、32a、32b、42、42a、42b、321a、321b、421a、421b ビア
5、5a、5b スタックビア構造
6 ビアチェーン
7 シールリング

Claims (5)

  1. 半導体基板上に3層以上の層間絶縁膜を有する多層配線構造の半導体装置であって、層間絶縁膜には層間絶縁膜の剥離検出を行うための配線パターンが形成されており、前記配線パターンは、各層間絶縁膜それぞれの内に1本ずつ形成された配線と最下層以外の層間絶縁膜それぞれの内に1つ以上形成されたビアとが全て接続されたビアチェーンを形成し、前記ビアチェーンの各配線は、最上層の層間絶縁膜上に形成された複数の電極パッドにそれぞれ接続されていることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置であって、前記ビアチェーンを複数本備えるとともに、前記ビアチェーンそれぞれの最下層もしくは最上層の配線同士が接続されていることを特徴とする半導体装置。
  3. 請求項1もしくは2のいずれかに記載の半導体装置であって、前記ビアチェーンの各ビアは、当該半導体装置の少なくとも一つの隅部に形成されていることを特徴とする半導体装置。
  4. 請求項1ないし3のいずれかに記載の半導体装置であって、前記ビアチェーンの最上層以外の各配線は、それぞれが接続する電極パッドの直下位置あるいは直下位置の近傍から最上層へ引き上げられていることを特徴とする半導体装置。
  5. 請求項1ないし4のいずれかに記載の半導体装置であって、前記ビアチェーンの最下層以外の各配線は、一つ下層の配線とはビアによる接続部および該接続部近傍以外では半導体基板面の垂直方向からみて重ならないことを特徴とする半導体装置。
JP2005185826A 2005-06-27 2005-06-27 半導体装置 Pending JP2007005662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005185826A JP2007005662A (ja) 2005-06-27 2005-06-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005185826A JP2007005662A (ja) 2005-06-27 2005-06-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2007005662A true JP2007005662A (ja) 2007-01-11

Family

ID=37690950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005185826A Pending JP2007005662A (ja) 2005-06-27 2005-06-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2007005662A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239027A (ja) * 2008-03-27 2009-10-15 Sharp Corp 不具合検出機能を備えた半導体装置
JP2010056428A (ja) * 2008-08-29 2010-03-11 Fukuoka Univ チェックパターン及び実装評価装置
US11482514B2 (en) 2019-09-13 2022-10-25 Kioxia Corporation Semiconductor storage device including first pads on a first chip that are bonded to second pads on a second chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239027A (ja) * 2008-03-27 2009-10-15 Sharp Corp 不具合検出機能を備えた半導体装置
JP2010056428A (ja) * 2008-08-29 2010-03-11 Fukuoka Univ チェックパターン及び実装評価装置
US11482514B2 (en) 2019-09-13 2022-10-25 Kioxia Corporation Semiconductor storage device including first pads on a first chip that are bonded to second pads on a second chip

Similar Documents

Publication Publication Date Title
CN100539099C (zh) 焊盘结构及其形成方法
JP5175066B2 (ja) 半導体装置
US20080099884A1 (en) Staggered guard ring structure
JP4675159B2 (ja) 半導体装置
US20040048402A1 (en) Semiconductor device and test method for manufacturing same
JP2010272621A (ja) 半導体装置およびその製造方法
JP2011139103A (ja) 半導体装置
US20090140393A1 (en) Wafer scribe line structure for improving ic reliability
US7470994B2 (en) Bonding pad structure and method for making the same
JP2011146563A (ja) 半導体装置
US7397103B2 (en) Semiconductor with damage detection circuitry
US6683329B2 (en) Semiconductor device with slot above guard ring
JP2007005662A (ja) 半導体装置
JP2011023516A (ja) 半導体装置
JP4675147B2 (ja) 半導体装置
CN110008490B (zh) 用于双重区域分割的系统和方法
JP2008016573A (ja) 半導体素子およびその製造方法
JP2006351878A (ja) 半導体装置
JP4663510B2 (ja) 半導体装置
JP5078823B2 (ja) 半導体装置
JP2012033760A (ja) 半導体装置及び半導体装置の製造方法
US7750480B2 (en) Semiconductor device
JP2007012894A (ja) 半導体装置およびその製造方法
CN100468721C (zh) 内建测试电路的半导体芯片
CN101320730B (zh) 内建测试电路的半导体芯片