JP5175066B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5175066B2 JP5175066B2 JP2007190873A JP2007190873A JP5175066B2 JP 5175066 B2 JP5175066 B2 JP 5175066B2 JP 2007190873 A JP2007190873 A JP 2007190873A JP 2007190873 A JP2007190873 A JP 2007190873A JP 5175066 B2 JP5175066 B2 JP 5175066B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- wiring
- dummy metal
- metal structure
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、第1のダミー配線を含む第1のダミーメタル構造と、
前記第1のダミーメタル構造と前記シールリングとの間に形成され、第2のダミー配線を含む第2のダミーメタル構造と、
を含み、
前記第2のダミーメタル構造の前記第2のダミー配線の下面は前記第1のダミーメタル構造の前記第1のダミー配線の下面よりも上方に配置され、
前記第2のダミーメタル構造の前記第2のダミー配線の上面は前記第1のダミーメタル構造の前記第1のダミー配線の上面よりも上方に配置され、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、隣接する列に配置され、
前記第2のダミーメタル構造の前記第2のダミー配線の前記下面は、前記第1のダミーメタル構造の前記第1のダミー配線の前記上面の下方に配置され、
前記第2のダミーメタル構造の前記第2のダミー配線および前記第1のダミーメタル構造の前記第1のダミー配線は、それぞれ前記多層配線構造の一つの前記配線層を貫通するとともに、二層以上の前記配線層に連続して配置されておらず、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、それぞれ、複数の前記第1のダミー配線および複数の前記第2のダミー配線を含み、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、前記多層配線構造の積層方向において前記第1のダミー配線および前記第2のダミー配線が形成された領域と形成されていない領域とが交互に設けられた配置を有する半導体装置が提供される。
図1は、本実施の形態における半導体装置の構成を示す断面図である。図2は、半導体装置100の上面図である。
本実施の形態において、半導体装置100は、たとえばシリコン基板であるシリコン層4(半導体基板)と、シリコン層4上に形成され、配線(不図示)および絶縁膜により構成された配線層が複数積層された多層配線構造3と、素子形成領域50において多層配線構造3中に形成されたシールリング6と、スクライブライン領域52において多層配線構造3中に形成された第1のダミーメタル構造30a、第2のダミーメタル構造30b、第3のダミーメタル構造30c、第4のダミーメタル構造30d、第5のダミーメタル構造30e、第6のダミーメタル構造30f、第7のダミーメタル構造30g、第8のダミーメタル構造30h、および第9のダミーメタル構造30iと、素子形成領域50において多層配線構造3上に形成されたポリイミド層1とを含む。第1のダミーメタル構造30a〜第9のダミーメタル構造30iは、外周側からこの順に配置される。すなわち、素子形成領域50側から、第9のダミーメタル構造30i、第8のダミーメタル構造30h、・・・第2のダミーメタル構造30b、および第1のダミーメタル構造30aの順で配置される。なお、本実施の形態において、配線は、シングルダマシンプロセスにより形成することができる。
図3では、一つのダミーメタル配線24のみを示している。多層配線構造3は、第1絶縁層21、およびその上に形成された第2絶縁層22を含む。第1絶縁層21は、シリコン酸化膜17、ストッパ絶縁膜18、低誘電率絶縁膜19、および保護絶縁膜20がこの順で積層された構成を有する。低誘電率絶縁膜19は、たとえば比誘電率膜が3.3以下、好ましくは2.9以下の絶縁膜とすることができる。
なお、第1絶縁層21および第2絶縁層22は、それぞれ、単層構造であっても積層構造であってもよい。たとえば、第2絶縁層22も第1絶縁層21と同様、ストッパ絶縁膜18や保護絶縁膜20を含んでいてもよい。さらに、図3等には第1絶縁膜21がシリコン酸化膜17を含む構成を示しているが、第1絶縁層21は、シリコン酸化膜17を含まない構成とすることもできる。
図13は、本実施の形態における半導体装置100の構成を示す断面図である。
本実施の形態において、半導体装置100は、第1のダミーメタル構造30a、第2のダミーメタル構造30b、第3のダミーメタル構造30c、第4のダミーメタル構造30d、および第5のダミーメタル構造30eを含む。本実施の形態においても、第1の実施の形態と同様、さらに多数のダミーメタル構造を含んでもよい。
図18は、本実施の形態における半導体装置100の構造を示す平面図である。
本実施の形において、ダミー配線構造群60(ダミーメタル群)を素子形成領域50の角部近傍のみに配置している点で他の実施の形態と異なる。
図18に示すように、ダミー配線構造群60は、たとえば、素子形成領域の角部にL字型に形成することができる。形状は角部を覆っていればよく、L字型に限定されるものではない。たとえば、図19に示したように直線状であってもよく、半円状であってもよい。ダミー配線構造群60は、少なくとも第1のダミーメタル構造と第2のダミーメタル構造を含む。なお、ここでいうダミー配線構造群60には、本明細書に記載されているいずれの構成を用いてもよい。
図20は、本実施の形態における半導体装置100の構造を示す断面図である。
本実施の形態において、最上層のダミーメタル61上に該ダミーメタルよりも硬度または弾性率が低いメタル材料により構成された構造62が形成されている点で、他の実施の形態とは異なる。図中において、表面保護膜(ポリイミド膜等)の記載は省略している。
図21は、本実施の形態における半導体装置100の構造を示す断面図である。図中において、表面保護膜(ポリイミド等)の記載は省略している。図21(b)および図21(c)は、それぞれ、図21(a)のA、B面の断面図である。
なお、ダミーメタル配線は、全配線層に適用されないようにしてもよい。たとえば、低誘電率膜が用いられないようなグローバル配線層においては、ダミーメタル配線の形成を省略することができる。
なお、本発明は、以下の構成を適用することも可能である。
(1)
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、第1のダミー配線を含む第1のダミーメタル構造と、
前記第1のダミーメタル構造と前記シールリングとの間に形成され、第2のダミー配線を含む第2のダミーメタル構造と、
を含み、
前記第2のダミーメタル構造の前記第2のダミー配線の下面は前記第1のダミーメタル構造の前記第1のダミー配線の下面よりも上方に配置され、
前記第2のダミーメタル構造の前記第2のダミー配線の上面は前記第1のダミーメタル構造の前記第1のダミー配線の上面よりも上方に配置された半導体装置。
(2)
(1)に記載の半導体装置において、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、隣接する列に配置された半導体装置。
(3)
(1)または(2)に記載の半導体装置において、
前記第2のダミーメタル構造の前記第2のダミー配線の前記下面は、前記第1のダミーメタル構造の前記第1のダミー配線の前記上面と同水準または下方に配置された半導体装置。
(4)
(1)から(3)いずれかに記載の半導体装置において、
前記第2のダミーメタル構造の前記第2のダミー配線および前記第1のダミーメタル構造の前記第1のダミー配線は、それぞれ前記多層配線構造の一つの前記配線層を貫通するとともに、二層以上の前記配線層に連続して配置されない半導体装置。
(5)
(1)から(4)いずれかに記載の半導体装置において、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、それぞれ、複数の前記第2のダミー配線を含み、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、前記多層配線構造の積層方向において前記第1のダミー配線および前記第2のダミー配線が形成された領域と形成されていない領域とが交互に設けられた配置を有する半導体装置。
(6)
(5)に記載の半導体装置において、
前記第2のダミーメタル構造において前記第2のダミー配線が形成されていない領域と同水準の領域には前記第1のダミーメタル構造の前記第1のダミー配線が形成されるとともに、前記第1のダミーメタル構造において前記第1のダミー配線が形成されていない領域と同水準の領域には前記第2のダミーメタル構造の前記第2のダミー配線が形成された半導体装置。
(7)
(1)から(6)いずれかに記載の半導体装置において、
各前記配線層は、積層された複数の絶縁膜を含み、
前記第1のダミー配線および前記第2のダミー配線の上面が、異なる絶縁膜間の界面と略同水準に形成された半導体装置。
(8)
(7)に記載の半導体装置において、
各前記配線層の前記複数の絶縁膜は、比誘電率が3.3以下の低誘電率膜を含み、
前記第1のダミー配線および前記第2のダミー配線が、それぞれ、一の前記配線層中の前記低誘電率膜を貫通するとともにその上面が前記一の配線層の上層の他の前記配線層の前記低誘電率膜の下面と接する半導体装置。
(9)
(1)から(8)いずれかに記載の半導体装置において、
前記第2のダミーメタル構造の前記第2のダミー配線の前記上面は、前記多層配線構造の最上層の上面と同水準以上に配置された半導体装置。
(10)
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第1の絶縁層および第2の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第1の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第1のダミーメタル構造と、
前記第2の絶縁層中に形成されるとともに前記第1のダミーメタル構造と前記シールリングとの間に形成された第2のダミーメタル構造と、
を有し、
前記第1のダミーメタル構造と前記第2のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第1のダミーメタル構造の上面は前記第2のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置。
(11)
(10)に記載の半導体装置において、
前記第1のダミーメタル構造と前記第2のダミーメタル構造が、平面視において素子形成領域の角部近傍に形成されている半導体装置。
(12)
(10)または(11)に記載の半導体装置において、
前記第2のダミーメタル構造の上に前記ダミーメタルを構成する材料よりも硬度または弾性率が低いメタル材料により構成された構造が形成されている半導体装置。
(13)
(10)から(12)いずれかに記載の半導体装置において、
前記第1のダミーメタル構造と前記第2のダミーメタル構造とが、それぞれダミー配線とダミービアからなり、
前記ダミービアがプラグ状に形成されている半導体装置。
3 多層配線構造
4 シリコン層
5 溝
6 シールリング
17 シリコン酸化膜
18 ストッパ絶縁膜
19 低誘電率絶縁膜
20 保護絶縁膜
21 第1絶縁層
22 第2絶縁層
23 剥離
24 ダミーメタル配線
25 破断
26 剥離
28 剥離
30a 第1のダミーメタル構造
30b 第2のダミーメタル構造
30c 第3のダミーメタル構造
30d 第4のダミーメタル構造
30e 第5のダミーメタル構造
30f 第6のダミーメタル構造
30g 第7のダミーメタル構造
30h 第8のダミーメタル構造
30i 第9のダミーメタル構造
31 応力伝播
32 角変形
33 応力伝播
40 アライメントマーク
50 素子形成領域
52 スクライブライン領域
60 ダミーメタル群
61 最上層のダミーメタル
62 メタル材料により構成された構造
63 配線層
64 ビア層
65 ダミー配線
66 ダミービア
100 半導体装置
Claims (5)
- 半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、第1のダミー配線を含む第1のダミーメタル構造と、
前記第1のダミーメタル構造と前記シールリングとの間に形成され、第2のダミー配線を含む第2のダミーメタル構造と、
を含み、
前記第2のダミーメタル構造の前記第2のダミー配線の下面は前記第1のダミーメタル構造の前記第1のダミー配線の下面よりも上方に配置され、
前記第2のダミーメタル構造の前記第2のダミー配線の上面は前記第1のダミーメタル構造の前記第1のダミー配線の上面よりも上方に配置され、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、隣接する列に配置され、
前記第2のダミーメタル構造の前記第2のダミー配線の前記下面は、前記第1のダミーメタル構造の前記第1のダミー配線の前記上面の下方に配置され、
前記第2のダミーメタル構造の前記第2のダミー配線および前記第1のダミーメタル構造の前記第1のダミー配線は、それぞれ前記多層配線構造の一つの前記配線層を貫通するとともに、二層以上の前記配線層に連続して配置されておらず、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、それぞれ、複数の前記第1のダミー配線および複数の前記第2のダミー配線を含み、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、前記多層配線構造の積層方向において前記第1のダミー配線および前記第2のダミー配線が形成された領域と形成されていない領域とが交互に設けられた配置を有する半導体装置。 - 請求項1に記載の半導体装置において、
前記第2のダミーメタル構造において前記第2のダミー配線が形成されていない領域と同水準の領域には前記第1のダミーメタル構造の前記第1のダミー配線が形成されるとともに、前記第1のダミーメタル構造において前記第1のダミー配線が形成されていない領域と同水準の領域には前記第2のダミーメタル構造の前記第2のダミー配線が形成された半導体装置。 - 請求項1または2に記載の半導体装置において、
各前記配線層は、積層された複数の絶縁膜を含み、
前記第1のダミー配線および前記第2のダミー配線の上面が、異なる絶縁膜間の界面と略同水準に形成された半導体装置。 - 請求項3に記載の半導体装置において、
各前記配線層の前記複数の絶縁膜は、比誘電率が3.3以下の低誘電率膜を含み、
前記第1のダミー配線および前記第2のダミー配線が、それぞれ、一の前記配線層中の前記低誘電率膜を貫通するとともにその上面が前記一の配線層の上層の他の前記配線層の前記低誘電率膜の下面と接する半導体装置。 - 請求項1から4いずれかに記載の半導体装置において、
前記第2のダミーメタル構造の前記第2のダミー配線の前記上面は、前記多層配線構造の最上層の上面と同水準以上に配置された半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007190873A JP5175066B2 (ja) | 2006-09-15 | 2007-07-23 | 半導体装置 |
TW096130291A TWI353634B (en) | 2006-09-15 | 2007-08-16 | Semiconductor device |
US11/844,928 US7498660B2 (en) | 2006-09-15 | 2007-08-24 | Semiconductor device |
KR1020070089076A KR100879978B1 (ko) | 2006-09-15 | 2007-09-03 | 반도체장치 |
US12/340,334 US7777341B2 (en) | 2006-09-15 | 2008-12-19 | Semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006251567 | 2006-09-15 | ||
JP2006251567 | 2006-09-15 | ||
JP2007190873A JP5175066B2 (ja) | 2006-09-15 | 2007-07-23 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012231330A Division JP5483772B2 (ja) | 2006-09-15 | 2012-10-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008098605A JP2008098605A (ja) | 2008-04-24 |
JP5175066B2 true JP5175066B2 (ja) | 2013-04-03 |
Family
ID=39187743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007190873A Expired - Fee Related JP5175066B2 (ja) | 2006-09-15 | 2007-07-23 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7498660B2 (ja) |
JP (1) | JP5175066B2 (ja) |
KR (1) | KR100879978B1 (ja) |
TW (1) | TWI353634B (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080099884A1 (en) * | 2006-10-31 | 2008-05-01 | Masahio Inohara | Staggered guard ring structure |
US7960814B2 (en) * | 2007-08-08 | 2011-06-14 | Freescale Semiconductor, Inc. | Stress relief of a semiconductor device |
KR101361828B1 (ko) * | 2007-09-03 | 2014-02-12 | 삼성전자주식회사 | 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법 |
US8648444B2 (en) * | 2007-11-29 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer scribe line structure for improving IC reliability |
JP5334459B2 (ja) * | 2008-05-30 | 2013-11-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US8373254B2 (en) * | 2008-07-29 | 2013-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for reducing integrated circuit corner peeling |
JP2010074106A (ja) * | 2008-09-22 | 2010-04-02 | Nec Electronics Corp | 半導体チップ、半導体ウェーハおよびそのダイシング方法 |
KR101581431B1 (ko) | 2009-09-04 | 2015-12-30 | 삼성전자주식회사 | 가드링들을 갖는 반도체 칩들 및 그 제조방법들 |
US8124448B2 (en) * | 2009-09-18 | 2012-02-28 | Advanced Micro Devices, Inc. | Semiconductor chip with crack deflection structure |
JP2011199155A (ja) * | 2010-03-23 | 2011-10-06 | Consortium For Advanced Semiconductor Materials & Related Technologies | デバイス、及びデバイスの層間剥離判定方法 |
JP5468445B2 (ja) | 2010-03-31 | 2014-04-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2012227421A (ja) * | 2011-04-21 | 2012-11-15 | Elpida Memory Inc | 半導体記憶装置 |
JP5879774B2 (ja) * | 2011-06-30 | 2016-03-08 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
US9059191B2 (en) * | 2011-10-19 | 2015-06-16 | International Business Machines Corporation | Chamfered corner crackstop for an integrated circuit chip |
US8592983B2 (en) * | 2011-12-02 | 2013-11-26 | The Boeing Company | Method of integrating a plurality of benzocyclobutene layers with a substrate and an associated device |
US8796855B2 (en) | 2012-01-13 | 2014-08-05 | Freescale Semiconductor, Inc. | Semiconductor devices with nonconductive vias |
JP5945180B2 (ja) * | 2012-07-19 | 2016-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP6044260B2 (ja) * | 2012-10-22 | 2016-12-14 | 富士通セミコンダクター株式会社 | 半導体ウェハ及び半導体装置の製造方法 |
TWI495074B (zh) | 2012-11-30 | 2015-08-01 | Ind Tech Res Inst | 減能結構 |
US9343411B2 (en) * | 2013-01-29 | 2016-05-17 | Intel Corporation | Techniques for enhancing fracture resistance of interconnects |
CN104701271A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN104752325B (zh) * | 2013-12-30 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法、提高晶圆切割成品率的方法 |
US9583410B2 (en) | 2014-03-21 | 2017-02-28 | International Business Machines Corporation | Volumetric integrated circuit and volumetric integrated circuit manufacturing method |
KR20150139357A (ko) * | 2014-06-03 | 2015-12-11 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US20150371956A1 (en) * | 2014-06-19 | 2015-12-24 | Globalfoundries Inc. | Crackstops for bulk semiconductor wafers |
KR102520042B1 (ko) * | 2015-11-25 | 2023-04-12 | 삼성전자주식회사 | 3차원 반도체 장치 |
CN106898589B (zh) * | 2015-12-18 | 2020-03-17 | 联华电子股份有限公司 | 集成电路 |
JP2016178329A (ja) * | 2016-05-26 | 2016-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR102356741B1 (ko) * | 2017-05-31 | 2022-01-28 | 삼성전자주식회사 | 절연층들을 갖는 반도체 소자 및 그 제조 방법 |
JP7367669B2 (ja) * | 2018-04-02 | 2023-10-24 | 株式会社ソシオネクスト | 半導体装置 |
KR102599050B1 (ko) | 2018-08-20 | 2023-11-06 | 삼성전자주식회사 | 반도체 칩의 제조 방법 |
US11373962B2 (en) * | 2020-08-14 | 2022-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Advanced seal ring structure and method of making the same |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065701A (ja) | 1992-06-23 | 1994-01-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH09306872A (ja) | 1996-05-14 | 1997-11-28 | Sony Corp | 半導体装置 |
TW325576B (en) * | 1996-12-12 | 1998-01-21 | Winbond Electronics Corp | The manufacturing methods for die seal |
JPH1174229A (ja) * | 1997-08-29 | 1999-03-16 | Toshiba Microelectron Corp | 半導体装置 |
JP4077987B2 (ja) | 1999-07-12 | 2008-04-23 | ローム株式会社 | 半導体装置の製造方法 |
JP4192348B2 (ja) | 1999-08-09 | 2008-12-10 | 株式会社デンソー | 半導体装置 |
JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004235548A (ja) * | 2003-01-31 | 2004-08-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
WO2004097916A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
CN1617312A (zh) * | 2003-11-10 | 2005-05-18 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
JP4401874B2 (ja) * | 2004-06-21 | 2010-01-20 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4222979B2 (ja) * | 2004-07-28 | 2009-02-12 | Necエレクトロニクス株式会社 | 半導体装置 |
JP2008066716A (ja) * | 2006-08-10 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2007
- 2007-07-23 JP JP2007190873A patent/JP5175066B2/ja not_active Expired - Fee Related
- 2007-08-16 TW TW096130291A patent/TWI353634B/zh not_active IP Right Cessation
- 2007-08-24 US US11/844,928 patent/US7498660B2/en not_active Expired - Fee Related
- 2007-09-03 KR KR1020070089076A patent/KR100879978B1/ko active IP Right Grant
-
2008
- 2008-12-19 US US12/340,334 patent/US7777341B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008098605A (ja) | 2008-04-24 |
US7777341B2 (en) | 2010-08-17 |
KR20080025305A (ko) | 2008-03-20 |
US20080067690A1 (en) | 2008-03-20 |
US7498660B2 (en) | 2009-03-03 |
TWI353634B (en) | 2011-12-01 |
US20100127357A1 (en) | 2010-05-27 |
TW200818300A (en) | 2008-04-16 |
KR100879978B1 (ko) | 2009-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5175066B2 (ja) | 半導体装置 | |
JP5448304B2 (ja) | 半導体装置 | |
JP5235378B2 (ja) | 半導体装置 | |
JP5117791B2 (ja) | 半導体装置 | |
JP5334459B2 (ja) | 半導体装置およびその製造方法 | |
JP4675159B2 (ja) | 半導体装置 | |
JP4636839B2 (ja) | 電子デバイス | |
JP2010074106A (ja) | 半導体チップ、半導体ウェーハおよびそのダイシング方法 | |
JP2006080369A (ja) | 半導体装置 | |
US20110156219A1 (en) | Semiconductor device | |
JP2006005288A (ja) | 半導体装置 | |
JP2011139103A (ja) | 半導体装置 | |
JP2005167198A (ja) | 半導体装置およびその製造方法 | |
KR20090046993A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2007067372A (ja) | 半導体装置 | |
JP2009123733A (ja) | 半導体装置及びその製造方法 | |
JP4675146B2 (ja) | 半導体装置 | |
JP5483772B2 (ja) | 半導体装置 | |
JP2009218504A (ja) | 半導体装置 | |
JP4814694B2 (ja) | 半導体装置 | |
JP2009076782A (ja) | 半導体基板、その製造方法、および半導体チップ | |
JP2009218503A (ja) | 半導体装置及びその製造方法 | |
JP5726989B2 (ja) | 半導体装置 | |
JP5504311B2 (ja) | 半導体装置およびその製造方法 | |
JP2005268395A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5175066 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |