JP4814694B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4814694B2
JP4814694B2 JP2006155666A JP2006155666A JP4814694B2 JP 4814694 B2 JP4814694 B2 JP 4814694B2 JP 2006155666 A JP2006155666 A JP 2006155666A JP 2006155666 A JP2006155666 A JP 2006155666A JP 4814694 B2 JP4814694 B2 JP 4814694B2
Authority
JP
Japan
Prior art keywords
dummy wiring
wiring
semiconductor device
dummy
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006155666A
Other languages
English (en)
Other versions
JP2007027694A (ja
Inventor
康司 竹村
博茂 平野
伊藤  豊
光 佐野
昌男 高橋
功二 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006155666A priority Critical patent/JP4814694B2/ja
Publication of JP2007027694A publication Critical patent/JP2007027694A/ja
Application granted granted Critical
Publication of JP4814694B2 publication Critical patent/JP4814694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、3層以上の配線層を有する半導体装置に関するものである。
デジタル化社会が進むにつれ、半導体装置の高機能化・高速化の要望が強まっている。この要望に応えるための半導体装置の大規模高集積化に伴い、配線の多層化さらには配線の微細化が進んでいる。また、近年、配線の微細化に起因して生じる寄生容量を抑制して半導体装置を高速化するために、従来のシリコン酸化膜やシリコン窒化膜などの酸化物誘電体と比べてより誘電率の低い低誘電率誘電体材料( Low-k材料)が層間絶縁膜に用いられるようになってきている。
特開2003−243401号公報 特開2004−153015号公報
低誘電率材料には、従来の酸化膜誘電体と比較して、ヤング率、硬度及び界面密着性が低く且つ熱膨張率が高いという物理的特性の著しい違いが存在する。このため、低誘電率誘電体材料を用いた半導体装置においては、ワイヤーボンディング時におけるパッド下側の層間絶縁膜界面での剥離若しくはクラックの発生、又は封止後の熱応力に起因するチップコーナー部での剥離若しくはクラックの発生等が問題となっている。このような層間絶縁膜のクラックや剥離等は配線間のリークや断線を引き起こし、半導体装置に致命的ダメージを及ぼす。
それに対して、近年、半導体基板(ウェハ)のチップ領域の外周部に形成されるシールリングとは別個に、チップ強度強化用構造体としてダミー配線構造を設ける技術が用いられているが、応力が大きい場合等においてはこれによっても層間絶縁膜のクラックや剥離等を十分には防止できない場合がある。
前記に鑑み、本発明は、ヤング率、硬度及び界面密着性が低く且つ熱膨張率が高い低誘電率誘電体材料などからなる層間絶縁膜を用いた多層配線構造を有する半導体装置において、機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を確実に防止することを目的とする。
前記の目的を達成するために、本願発明者らは、従来のチップ強度強化用構造体によって層間絶縁膜の剥離等を十分に防止できない理由を検討した結果、以下のような知見を得た。すなわち、従来のチップ強度強化用構造体であるダミー配線構造は、シールリングと同様に、層間絶縁膜中において最上層の配線層から最下層の配線層(又は半導体基板表面部に設けられる不純物層)まで連続的に形成されている。このため、応力に関係する係数(例えばヤング率等:以下、応力係数と称する)についての配線材料と層間絶縁膜材料との間の違いに起因してダミー配線構造が縮むこととなり、その結果、ダミー配線構造の形成箇所において応力集中が生じて層間絶縁膜の剥離等が起こる。
本発明は、以上の知見に基づきなされたものであって、具体的には、本発明に係る半導体装置は、半導体基板上の層間絶縁膜中に積層された少なくとも3層以上の配線層を有する半導体装置であって、前記半導体基板のチップ領域の外周部に設けられたシールリングと、前記チップ領域における前記シールリングの近傍に設けられたチップ強度強化用構造体とを備え、前記チップ強度強化用構造体は複数のダミー配線構造から構成されており、前記複数のダミー配線構造はそれぞれ、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない2層以上の配線層に亘ってビア部を介して連続的に形成されている。
尚、本願において、ダミー配線とは、半導体集積回路に含まれない配線、つまりデバイスの電気的特性に関係のない配線を意味する。
また、本発明の半導体装置において、最下層の配線層は、半導体基板の表面部に設けられた不純物層であってもよい。
また、本発明の半導体装置において、複数のダミー配線構造に代えて、当該各ダミー配線構造と同様にレイアウトされており且つ信号線又は電源線として使用される配線構造を用いてもよい。
また、本発明の半導体装置において、前記複数のダミー配線構造のうちの少なくとも2つのダミー配線構造はそれぞれ、少なくとも1層の同一の配線層に形成されている部分を有していてもよいし、又は前記複数のダミー配線構造のうちの一対のダミー配線構造の少なくとも一方は、他方が形成されていない配線層に形成されている部分を有していてもよい。
また、本発明の半導体装置において、前記複数のダミー配線構造のうちの少なくとも2つのダミー配線構造はそれぞれ、最下層の配線層に形成されている部分を有することが好ましい。
また、本発明の半導体装置において、前記複数のダミー配線構造のうちの少なくとも1つのダミー配線構造は、少なくとも1層の配線層において一の方向に延びる一の部分と、当該配線層において当該一の部分と接続されており且つ他の方向に延びる他の部分とを有することが好ましい。
また、本発明の半導体装置において、前記複数のダミー配線構造は、第1のダミー配線構造と、前記第1のダミー配線構造の最上部よりも下側に最上部を有する第2のダミー配線構造とを含み、前記第1のダミー配線構造と前記第2のダミー配線構造とはそれぞれ、少なくとも2層の同一の配線層に形成されている部分を有し、前記少なくとも2層の同一の配線層のうちの一の配線層に形成されている前記第1のダミー配線構造の一部分と、前記少なくとも2層の同一の配線層のうちの他の配線層に形成されている前記第2のダミー配線構造の一部分とは、平面的に見て互いに重なり合っていることが好ましい。この場合、前記第2のダミー配線構造は3層以上の配線層に亘ってビア部を介してリング状に形成されており、前記第1のダミー配線構造の一部分は、リング状の前記第2のダミー配線構造の内側に配置されていることが好ましい。また、前記第1のダミー配線構造も3層以上の配線層に亘ってビア部を介してリング状に形成されており、前記第2のダミー配線構造の一部分が、リング状の前記第1のダミー配線構造の内側に配置されていることがさらに好ましい。
また、本発明の半導体装置において、前記複数のダミー配線構造はそれぞれ銅を含んでいてもよい。
さらに、本発明の半導体装置において、前記複数のダミー配線構造は、前記チップ領域のコーナー部における前記シールリングの外側に設けられていてもよいし、又は前記チップ領域のコーナー部における前記シールリングの外側及び内側にそれぞれ設けられていてもよい。また、前記複数のダミー配線構造は、前記チップ領域のコーナー部における前記シールリングの外側及び内側並びに前記チップ領域のコーナー部以外の外周部における前記シールリングの外側にそれぞれ設けられていてもよいし、又は前記チップ領域のコーナー部における前記シールリングの内側に設けられていてもよい。
本発明によると、多層配線構造の層間絶縁膜として、ヤング率、硬度及び界面密着性が低く且つ熱膨張率が高い低誘電率誘電体材料等を用いた場合にも、ダミー配線構造からなるチップ強度強化用構造体がシールリングとは別個に設けられているため、ダミー配線構造周辺の層間絶縁膜の機械的強度、特に厚さ方向の強度を増加させることができる。また、チップ強度強化用構造体として、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない2層以上の配線層に亘ってそれぞれ形成されている複数のダミー配線構造を用いるため、配線材料と層間絶縁膜材料との間の応力係数の違いに起因するダミー配線形成箇所での応力集中を緩和することができる。言い換えると、応力発生部位を分散させることができる。従って、パッケージ組立時等における機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を確実に防止でき、それによって不良の発生を防止することができる。
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
図1は第1の実施形態に係る半導体装置、具体的には、配線構造体が設けられた半導体チップの平面図であり、図2は図1の領域R(チップ領域の左上コーナー部)の拡大図である。
まず、始めに、本実施形態に係る半導体装置の構造について図1及び図2を参照しながら説明する。図1及び図2に示すように、半導体基板となるウェハ上に複数のチップ領域(ダイシング後に個片の半導体チップとなる領域)1が設けられている。各チップ領域1はスクライブ領域2によって区画されている。また、各チップ領域1の周縁部には、回路領域を囲むようにシールリング4が設けられていると共に、当該回路領域の周縁部には、半導体チップと外部回路との電気的な接続を行うためのアルミパッド3が設けられている。シールリング4は、ビア部4bと、ビア部4b上に形成された配線部4aとから構成されるリング状(平面的に見て)のパターンを積層することによって構成されている。
前述のように、層間絶縁膜として低誘電率誘電体材料等を用いた半導体装置においては、ワイヤーボンディング時におけるパッド下側の層間膜界面での剥離若しくはクラックの発生、又は封止後における熱応力に起因するチップコーナー部の剥離若しくはクラックの発生等が懸念されている。
それに対して、以下、本実施形態では、層間絶縁膜の破壊を防止できる半導体装置の構造について、本発明のチップ強度強化用構造体を、チップ領域1の周縁部に設けられるシールリング4の近傍に配置する場合を例として説明する。
具体的には、本実施形態のチップ強度強化用構造体5は、チップ領域1のコーナー部におけるシールリング4の外側に設けられている。また、チップ強度強化用構造体5は複数のダミー配線構造(例えばダミー配線構造5A〜5C等)から構成されている。
図3〜図10は第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図(図2のAA’線の断面図と対応する)である。
まず、図3に示すように、例えばシリコンウェハであるシリコン基板(図示省略)上に例えばシリコン酸化膜からなる第1の絶縁膜31を形成した後、第1の絶縁膜31の上に、配線溝パターンを持つレジストマスク(図示省略)をフォトリソグラフィー法により形成し、その後、当該レジストマスクを用いてドライエッチング法により第1の絶縁膜31を部分的にエッチング除去して配線溝を形成する。
次に、前記配線溝が設けられた第1の絶縁膜31の上に、例えばタンタルナイトライド膜とタンタル膜とが積層されてなる多層膜32a及び例えば銅膜32bを順次堆積する。
次に、図4に示すように、多層膜32a及び銅膜32bのそれぞれにおける前記配線溝からはみ出している部分を例えばCMP(chemical mechanical polishing )法により除去すると共に前記配線溝に埋め込まれた銅膜32bの表面を平坦化する。これにより、銅配線(第1層(最下層)配線)32が形成される。続いて、銅配線32上に例えばシリコン窒化炭化膜(SiCN膜)からなる厚さ約30nmの第2の絶縁膜33Aを堆積する。続いて、第2の絶縁膜33A上に例えばシリコン酸化炭化膜(SiCO膜)からなる厚さ約30nmの第3の絶縁膜34Aを堆積する。
次に、図5に示すように、第3の絶縁膜34Aの上に例えば炭素含有シリコン酸化膜(SiOC膜)からなる厚さ約600nmの第4の絶縁膜35Aを堆積する。次に、第4の絶縁膜35Aを表面側から例えばCMP法により厚さ100nm程度研磨して第4の絶縁膜35Aを平坦化する。次に、平坦化された第4の絶縁膜35A上に、例えばシリコン酸化膜からなる厚さ約50nmの第5の絶縁膜36Aを例えばCVD(chemical vapor deposition )法等により堆積する。
次に、図示は省略しているが、第5の絶縁膜36Aの表面に有機反射防止膜を塗布した後、当該有機反射防止膜上に、ホールパターンを持つレジストマスクをフォトリソグラフィ法により形成する。
次に、図6に示すように、前記レジストマスクを用いてドライエッチング法により前記有機反射防止膜、第5の絶縁膜36A及び第4の絶縁膜35Aを部分的にエッチング除去した後、アッシングにより前記レジストマスク及び前記有機反射防止膜を除去する。これにより、第5の絶縁膜36A及び第4の絶縁膜35Aにビアホール37aが形成される。
次に、図7に示すように、フォトリソグラフィ法及びドライエッチング法により、第5の絶縁膜36A及び第4の絶縁膜35Aを部分的にエッチング除去して、ビアホール37aと接続する配線溝37bを形成する。さらに、その後、ビアホール37aの下側の第3の絶縁膜34A及び第2の絶縁膜33Aが除去されて、ビアホール37aが銅配線32に達する。
その後、ビアホール37a及び配線溝37bが設けられた第5の絶縁膜36Aの上に、例えばタンタルナイトライド膜とタンタル膜とが積層されてなる多層膜38A及び例えば銅膜39Aを順次堆積する。次に、多層膜38A及び銅膜39Aのそれぞれにおける配線溝37bからはみ出している部分を例えばCMP法により除去すると共に配線溝37bに埋め込まれた銅膜39Aの表面を平坦化する。これにより、図8に示すように、銅配線(第2層配線)40Aが形成される。このとき、第5の絶縁膜36Aも除去される。
続いて、以上に説明した工程(図4の第2及び第3の絶縁膜33A及び34Aの形成工程)を繰り返し行うことにより、図9に示すように、多層配線構造(本実施形態では第1層配線32及び第2層配線40A並びに第3層配線40B〜第7層配線40Fからなる多層配線構造)を形成する。
その後、図10に示すように、第7層配線40Fの上に、例えばシリコン窒化膜からなる厚さ約200nmの第6の絶縁膜42を例えばCVD法等により堆積した後、第6の絶縁膜42の表面に有機反射防止膜(図示省略)を塗布し、その後、当該有機反射防止膜上に、ホールパターンを持つレジストマスク(図示省略)をフォトリソグラフィーにより形成する。次に、当該レジストマスクを用いてドライエッチ法により前記有機反射防止膜及び第6の絶縁膜42を部分的にエッチング除去した後、アッシングにより前記レジストマスク及び前記有機反射防止膜を除去する。これにより、第6の絶縁膜42に、第7層配線40Fに達するコンタクトホールが形成される。その後、当該コンタクトホールが設けられた第6の絶縁膜42の上に、例えばチタン膜とチタンナイトライド膜とが積層されてなる多層膜(図示省略)及びアルミニウム膜を順次堆積した後、当該各膜をパターニングしてキャップ41を形成する。
以上の工程によって、各チップ領域1の周縁部には、第1層(最下層)配線32、第2層配線40A〜第7層配線40F及びキャップ41からなるシールリング4が形成される。また、チップ領域1のコーナー部におけるシールリング4の外側には、複数のダミー配線構造(例えばダミー配線構造5A〜5E等)からなるチップ強度強化用構造体5が形成される。ここで、各ダミー配線構造はそれぞれ、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない2層以上の配線層に亘ってビア部を介して連続的に形成されている。また、各ダミー配線構造はそれぞれ、他のいずれかのダミー配線構造と同一の配線層(少なくとも1層)に形成されている部分を有する。また、少なくとも1つのダミー配線構造は、他のいずれかのダミー配線構造が形成されていない配線層に形成されている部分を有する。
具体的には、ダミー配線構造5A及び5Cは第5層配線40D〜第7層配線40Fから構成されており、ダミー配線構造5Bは第3層配線40B〜第6層配線40Eから構成されており、ダミー配線構造5Dは第2層配線40A〜第4層配線40Cから構成されており、ダミー配線構造5Eは第1層配線32〜第4層配線40Cから構成されている。
第1の実施形態によると、多層配線構造の層間絶縁膜として、ヤング率、硬度及び界面密着性が低く且つ熱膨張率が高い低誘電率誘電体材料等を用いた場合(本実施形態では例えば炭素含有シリコン酸化膜(SiOC膜)からなる第4の絶縁膜35Aが該当する)にも、ダミー配線構造からなるチップ強度強化用構造体5がシールリング4とは別個に設けられているため、ダミー配線構造周辺の層間絶縁膜の機械的強度、特に厚さ方向の強度を増加させることができる。また、チップ強度強化用構造体5として、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない2層以上の配線層に亘ってそれぞれ形成されている複数のダミー配線構造を用いるため、言い換えると、チップ強度強化用構造体5として、最下層の配線層から最上層の配線層まで連続的に形成されているダミー配線構造を用いないため、配線材料と層間絶縁膜材料との間の応力係数の違いに起因するダミー配線形成箇所での応力集中を緩和することができる。すなわち、応力発生部位を分散させることができる。従って、パッケージ組立時等における機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を確実に防止でき、それによって不良の発生を防止することができる。
尚、第1の実施形態において、チップ強度強化用構造体5を構成する複数のダミー配線構造のうちの一のダミー配線構造が他のダミー配線構造よりも上側に位置しており、且つ一のダミー配線構造と他のダミー配線構造とがそれぞれ、少なくとも2層の同一の配線層に形成されている部分を有する場合には、層間絶縁膜のクラック又は剥離等をより確実に防止するために、次の条件を満たすことが好ましい。すなわち、少なくとも2層の同一の配線層のうちの一の配線層に形成されている一のダミー配線構造の一部分と、少なくとも2層の同一の配線層のうちの他の配線層に形成されている他のダミー配線構造の一部分とは、平面的に見て互いに重なり合っていることが好ましい。具体的には、第1の実施形態においては、図10に示すように、ダミー配線構造5Aとダミー配線構造5B、ダミー配線構造5Cとダミー配線構造5B、ダミー配線構造5Bとダミー配線構造5D、及びダミー配線構造5Bとダミー配線構造5Eはそれぞれ、前述の条件を満たすように互いに重なり合っている。
また、第1の実施形態において、チップ強度強化用構造体5を構成する複数のダミー配線構造のうちの一のダミー配線構造と他のダミー配線構造とは、少なくとも1層の配線層において互いに分離しているならば、その他の配線層において互いに接続していてもよい。
(第1の実施形態の変形例)
以下、本発明の第1の実施形態の変形例に係る半導体装置及びその製造方法について説明する。
前述のように、第1の実施形態においては、ダミー配線構造5Aとダミー配線構造5B、ダミー配線構造5Cとダミー配線構造5B、ダミー配線構造5Bとダミー配線構造5D、及びダミー配線構造5Bとダミー配線構造5Eはそれぞれ、互いに重なり合う部分(以下、オーバーラップ部と称する)を有していた。
それに対して、本変形例においては、これらのダミー配線構造のオーバーラップ部の全部又は一部を設けない。このようにすると、ダミー配線構造の配置面積を低減しつつ、パッケージ組立時等における機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を十分に防止することができる。
(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
図11は第2の実施形態に係る半導体装置、具体的には、配線構造体が設けられた半導体チップの断面図であり、図10に示す第1の実施形態に係る半導体装置の断面図と対応するものである。尚、図11においては、図1〜図10に示す第1実施形態と同一の構成要素には同一の符号を付すことにより、説明を省略し又は簡略にする。
図11に示すように、第1の実施形態と同様に、第2の実施形態においても、各チップ領域1の周縁部に、第1層(最下層)配線32、第2層配線40A〜第7層配線40F及びキャップ41からなるシールリング4が形成されている。また、チップ領域1のコーナー部におけるシールリング4の外側に、複数のダミー配線構造(例えばダミー配線構造51A〜51E等)からなるチップ強度強化用構造体5が形成されている。ここで、各ダミー配線構造はそれぞれ、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない2層以上の配線層に亘ってビア部を介して連続的に形成されている。また、各ダミー配線構造はそれぞれ、他のいずれかのダミー配線構造と同一の配線層(少なくとも1層)に形成されている部分を有する。また、少なくとも1つのダミー配線構造は、他のいずれかのダミー配線構造が形成されていない配線層に形成されている部分を有する。
第2の実施形態の特徴は、複数のダミー配線構造のうちの少なくとも2つのダミー配線構造がそれぞれ、最下層の配線層に形成されている部分を有することである。
具体的には、ダミー配線構造51A及び51Cは第5層配線40D〜第7層配線40Fから構成されており、ダミー配線構造51Bは第1層配線32〜第6層配線40Eから構成されており、ダミー配線構造51Dは第1層配線32〜第4層配線40Cから構成されており、ダミー配線構造51Eは第1層配線32〜第4層配線40Cから構成されている。すなわち、ダミー配線構造51B、51D及び51Eがそれぞれ、最下層の配線層に形成されている部分を有する。
第2の実施形態によると、第1の実施形態と同様の効果に加えて、次のような効果が得られる。第1層(最下層)配線32上に形成されている、シリコン酸化炭化膜(SiCO膜)からなる第3の絶縁膜34Aと炭素含有シリコン酸化膜(SiOC膜)からなる第4の絶縁膜35Aとの界面は、当該両絶縁膜の機械的性質が大きく異なるために、当該界面の密着性が他の界面と比べて劣ると考えられている。それに対して、本実施形態においては、ダミー配線構造51B、51D及び51Eのそれぞれのビア部(第1層(最下層)配線32と第2層配線40Aとを接続するビア部)によって、第3の絶縁膜34Aと第4の絶縁膜35Aとが接続されているため、当該両絶縁膜の界面の密着性を向上させることができる。従って、パッケージ組立時等における機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等をより確実に防止することができる。
尚、第2の実施形態において、チップ強度強化用構造体5を構成する複数のダミー配線構造のうちの一のダミー配線構造が他のダミー配線構造よりも上側に位置しており、且つ一のダミー配線構造と他のダミー配線構造とがそれぞれ、少なくとも2層の同一の配線層に形成されている部分を有する場合には、層間絶縁膜のクラック又は剥離等をより確実に防止するために、次の条件を満たすことが好ましい。すなわち、少なくとも2層の同一の配線層のうちの一の配線層に形成されている一のダミー配線構造の一部分と、少なくとも2層の同一の配線層のうちの他の配線層に形成されている他のダミー配線構造の一部分とは、平面的に見て互いに重なり合っていることが好ましい。具体的には、第2の実施形態においては、図11に示すように、ダミー配線構造51Aとダミー配線構造51B、ダミー配線構造51Cとダミー配線構造51B、ダミー配線構造51Bとダミー配線構造51D、及びダミー配線構造51Bとダミー配線構造51Eはそれぞれ、前述の条件を満たすように互いに重なり合っている。
また、第2の実施形態において、チップ強度強化用構造体5を構成する複数のダミー配線構造のうちの一のダミー配線構造と他のダミー配線構造とは、少なくとも1層の配線層において互いに分離しているならば、その他の配線層において互いに接続していてもよい。
(第2の実施形態の変形例)
以下、本発明の第2の実施形態の変形例に係る半導体装置及びその製造方法について説明する。
前述のように、第2の実施形態においては、チップ強度強化用構造体5として、例えばダミー配線構造51A〜51E等が設けられていた。
それに対して、本変形例においては、最下層の配線層に形成されている部分を持たないダミー配線構造、例えばダミー配線構造51A及び51C等の全部又は一部を設けない。このようにすると、ダミー配線構造の配置面積を低減しつつ、パッケージ組立時等における機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を十分に防止することができる。
尚、前述のように、第2の実施形態においては、ダミー配線構造51Aとダミー配線構造51B、ダミー配線構造51Cとダミー配線構造51B、ダミー配線構造51Bとダミー配線構造51D、及びダミー配線構造51Bとダミー配線構造51Eはそれぞれ、互いに重なり合うオーバーラップ部を有していた。
それに対して、本変形例においては、これらのダミー配線構造のオーバーラップ部の全部又は一部を設けなくてもよい。このようにすると、ダミー配線構造の配置面積を低減しつつ、各種ストレスに起因する層間絶縁膜のクラック又は剥離等を十分に防止することができる。
(第3の実施形態)
以下、本発明の第3の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
図12は第3の実施形態に係る半導体装置(具体的には配線構造体が設けられた半導体チップ)におけるチップ領域の左上コーナー部の拡大平面図であって、図1の領域R(チップ領域の左上コーナー部)の拡大図のバリエーションである。また、図13は、図12におけるBB’線の断面図であり、図14は、図12におけるCC’線の断面図である。尚、図12〜図14において、図1〜図10に示す第1実施形態と同一の構成要素には同一の符号を付すことにより、説明を省略し又は簡略にする。
図12〜図14に示すように、第1の実施形態と同様に、第3の実施形態においても、各チップ領域1の周縁部に、第1層(最下層)配線32、第2層配線40A〜第7層配線40F及びキャップ41からなるシールリング4が形成されている。また、チップ領域1のコーナー部におけるシールリング4の外側に、複数のダミー配線構造(例えばダミー配線構造61及び62等)からなるチップ強度強化用構造体5が形成されている。ここで、各ダミー配線構造はそれぞれ、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない2層以上の配線層に亘ってビア部を介して連続的に形成されている。また、各ダミー配線構造はそれぞれ、他のいずれかのダミー配線構造と同一の配線層(少なくとも1層)に形成されている部分を有する。また、少なくとも1つのダミー配線構造は、他のいずれかのダミー配線構造が形成されていない配線層に形成されている部分を有する。
第3の実施形態の第1の特徴は、チップ強度強化用構造体5を構成する複数のダミー配線構造が、ダミー配線構造61と、ダミー配線構造61の最上部よりも下側に最上部を有するダミー配線構造62とを含み、ダミー配線構造61及び62が少なくとも2層(本実施形態では2層)の同一の配線層に形成されている部分を有し、当該2層の同一の配線層のうちの一の配線層に形成されているダミー配線構造61の一部分と、当該2層の同一の配線層のうちの他の配線層に形成されているダミー配線構造62の一部分とが、平面的に見て互いに重なり合っていることである。
また、第3の実施形態の第2の特徴は、ダミー配線構造61及び62が共に3層以上の配線層に亘ってビア部を介してリング状(断面的に見て)に形成されており、ダミー配線構造61の一部分が当該リング状のダミー配線構造62の内側に配置されていると共にダミー配線構造62の一部分が当該リング状のダミー配線構造61の内側に配置されていることである。図15は、リング状のダミー配線構造61とリング状のダミー配線構造62とが互いに組み合わせられた様子を模式的に示している。尚、ダミー配線構造61とダミー配線構造62とは電気的に接続されていない。
具体的には、ダミー配線構造61は第4層配線40C〜第7層配線40Fから構成されており、ダミー配線構造62は第1層配線32〜第5層配線40Dから構成されている。そして、ダミー配線構造61の第4層配線40Cがリング状のダミー配線構造62の内側に配置されていると共に、ダミー配線構造62の第5層配線40Dがリング状のダミー配線構造61の内側に配置されている。すなわち、ダミー配線構造61の第4層配線40Cとダミー配線構造62の第5層配線40Dとは、平面的に見て互いに重なり合っている。
第3の実施形態によると、第1の実施形態と同様の効果に加えて、リング状のダミー配線構造同士を組み合わせることによって、パッケージ組立時等における機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等をより確実に防止することができる。
尚、第3の実施形態において、ダミー配線構造61及び62の両方をリング状に形成したが、いずれか一方のみをリング状に形成し且つ当該一方のリング状構造の内側に他方の一部分を配置した場合にも、各種ストレスに起因する層間絶縁膜のクラック又は剥離等を十分に防止することができる。
また、第3の実施形態においては、ダミー配線構造61を4層構成でリング状に形成すると共に、ダミー配線構造62を5層構成でリング状に形成した。しかし、リング状のダミー配線構造を構成するための配線層の数(以下、設置層数と称する)は特に限定されるものではなく、当該ダミー配線構造の設置領域に応じて適宜変化させることができる。また、第3の実施形態においては、ダミー配線構造61及び62を共に1重の閉曲線リング状に形成した。しかし、各ダミー配線構造内におけるリング状構造(閉曲線)の数は特に限定されるものではなく、当該ダミー配線構造の設置領域又は設置層数に応じて適宜変化させることができる。すなわち、八の字型又ははしご型等の形状を持つダミー配線構造を設けてもよく、さらには、例えばはしご型の形状を持つダミー配線構造における各リング状構造に対して、その上側又は下側から、他のリング状のダミー配線構造を組み合わせてもよい。また、第3の実施形態においては、断面的に見てリング状に形成されたダミー配線構造同士を組み合わせた。しかし、これに代えて、断面的に見てリング状に形成されたダミー配線構造と、平面的に見てリング状に形成されたダミー配線構造(当該ダミー配線構造については設置層数を1としてもよい)とを組み合わせてもよい。このように、第3の実施形態については種々の変形が可能である。
また、第3の実施形態において、ダミー配線構造61とダミー配線構造62とは、少なくとも1層の配線層において互いに分離しているならば、その他の配線層において互いに接続していてもよい。
(第4の実施形態)
以下、本発明の第4の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
図16は第4の実施形態に係る半導体装置(具体的には配線構造体が設けられた半導体チップ)におけるチップ領域の左上コーナー部の拡大平面図であって、図1の領域R(チップ領域の左上コーナー部)の拡大図のバリエーションである。尚、図16においては、図1〜図10に示す第1実施形態と同一の構成要素には同一の符号を付すことにより、説明を省略し又は簡略にする。
図16に示すように、第1の実施形態と同様に、第4の実施形態においても、チップ領域1の周縁部には、回路領域を囲むようにシールリング4が設けられている。シールリング4は、ビア部4bと、ビア部4b上に形成された配線部4aとから構成されるリング状(平面的に見て)のパターンを積層することによって構成されている。また、チップ領域1のコーナー部におけるシールリング4の外側にチップ強度強化用構造体5が設けられている。チップ強度強化用構造体5は複数のダミー配線構造(例えばダミー配線構造5A〜5C等)から構成されている。尚、チップ強度強化用構造体5の各ダミー配線構造の断面構成は、図10に示す第1の実施形態と同様であるとする。
第4の実施形態の特徴は、チップ強度強化用構造体5と同様の複数のダミー配線構造から構成されるチップ強度強化用構造体6が、チップ領域1のコーナー部におけるシールリング4の内側(つまり回路領域)に設けられていることである。
第4の実施形態によると、第1の実施形態と同様の効果に加えて、次のような効果が得られる。すなわち、チップ強度強化用構造体5のダミー配線構造周辺の層間絶縁膜の機械的強度に加えて、チップ強度強化用構造体6のダミー配線構造周辺の層間絶縁膜の機械的強度、特に厚さ方向の強度を増加させることができる。また、配線材料と層間絶縁膜材料との間の応力係数の違いに起因する応力発生部位をチップコーナー部のみならず回路領域にも分散させることができる。従って、パッケージ組立時等における機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等をより確実に防止することができる。
尚、第4の実施形態において、チップ強度強化用構造体5及び6の各ダミー配線構造の断面構成として、図10に示す第1の実施形態と同様の断面構成を用いた。しかし、これに代えて、他の断面構成、例えば図11に示す第2の実施形態又は図13及び図14に示す第3の実施形態と同様の断面構成を用いてもよい。また、チップ強度強化用構造体6のダミー配線構造の断面構成が、チップ強度強化用構造体5のダミー配線構造の断面構成と異なっていてもよい。
(第5の実施形態)
以下、本発明の第5の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
図17は第5の実施形態に係る半導体装置(具体的には配線構造体が設けられた半導体チップ)におけるチップ領域の左上コーナー部の拡大平面図であって、図1の領域R(チップ領域の左上コーナー部)の拡大図のバリエーションである。尚、図17においては、図1〜図10に示す第1実施形態と同一の構成要素には同一の符号を付すことにより、説明を省略し又は簡略にする。
図17に示すように、第1の実施形態と同様に、第5の実施形態においても、チップ領域1の周縁部には、回路領域を囲むようにシールリング4が設けられている。シールリング4は、ビア部4bと、ビア部4b上に形成された配線部4aとから構成されるリング状(平面的に見て)のパターンを積層することによって構成されている。また、チップ領域1のコーナー部におけるシールリング4の外側にチップ強度強化用構造体5が設けられている。チップ強度強化用構造体5は複数のダミー配線構造(例えばダミー配線構造5A〜5C等)から構成されている。尚、チップ強度強化用構造体5の各ダミー配線構造の断面構成は、図10に示す第1の実施形態と同様であるとする。
第5の実施形態の特徴は、チップ強度強化用構造体5と同様の複数のダミー配線構造から構成されるチップ強度強化用構造体6が、チップ領域1のコーナー部におけるシールリング4の内側(つまり回路領域)に設けられていることと、チップ強度強化用構造体5と同様の複数のダミー配線構造から構成されるチップ強度強化用構造体7が、チップ領域1のコーナー部以外の外周部におけるシールリング4の外側に設けられていることである。
第5の実施形態によると、第1の実施形態と同様の効果に加えて、次のような効果が得られる。すなわち、チップ強度強化用構造体5のダミー配線構造周辺の層間絶縁膜の機械的強度に加えて、チップ強度強化用構造体6及び7のそれぞれのダミー配線構造周辺の層間絶縁膜の機械的強度、特に厚さ方向の強度を増加させることができる。また、配線材料と層間絶縁膜材料との間の応力係数の違いに起因する応力発生部位をチップコーナー部のみならず回路領域及びチップ外周部にも分散させることができる。従って、パッケージ組立時等における機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等をより確実に防止することができる。
尚、第5の実施形態において、チップ強度強化用構造体5〜7の各ダミー配線構造の断面構成として、図10に示す第1の実施形態と同様の断面構成を用いた。しかし、これに代えて、他の断面構成、例えば図11に示す第2の実施形態又は図13及び図14に示す第3の実施形態と同様の断面構成を用いてもよい。また、チップ強度強化用構造体5〜7のダミー配線構造の断面構成として2種類以上の異なる断面構成を用いてもよい。
(第6の実施形態)
以下、本発明の第6の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
図18は第6の実施形態に係る半導体装置(具体的には配線構造体が設けられた半導体チップ)におけるチップ領域の左上コーナー部の拡大平面図であって、図1の領域R(チップ領域の左上コーナー部)の拡大図のバリエーションである。尚、図18においては、図1〜図10に示す第1実施形態と同一の構成要素には同一の符号を付すことにより、説明を省略し又は簡略にする。
図18に示すように、第1の実施形態と同様に、第6の実施形態においても、チップ領域1の周縁部には、回路領域を囲むようにシールリング4が設けられている。シールリング4は、ビア部4bと、ビア部4b上に形成された配線部4aとから構成されるリング状(平面的に見て)のパターンを積層することによって構成されている。
第6の実施形態の特徴、つまり第1の実施形態と異なっている点は、チップ強度強化用構造体5が、チップ領域1のコーナー部におけるシールリング4の内側に設けられていることである。尚、チップ強度強化用構造体5は複数のダミー配線構造(例えばダミー配線構造5A〜5C等)から構成されていると共に、チップ強度強化用構造体5の各ダミー配線構造の断面構成は、図10に示す第1の実施形態と同様であるとする。
ところで、パッケージ組立時等における層間絶縁膜の剥離等は、チップコーナー部を起点として生じる場合が多いが、本実施形態のように、チップコーナー部におけるシールリング4の内側にチップ強度強化用構造体5を設けた場合にも、当該剥離等の不具合を十分に防止することができる。すなわち、第1の実施形態と同様に、ダミー配線構造周辺の層間絶縁膜の機械的強度、特に厚さ方向の強度を増加させることができると共に、配線材料と層間絶縁膜材料との間の応力係数の違いに起因する応力発生部位を分散させることができる。従って、パッケージ組立時等における機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を確実に防止でき、それによって不良の発生を防止することができる。
尚、第6の実施形態において、チップ強度強化用構造体5の各ダミー配線構造の断面構成として、図10に示す第1の実施形態と同様の断面構成を用いた。しかし、これに代えて、他の断面構成、例えば図11に示す第2の実施形態又は図13及び図14に示す第3の実施形態と同様の断面構成を用いてもよい。
また、第1〜第6の実施形態及びそれらの変形例において、最下層配線32に代えて、半導体基板の表面部に設けられた不純物層を用いてもよい。
また、第1〜第6の実施形態及びそれらの変形例において、チップ強度強化用構造体5〜7を構成する複数のダミー配線構造に代えて、当該各ダミー配線構造と同様にレイアウトされており且つ信号線又は電源線として使用される配線構造を用いてもよい。
また、第1〜第6の実施形態及びそれらの変形例において、層間絶縁膜のクラック又は剥離等をより確実に防止するために、チップ強度強化用構造体5〜7を構成する複数のダミー配線構造のうちの少なくとも1つのダミー配線構造は、少なくとも1層の配線層において一の方向に延びる一の部分と、当該配線層において当該一の部分と接続されており且つ他の方向に延びる他の部分とを有することが好ましい。
以上に説明したように、本発明は、3層以上の配線層を有する半導体装置に関し、特に、低誘電率誘電体材料などからなる層間絶縁膜を用いた多層配線構造を有する半導体装置に適用した場合には、機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を確実に防止できるという効果が得られ、非常に有用である。
図1は本発明の第1の実施形態に係る半導体装置の平面図である。 図2は図1の領域R(チップ領域の左上コーナー部)の拡大図である。 図3は本発明の第1実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図4は本発明の第1実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図5は本発明の第1実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図6は本発明の第1実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図7は本発明の第1実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図8は本発明の第1実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図9は本発明の第1実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図10は本発明の第1実施形態に係る半導体装置の製造方法の一工程を示す断面図である。 図11は本発明の第2実施形態に係る半導体装置の断面図である。 図12は本発明の第3実施形態に係る半導体装置におけるチップ領域の左上コーナー部の拡大平面図である。 図13は図12におけるBB’線の断面図である。 図14は図12におけるCC’線の断面図である。 図15は本発明の第3実施形態に係る半導体装置のチップ強度強化用構造体を構成するリング状のダミー配線構造同士を組み合わせた様子を模式的に示す図である。 図16は本発明の第4実施形態に係る半導体装置におけるチップ領域の左上コーナー部の拡大平面図である。 図17は本発明の第5実施形態に係る半導体装置におけるチップ領域の左上コーナー部の拡大平面図である。 図18は本発明の第6実施形態に係る半導体装置におけるチップ領域の左上コーナー部の拡大平面図である。
符号の説明
1 チップ領域
2 スクライブ領域
3 アルミパッド
4 シールリング
4a 配線部
4b ビア部
5〜7 チップ強度強化用構造体
5A〜5E、51A〜51E、61、62 ダミー配線構造
31 第1の絶縁膜
32、40A〜40F 銅配線
32a、38A〜38F 多層膜
32b、39A〜39F 銅膜
33A〜33F 第2の絶縁膜
34A〜34F 第3の絶縁膜
35A〜35F 第4の絶縁膜
36A〜36F 第5の絶縁膜
37a ビアホール
37b 配線溝
41 キャップ
42 第6の絶縁膜

Claims (13)

  1. 半導体基板上の層間絶縁膜中に積層された少なくとも3層以上の配線層を有する半導体装置であって、
    前記半導体基板のチップ領域の外周部に設けられたシールリングと、
    前記チップ領域における前記シールリングの近傍に設けられたチップ強度強化用構造体とを備え、
    前記チップ強度強化用構造体は複数のダミー配線構造から構成されており、
    前記複数のダミー配線構造はそれぞれ、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない2層以上の配線層に亘ってビア部を介して連続的に形成されており、
    前記複数のダミー配線構造のうちの一対のダミー配線構造の少なくとも一方は、他方が形成されていない配線層に形成されている部分を有することを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記複数のダミー配線構造のうちの少なくとも2つのダミー配線構造はそれぞれ、少なくとも1層の同一の配線層に形成されている部分を有することを特徴とする半導体装置。
  3. 請求項1又は2に記載の半導体装置において、
    前記層間絶縁膜は、シリコン窒化炭化膜と、前記シリコン窒化炭化膜の上側に形成された炭素含有シリコン酸化膜とを含むことを特徴とする半導体装置。
  4. 請求項1〜3のいずれか1項に記載の半導体装置において、
    前記複数のダミー配線構造のうちの少なくとも2つのダミー配線構造はそれぞれ、最下層の配線層に形成されている部分を有することを特徴とする半導体装置。
  5. 請求項1〜4のいずれか1項に記載の半導体装置において、
    前記複数のダミー配線構造のうちの少なくとも1つのダミー配線構造は、少なくとも1層の配線層において一の方向に延びる一の部分と、当該配線層において当該一の部分と接続されており且つ他の方向に延びる他の部分とを有することを特徴とする半導体装置。
  6. 請求項1〜5のいずれか1項に記載の半導体装置において、
    前記複数のダミー配線構造は、第1のダミー配線構造と、前記第1のダミー配線構造の最上部よりも下側に最上部を有する第2のダミー配線構造とを含み、
    前記第1のダミー配線構造と前記第2のダミー配線構造とはそれぞれ、少なくとも2層の同一の配線層に形成されている部分を有し、
    前記少なくとも2層の同一の配線層のうちの一の配線層に形成されている前記第1のダミー配線構造の一部分と、前記少なくとも2層の同一の配線層のうちの他の配線層に形成されている前記第2のダミー配線構造の一部分とは、平面的に見て互いに重なり合っていることを特徴とする半導体装置。
  7. 請求項6に記載の半導体装置において、
    前記第2のダミー配線構造は3層以上の配線層に亘ってビア部を介して断面的に見てリング状に形成されており、
    前記第1のダミー配線構造の一部分は、リング状の前記第2のダミー配線構造の内側に配置されていることを特徴とする半導体装置。
  8. 請求項7に記載の半導体装置において、
    前記第1のダミー配線構造は3層以上の配線層に亘ってビア部を介して断面的に見てリング状に形成されており、
    前記第2のダミー配線構造の一部分は、リング状の前記第1のダミー配線構造の内側に配置されていることを特徴とする半導体装置。
  9. 請求項1〜8のいずれか1項に記載の半導体装置において、
    前記複数のダミー配線構造はそれぞれ銅を含むことを特徴とする半導体装置。
  10. 請求項1〜9のいずれか1項に記載の半導体装置において、
    前記複数のダミー配線構造は、前記チップ領域のコーナー部における前記シールリングの外側に設けられていることを特徴とする半導体装置。
  11. 請求項1〜9のいずれか1項に記載の半導体装置において、
    前記複数のダミー配線構造は、前記チップ領域のコーナー部における前記シールリングの外側及び内側にそれぞれ設けられていることを特徴とする半導体装置。
  12. 請求項1〜9のいずれか1項に記載の半導体装置において、
    前記複数のダミー配線構造は、前記チップ領域のコーナー部における前記シールリングの外側及び内側並びに前記チップ領域のコーナー部以外の外周部における前記シールリングの外側にそれぞれ設けられていることを特徴とする半導体装置。
  13. 請求項1〜9のいずれか1項に記載の半導体装置において、
    前記複数のダミー配線構造は、前記チップ領域のコーナー部における前記シールリングの内側に設けられていることを特徴とする半導体装置。
JP2006155666A 2005-06-16 2006-06-05 半導体装置 Active JP4814694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006155666A JP4814694B2 (ja) 2005-06-16 2006-06-05 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005176824 2005-06-16
JP2005176824 2005-06-16
JP2006155666A JP4814694B2 (ja) 2005-06-16 2006-06-05 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011088909A Division JP2011139103A (ja) 2005-06-16 2011-04-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2007027694A JP2007027694A (ja) 2007-02-01
JP4814694B2 true JP4814694B2 (ja) 2011-11-16

Family

ID=37787995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006155666A Active JP4814694B2 (ja) 2005-06-16 2006-06-05 半導体装置

Country Status (1)

Country Link
JP (1) JP4814694B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081351A (ja) * 2007-09-27 2009-04-16 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP6569334B2 (ja) * 2015-07-01 2019-09-04 大日本印刷株式会社 多層配線構造体及び多層配線構造体を用いた半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521975B1 (en) * 1999-05-20 2003-02-18 Texas Instruments Incorporated Scribe street seals in semiconductor devices and method of fabrication
JP4005958B2 (ja) * 2002-09-03 2007-11-14 株式会社東芝 半導体装置
JP2004153015A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
JP4776195B2 (ja) * 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2007027694A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
JP2011139103A (ja) 半導体装置
JP5175066B2 (ja) 半導体装置
JP4401874B2 (ja) 半導体装置
JP4699172B2 (ja) 半導体装置
JP5329068B2 (ja) 半導体装置
US7675175B2 (en) Semiconductor device having isolated pockets of insulation in conductive seal ring
JP4801296B2 (ja) 半導体装置及びその製造方法
JP5106933B2 (ja) 半導体装置
US7250681B2 (en) Semiconductor device and a method of manufacturing the semiconductor device
JP2004153015A (ja) 半導体装置及びその製造方法
TWI311790B (en) Semiconductor device having bonding pad above low-k kielectric film and manufacturing method therefor
JP2006190839A (ja) 半導体装置及びその製造方法
US8421236B2 (en) Semiconductor device
JP4814694B2 (ja) 半導体装置
JP2005327913A (ja) 半導体装置
JP5582879B2 (ja) 半導体装置及びその製造方法
JP5945180B2 (ja) 半導体装置及びその製造方法
JP5041088B2 (ja) 半導体装置
JP2004235586A (ja) 半導体装置
JP2008041804A (ja) 半導体装置及びその製造方法
JP5932079B2 (ja) 半導体装置
JP5483772B2 (ja) 半導体装置
JP5553923B2 (ja) 半導体装置
JP2006324388A (ja) 半導体装置およびその製造方法
JP5801329B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110826

R150 Certificate of patent or registration of utility model

Ref document number: 4814694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3