JP2005327913A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005327913A
JP2005327913A JP2004144853A JP2004144853A JP2005327913A JP 2005327913 A JP2005327913 A JP 2005327913A JP 2004144853 A JP2004144853 A JP 2004144853A JP 2004144853 A JP2004144853 A JP 2004144853A JP 2005327913 A JP2005327913 A JP 2005327913A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
film
dummy wiring
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004144853A
Other languages
English (en)
Inventor
Takeshi Kosugi
武史 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004144853A priority Critical patent/JP2005327913A/ja
Publication of JP2005327913A publication Critical patent/JP2005327913A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05094—Disposition of the additional element of a plurality of vias at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

【課題】 ボンディングパッドの下方で発生するＬｏｗ−ｋ膜と他の膜との界面での剥離を簡便に抑制することのできる半導体装置を提供する。
【解決手段】 第２の層間絶縁膜４および第１のストッパ膜３を貫通するダミー配線１２と、第３の層間絶縁膜６および第２のストッパ膜５を貫通するダミー配線１３と、第４の層間絶縁膜８および第３のストッパ膜７を貫通するダミー配線１４とを有する。第２の層間絶縁膜４、第３の層間絶縁膜６および第４の層間絶縁膜８はＬｏｗ−ｋ膜である。また、ダミー配線１２，１３，１４は、ボンディングパッド１０の下部領域であってその周辺部近傍に設けられるとともに、ダミー配線１３は、ダミー配線１２，１４と多層配線構造の断面方向で重ならない位置に配置される。
【選択図】 図１

Description

本発明は、半導体装置に関し、より詳しくは、低誘電率絶縁膜を有する半導体装置に関する。
近年の半導体装置の微細化・高速化に伴い、配線構造の多層化が進んでいる。しかし、このような微細化、高速化および多層化が進むにつれて、配線抵抗並びに配線間および配線層間の寄生容量の増大による信号遅延が問題となる。信号遅延Ｔは配線抵抗Ｒと寄生容量Ｃの積に比例することから、信号遅延Ｔを小さくするためには、配線層の低抵抗化とともに寄生容量を小さくすることが必要となる。
配線抵抗Ｒを低減するには、配線材料としてより低抵抗のものを用いればよい。具体的には、従来のアルミニウム（Ａｌ）配線から銅（Ｃｕ）配線へ移行することなどが挙げられる。
一方、配線層間の寄生容量Ｃは、配線層の間に設けられる層間絶縁膜の比誘電率ε、配線層の間隔ｄおよび配線層の側面積Ｓとの間にＣ＝（ε・Ｓ）／ｄの関係がある。したがって、寄生容量Ｃを低減するには、層間絶縁膜の低誘電率化を図ることが必要となる。
低誘電率の層間絶縁膜（以下、Ｌｏｗ−ｋ膜という。）としては、例えば、ＳｉＣ膜またはＳｉＯ２膜中にメチル基を導入したＳｉＯＣ（Ｃａｒｂｏｎ Ｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｏｘｉｄｅ）膜などの他、ＳｉＯ２膜を多孔質化した膜なども知られている。
図３（ａ）は従来の半導体装置の平面図であり、図３（ｂ）は図３（ａ）のＣ−Ｃ線に沿う断面図である。図３（ｂ）において、シリコン基板４１上には、第１の層間絶縁膜４２、第１のストッパ膜４３、第２の層間絶縁膜４４、第２のストッパ膜４５、第３の層間絶縁膜４６、第３のストッパ膜４７および第４の層間絶縁膜４８がこの順に形成されている。ここで、第２の層間絶縁膜４４、第３の層間絶縁膜４６および第４の層間絶縁膜４８としてＬｏｗ−ｋ膜が使用される。また、第４の層間絶縁膜４８の上には、パターニングされた第１のパッシベーション膜４９、ボンディングパッド５０および第２のパッシベーション膜５１が形成されている。一方、図３（ａ）において、５１は第２のパッシベーション膜であり、５０はボンディングパッドである。ボンディングパッド５０は、半導体集積回路が外部装置との電気的な接続をとるためのものであり、アルミニウムまたはアルミニウムの合金などで構成される。
ところで、Ｌｏｗ−ｋ膜はストッパ膜やボンディングパッドとの密着性が低いために、後工程で行われるワイヤボンディング、プロービングまたはダイシングの際の衝撃によって、これらの界面に剥離が発生するという問題があった。具体的には、図３（ｂ）において、第２の層間絶縁膜４４と、第１のストッパ膜４３や第２のストッパ膜４５との界面、第３の層間絶縁膜４６と第２のストッパ膜４５や第３のストッパ膜４７との界面、および第４の層間絶縁膜４８と第３のストッパ膜４７やボンディングパッド５０との界面で剥離が発生する。
Ｌｏｗ−ｋ膜を使用した場合に多く発生するボンディングパッドのクラックの問題に対しては、ボンディングパッド下のＬｏｗ−ｋ膜を配線によって周辺のＬｏｗ−ｋ膜から完全に孤立させる方法が提案されている（例えば、特許文献１参照。）。しかしながら、この方法では、ボンディングパッド下のＬｏｗ−ｋ膜を孤立させる配線が他の配線と電気的な接触をとるために、配線形成に必要なマスクのパターンが複雑なものになるという問題があった。
特表２００３−５３０６９６号公報
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、ボンディングパッドの下方で発生するＬｏｗ−ｋ膜と他の膜との界面での剥離を簡便に抑制することのできる半導体装置を提供することにある。
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
本発明は、半導体基板の上に形成された多層配線構造を備える半導体装置において、この多層配線構造が、第１のストッパ膜と、この第１のストッパ膜の上に形成された第１の層間絶縁膜と、この第１の層間絶縁膜の上に形成された第２のストッパ膜と、この第２のストッパ膜の上に形成された第２の層間絶縁膜と、この第２の層間絶縁膜の上に形成されたボンディングパッドと、第１の層間絶縁膜および第１のストッパ膜を貫通する第１のダミー配線と、第２の層間絶縁膜および第２のストッパ膜を貫通する第２のダミー配線とを有する。ここで、第１の層間絶縁膜および第２の層間絶縁膜はシリコン酸化膜より低い比誘電率の絶縁膜である。また、第１のダミー配線および第２のダミー配線は、ボンディングパッドの下部領域であってこのボンディングパッドの周辺部近傍に設けられるとともに、第１のダミー配線は、第２のダミー配線と多層配線構造の断面方向で重ならない位置に配置される。
本発明は、半導体基板の上に形成された多層配線構造を備える半導体装置において、この多層配線構造が、第１のストッパ膜と、この第１のストッパ膜の上に形成された第１の層間絶縁膜と、この第１の層間絶縁膜の上に形成された第２のストッパ膜と、この第２のストッパ膜の上に形成された第２の層間絶縁膜と、この第２の層間絶縁膜の上に形成された第３のストッパ膜と、この第３のストッパ膜の上に形成された第３の層間絶縁膜と、この第３の層間絶縁膜の上に形成されたボンディングパッドと、第１の層間絶縁膜および第１のストッパ膜を貫通する第１のダミー配線と、第２の層間絶縁膜および第２のストッパ膜を貫通する第２のダミー配線と、第３の層間絶縁膜および第３のストッパ膜を貫通する第３のダミー配線とを有する。ここで、第１の層間絶縁膜、第２の層間絶縁膜および第３の層間絶縁膜はシリコン酸化膜より低い比誘電率の絶縁膜（Ｌｏｗ−ｋ膜）である。また、第１のダミー配線、第２のダミー配線および第３のダミー配線は、ボンディングパッドの下部領域であってこのボンディングパッドの周辺部近傍に設けられるとともに、第２のダミー配線は、第１のダミー配線および第３のダミー配線と多層配線構造の断面方向で重ならない位置に配置される。
尚、本明細書において、Ｌｏｗ−ｋ膜以外の絶縁膜が第１のストッパ膜の下層に形成されている場合には、これを第１の層間絶縁膜として、上記の第１の層間絶縁膜、第２の層間絶縁膜および第３の層間絶縁膜を、それぞれ第２の層間絶縁膜、第３の層間絶縁膜および第３の層間絶縁膜と称する。
この発明は以上説明したように、ダミー配線を設けることによって、ボンディングパッドの下方で発生するＬｏｗ−ｋ膜と他の膜との界面での剥離を簡便に抑制することが可能となる。
実施の形態１．
図１（ａ）は、本実施の形態における半導体装置の平面図である。また、図１（ｂ）は、図１（ａ）のＡ−Ａ´線に沿う断面図である。
図１（ｂ）において、半導体基板としてのシリコン基板１上には多層配線構造が形成されていて、この多層配線構造は、第１の層間絶縁膜２、第１のストッパ膜３、第２の層間絶縁膜４、第２のストッパ膜５、第３の層間絶縁膜６、第３のストッパ膜７および第４の層間絶縁膜８がこの順に積層された構造を有する。また、第４の層間絶縁膜８の上には、第１のパッシベーション膜９およびボンディングパッド１０が形成されており、これらの膜の上にはさらに第２のパッシベーション膜１１が形成されている。
第２の層間絶縁膜４、第３の層間絶縁膜６および第４の層間絶縁膜８としては、ＳｉＯ２膜（比誘電率３．９）よりも低い比誘電率を有する絶縁膜（Ｌｏｗ−ｋ膜）を用いる。例えば、多孔質ＳｉＯ２膜、ＳｉＣ膜またはＳｉＯＣ膜などを用いることができる。これらの層間絶縁膜は、全て同じ材料からなる膜であってもよいが、異なる材料からなる膜であってもよい。一方、第１の層間絶縁膜２にはＬｏｗ−ｋ膜以外の絶縁膜を適用することができ、例えば、ＳｉＯ２膜などを用いることができる。
第１のストッパ膜３としては、第２の層間絶縁膜４とのエッチング選択比の大きい材料からなる絶縁膜を用いる。また、第２のストッパ膜５としては、第３の層間絶縁膜６とのエッチング選択比の大きい材料からなる絶縁膜を用いる。さらに、第３のストッパ膜７としては、第４の層間絶縁膜８とのエッチング選択比の大きい材料からなる絶縁膜を用いる。これらのストッパ膜は、全て同じ材料からなる膜であってもよいが、異なる材料からなる膜であってもよい。
ボンディングパッド１０は、アルミニウムまたはアルミニウムの合金などで構成されていてもよいし、ＴｉＮ膜、Ｔｉ膜およびＡｌ膜の積層膜からなっていてもよい。また、第１のパッシベーション膜９および第２のパッシベーション膜１１としては、例えばｐ−ＳｉＮ膜などを用いることができる。
本実施の形態は、Ｌｏｗ−ｋ膜からなる層間絶縁膜とストッパ膜とにダミー配線を形成し、このダミー配線によって、１の層間絶縁膜およびこれに接するストッパ膜がボンディングパッドの下部領域とそれ以外の領域とに分断されていることを第１の特徴としている。このようにすることによって、層間絶縁膜とストッパ膜との界面に加わる応力を緩和することができるので、ワイヤボンディング、プロービングまたはダイシングの際の衝撃により、これらの界面に剥離やクラックが発生するのを防ぐことができる。また、ボンディングパッドの下部領域で剥離が生じた場合であっても、この剥離はダミー配線部分で停止するので、他の領域に剥離が波及するのを防ぐこともできる。
また、本実施の形態は、１の層間絶縁膜およびこれに接するストッパ膜に設けられたダミー配線が、この１の層間絶縁膜にストッパ膜を介して接する他の層間絶縁膜に設けられたダミー配線とは、多層配線構造の断面方向で重ならない位置にあることを第２の特徴としている。このようにすることによって、ボンディングパッドの下部領域にある各層間絶縁膜の全体が、他の領域にある層間絶縁膜から完全に孤立した状態とはならないようにすることができる。このため、ダミー配線は、デバイスとの電気的な接続をとらないで済む。したがって、ダミー配線形成の際に必要なマスクの作製にあたっては、他の配線との接続を考慮する必要がなく、ダミー配線のパターンだけを考慮すればよいので、簡便なマスク作製を可能とすることができる。例えば、マスク作製の際に、ダミー配線の数を指定しておけば、後は自動的にパターンを形成することができる。
本実施の形態の特徴を図１（ａ）および（ｂ）を用いて具体的に説明する。
図１（ｂ）において、第２の層間絶縁膜４および第１のストッパ膜３には、第１のダミー配線としてのダミー配線１２が設けられている。また、第３の層間絶縁膜６および第２のストッパ膜５には、第２のダミー配線としてのダミー配線１３が設けられている。さらに、第４の層間絶縁膜８および第３のストッパ膜７には、第３のダミー配線としてのダミー配線１４が設けられている。一方、第１の層間絶縁膜２はＬｏｗ−ｋ膜でなく、第１のストッパ膜３との界面で剥離が発生するおそれは小さいことからダミー配線を設ける必要はない。
ダミー配線１２，１３，１４は、いずれもボンディングパッド１０の周辺部直下付近（すなわち、ボンディングパッド１０の下部領域であってその周辺部近傍）に設けられている。そして、さらに、ダミー配線１３は、ダミー配線１２，１４と図１（ｂ）で見て重ならない位置に設けられている。尚、本発明では、図に示すように、ダミー配線１２とダミー配線１４とが、多層配線構造の断面方向で重なる位置に設けられていることが好ましい。このようにすることによって、寸法の小さいボンディングパッドに対しても、その下部領域で生じる剥離を有効に阻止することが可能となる。
図１（ａ）において、１１は第２のパッシベーション膜であり、１０はボンディングパッドである。また、点線で示した１３，１４は、第１のパッシベーション膜９、ボンディングパッド１０および第２のパッシベーション膜１１によって被覆された（図１（ｂ）の）ダミー配線１３，１４である。図１（ａ）に示すように、ボンディングパッド１０は、多層配線構造の平面方向に矩形状に配置されている。そして、本実施の形態においては、ダミー配線１３，１４は、ボンディングパッド１０の外周に沿って矩形状に配置されることが好ましい。また、図１（ｂ）のダミー配線１２も、図１（ａ）で見てダミー配線１４と重なる位置に矩形状に配置されることが好ましい。ここで、「ダミー配線が矩形状に配置される」とは、図１（ａ）で見たときのダミー配線の外縁が矩形状を呈する様子を言ったものである。これは、「１のダミー配線は、多層配線構造の平面方向に矩形状を呈する複数のダミー配線部分からなり、これらのダミー配線部分は、ボンディングパッドの外周を取り囲むように配置される。」と表現することも可能である（以下、本明細書において同じ。）。ダミー配線をこのように配置することによって、ボンディングパッド１０の下部領域で剥離が生じた場合であっても、この剥離はダミー配線１２，１３，１４の部分で停止するので、他の領域に剥離が波及するのを防ぐことができる。
尚、図１（ａ）および（ｂ）では、Ｌｏｗ−ｋ膜からなる層間絶縁膜が３層積層された例について示したが、本発明はこれに限られるものではない。本発明では、ボンディングパッドの下層にあってＬｏｗ−ｋ膜からなる層間絶縁膜であれば、積層数にかかわらずそのすべてにダミー配線を設けることができる。
例えば、半導体基板の上に形成された多層配線構造を備える半導体装置において、この多層配線構造が、第１のストッパ膜と、この第１のストッパ膜の上に形成された第１の層間絶縁膜と、この第１の層間絶縁膜の上に形成された第２のストッパ膜と、この第２のストッパ膜の上に形成された第２の層間絶縁膜と、この第２の層間絶縁膜の上に形成されたボンディングパッドとを有し、第１の層間絶縁膜および第２の層間絶縁膜がシリコン酸化膜より低い比誘電率の絶縁膜であるとする。本発明においては、この半導体装置は、第１の層間絶縁膜および第１のストッパ膜を貫通する第１のダミー配線と、第２の層間絶縁膜および第２のストッパ膜を貫通する第２のダミー配線とを有する。また、第１のダミー配線および第２のダミー配線は、ボンディングパッドの下部領域であってこのボンディングパッドの周辺部近傍に設けられるとともに、第１のダミー配線は、第２のダミー配線と多層配線構造の断面方向で重ならない位置に配置される。この場合、ボンディングパッドは、多層配線構造の平面方向に矩形状に設けられていて、第１のダミー配線および第２のダミー配線は、それぞれこのボンディングパッドの外周に沿って矩形状に配置されることが好ましい。
以上述べたように、本実施の形態によれば、ダミー配線を設けることによって、層間絶縁膜とストッパ膜との界面に加わる応力を緩和することができる。したがって、ワイヤボンディング、プロービングまたはダイシングの際の衝撃により、これらの界面に剥離やクラックが発生するのを防ぐことができる。また、剥離が発生した場合であっても、ボンディングパッドの下部領域から他の領域にまで剥離が波及するのを抑制することもできる。
実施の形態２．
図２（ａ）は、本実施の形態における半導体装置の平面図である。また、図２（ｂ）は、図２（ａ）のＢ−Ｂ´線に沿う断面図である。
図２（ｂ）において、半導体基板としてのシリコン基板２１上には多層配線構造が形成されていて、この多層配線構造は、第１の層間絶縁膜２２、第１のストッパ膜２３、第２の層間絶縁膜２４、第２のストッパ膜２５、第３の層間絶縁膜２６、第３のストッパ膜２７および第４の層間絶縁膜２８がこの順で積層された構造を有する。また、第４の層間絶縁膜２８の上には、第１のパッシベーション膜２９およびボンディングパッド３０が形成されており、これらの膜の上にはさらに第２のパッシベーション膜３１が形成されている。
第２の層間絶縁膜２４、第３の層間絶縁膜２６および第４の層間絶縁膜２８としては、ＳｉＯ２膜（比誘電率３．９）よりも低い比誘電率を有する絶縁膜（Ｌｏｗ−ｋ膜）を用いる。例えば、多孔質ＳｉＯ２膜、ＳｉＣ膜またはＳｉＯＣ膜などを用いることができる。これらの層間絶縁膜は、全て同じ材料からなる膜であってもよいが、異なる材料からなる膜であってもよい。一方、第１の層間絶縁膜２２にはＬｏｗ−ｋ膜以外の絶縁膜を適用することができ、例えば、ＳｉＯ２膜などを用いることができる。
第１のストッパ膜２３としては、第２の層間絶縁膜２４とのエッチング選択比の大きい材料からなる絶縁膜を用いる。また、第２のストッパ膜２５としては、第３の層間絶縁膜２６とのエッチング選択比の大きい材料からなる絶縁膜を用いる。さらに、第３のストッパ膜２７としては、第４の層間絶縁膜２８とのエッチング選択比の大きい材料からなる絶縁膜を用いる。これらのストッパ膜は、全て同じ材料からなる膜であってもよいが、異なる材料からなる膜であってもよい。
ボンディングパッド３０は、アルミニウムまたはアルミニウムの合金などで構成されていてもよいし、ＴｉＮ膜、Ｔｉ膜およびＡｌ膜の積層膜からなっていてもよい。また、第１のパッシベーション膜２９および第２のパッシベーション膜３１としては、例えばｐ−ＳｉＮ膜などを用いることができる。
本実施の形態は、（実施の形態１のダミー配線に対応する）ダミー配線３２，３３，３４に加えて、さらに、ボンディングパッド３０の下部領域において、第１のストッパ膜２３、第２の層間絶縁膜２４、第２のストッパ膜２５、第３の層間絶縁膜２６、第３のストッパ膜２７および第４の層間絶縁膜２８を貫通する複数のダミー配線３５を設けることを特徴としている。
図２（ａ）において、点線で示した３５は、ボンディングパッド３０によって被覆された（図２（ｂ）の）ダミー配線３５である。図に示すように、ダミー配線３５は、多層配線構造の平面方向に孤立パターンで配置されている。
また、点線で示した３３，３４は、第１のパッシベーション膜２９、ボンディングパッド３０および第２のパッシベーション膜３１によって被覆された（図２（ｂ）の）ダミー配線３３，３４である。尚、図２（ｂ）のダミー配線３２は、図２（ａ）で見てダミー配線３４と重なる位置に形成されている。図２（ａ）に示すように、ボンディングパッド３０は、多層配線構造の平面方向に矩形状に配置されているので、実施の形態１と同様に、ダミー配線３３，３４は、ボンディングパッド３０の外周に沿って矩形状に配置されることが好ましい。また、ダミー配線３２も、図２（ａ）で見てダミー配線３４と重なる位置に矩形状に配置されることが好ましい。尚、「ダミー配線が、ボンディングパッドの外周に沿って矩形状に配置される。」とは、図２（ａ）で見たときのダミー配線の外縁が矩形状を呈する様子を言ったものである。これは、実施の形態１と同様に、「１のダミー配線は、多層配線構造の平面方向に矩形状を呈する複数のダミー配線部分からなり、これらのダミー配線部分は、ボンディングパッドの外周を取り囲むように配置される。」と表現することも可能である。ダミー配線をこのように配置することによって、ボンディングパッド３０の下部領域で剥離が生じた場合であっても、この剥離はダミー配線３２，３３，３４の部分で停止するので、他の領域に剥離が波及するのを防ぐことができる。
本実施の形態によれば、各層間絶縁膜がストッパ膜に接する部分の面積を小さくすることができるので、実施の形態１よりも層間絶縁膜とストッパ膜との界面に加わる応力を緩和することができる。したがって、ワイヤボンディング、プロービングまたはダイシングの際の衝撃により、これらの界面に剥離やクラックが発生するのを一層防ぐことができる。また、ダミー配線３５を孤立パターンに配置することによって、例えば、格子状パターンに配置する場合と比べると、各層間絶縁膜中に含まれる水分などの不純物を外部に抜けやすくすることができる。さらに、実施の形態１と同様に、ボンディングパッドの下部領域で剥離が生じた場合であっても、この剥離はダミー配線（３２，３３，３４）の部分で停止するので、他の領域に剥離が波及するのを防ぐこともできる。
また、本実施の形態では、実施の形態１と同様に、１の層間絶縁膜およびこれに接するストッパ膜に設けられたダミー配線が、この１の層間絶縁膜にストッパ膜を介して接する他の層間絶縁膜に設けられたダミー配線とは断面で見て重ならない位置にある。具体的には、ダミー配線３３は、ダミー配線３２およびダミー配線３４とは図２（ｂ）で見て重ならない位置に設けられている。また、ダミー配線３５は、平面で見て孤立パターンとなるように形成されている。したがって、本実施の形態においても、ボンディングパッドの下部領域にある各層間絶縁膜全体が、他の領域にある層間絶縁膜から完全に孤立した状態とはならないようにすることができる。このため、ダミー配線はデバイスとの電気的な接続をとらないで済む。したがって、ダミー配線形成の際に必要なマスクの作製にあたっては、他の配線との接続を考慮する必要がなく、ダミー配線のパターンだけを考慮すればよいので、簡便なマスク作製を可能とすることができる。例えば、マスク作製の際に、ダミー配線の数を指定しておけば、後は自動的にパターンを形成することができる。
尚、本発明では、図に示すように、ダミー配線３２とダミー配線３４とが、多層配線構造の断面方向で重なる位置に設けられていることが好ましい。このようにすることによって、寸法の小さいボンディングパッドに対しても、その下部領域で生じる剥離を有効に阻止することが可能となる。
尚、図２（ａ）および（ｂ）では、Ｌｏｗ−ｋ膜からなる層間絶縁膜が３層積層された例について示したが、本発明はこれに限られるものではない。本発明では、ボンディングパッドの下層にあってＬｏｗ−ｋ膜からなる層間絶縁膜であれば、積層数にかかわらずそのすべてにダミー配線を設けることができる。
例えば、半導体基板の上に形成された多層配線構造を備える半導体装置において、この多層配線構造が、第１のストッパ膜と、この第１のストッパ膜の上に形成された第１の層間絶縁膜と、この第１の層間絶縁膜の上に形成された第２のストッパ膜と、この第２のストッパ膜の上に形成された第２の層間絶縁膜と、この第２の層間絶縁膜の上に形成されたボンディングパッドとを有し、第１の層間絶縁膜および第２の層間絶縁膜がシリコン酸化膜より低い比誘電率の絶縁膜であるとする。本発明においては、この半導体装置は、第１の層間絶縁膜および第１のストッパ膜を貫通する第１のダミー配線と、第２の層間絶縁膜および第２のストッパ膜を貫通する第２のダミー配線とを有する。また、第１のダミー配線および第２のダミー配線は、ボンディングパッドの下部領域であってこのボンディングパッドの周辺部近傍に設けられるとともに、第１のダミー配線は、第２のダミー配線と多層配線構造の断面方向で重ならない位置に配置される。そして、ボンディングパッドの下部領域に、第１のストッパ膜、第１の層間絶縁膜、第２のストッパ膜および第２の層間絶縁膜を貫通する複数のダミー配線を有し、この複数のダミー配線が、多層配線構造の平面方向に孤立パターンで配置される。この場合、ボンディングパッドは、多層配線構造の平面方向に矩形状に設けられていて、第１のダミー配線および第２のダミー配線は、それぞれこのボンディングパッドの外周に沿って矩形状に配置されることが好ましい。
以上述べたように、本実施の形態によれば、平面で見て矩形状のダミー配線をボンディングパッドの周辺部直下付近に設けるとともに、ボンディングパッドの下部領域にも各層間絶縁膜および各ストッパ膜を貫通するダミー配線を孤立パターンに配置することによって、層間絶縁膜とストッパ膜との界面に加わる応力の一層の緩和が可能になる。また、層間絶縁膜とストッパ膜との界面に剥離が発生した場合であっても、ボンディングパッドの下部領域から他の領域にまで剥離が波及するのを抑制することもできる。
実施の形態１にかかる半導体装置の（ａ）は平面図であり、（ｂ）は（ａ）のＡ−Ａ´線に沿う断面図である。 実施の形態２にかかる半導体装置の（ａ）は平面図であり、（ｂ）は（ａ）のＢ−Ｂ´線に沿う断面図である。 従来の半導体装置の（ａ）は平面図であり、（ｂ）は（ａ）のＣ−Ｃ´線に沿う断面図である。
符号の説明
１，２１，４１ シリコン基板
２，２２，４２ 第１の層間絶縁膜
３，２３，４３ 第１のストッパ膜
４，２４，４４ 第２の層間絶縁膜
５，２５，４５ 第２のストッパ膜
６，２６，４６ 第３の層間絶縁膜
７，２７，４７ 第３のストッパ膜
８，２８，４８ 第４の層間絶縁膜
９，２９，４９ 第１のパッシベーション膜
１０，３０，５０ ボンディングパッド
１１，３１，５１ 第２のパッシベーション膜
１２〜１４，３２〜３５ ダミー配線

Claims (7)

  1. 半導体基板の上に形成された多層配線構造を備える半導体装置において、
    前記多層配線構造は、第１のストッパ膜と、
    前記第１のストッパ膜の上に形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜の上に形成された第２のストッパ膜と、
    前記第２のストッパ膜の上に形成された第２の層間絶縁膜と、
    前記第２の層間絶縁膜の上に形成されたボンディングパッドと、
    前記第１の層間絶縁膜および前記第１のストッパ膜を貫通する第１のダミー配線と、
    前記第２の層間絶縁膜および前記第２のストッパ膜を貫通する第２のダミー配線とを有し、
    前記第１の層間絶縁膜および前記第２の層間絶縁膜はシリコン酸化膜より低い比誘電率の絶縁膜であって、
    前記第１のダミー配線および前記第２のダミー配線は、前記ボンディングパッドの下部領域であって該ボンディングパッドの周辺部近傍に設けられるとともに、前記第１のダミー配線は、前記第２のダミー配線と前記多層配線構造の断面方向で重ならない位置に配置されることを特徴とする半導体装置。
  2. 前記ボンディングパッドの下部領域に、前記第１のストッパ膜、前記第１の層間絶縁膜、前記第２のストッパ膜および前記第２の層間絶縁膜を貫通する複数のダミー配線をさらに有し、
    前記複数のダミー配線は、前記多層配線構造の前記平面方向に孤立パターンで配置される請求項１に記載の半導体装置。
  3. 前記ボンディングパッドは、前記多層配線構造の平面方向に矩形状に設けられていて、前記第１のダミー配線および前記第２のダミー配線は、それぞれ該ボンディングパッドの外周に沿って矩形状に配置される請求項１または２に記載の半導体装置。
  4. 半導体基板の上に形成された多層配線構造を備える半導体装置において、
    前記多層配線構造は、第１のストッパ膜と、
    前記第１のストッパ膜の上に形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜の上に形成された第２のストッパ膜と、
    前記第２のストッパ膜の上に形成された第２の層間絶縁膜と、
    前記第２の層間絶縁膜の上に形成された第３のストッパ膜と、
    前記第３のストッパ膜の上に形成された第３の層間絶縁膜と、
    前記第３の層間絶縁膜の上に形成されたボンディングパッドと、
    前記第１の層間絶縁膜および前記第１のストッパ膜を貫通する第１のダミー配線と、
    前記第２の層間絶縁膜および前記第２のストッパ膜を貫通する第２のダミー配線と、
    前記第３の層間絶縁膜および前記第３のストッパ膜を貫通する第３のダミー配線とを有し、
    前記第１の層間絶縁膜、前記第２の層間絶縁膜および前記第３の層間絶縁膜はシリコン酸化膜より低い比誘電率の絶縁膜であって、
    前記第１のダミー配線、前記第２のダミー配線および前記第３のダミー配線は、前記ボンディングパッドの下部領域であって該ボンディングパッドの周辺部近傍に設けられるとともに、前記第２のダミー配線は、前記第１のダミー配線および前記第３のダミー配線と前記多層配線構造の断面方向で重ならない位置に配置されることを特徴とする半導体装置。
  5. 前記第１のダミー配線と前記第３のダミー配線とは、前記多層配線構造の断面方向で重なる位置に配置される請求項４に記載の半導体装置。
  6. 前記ボンディングパッドの下部領域に、前記第１のストッパ膜、前記第１の層間絶縁膜、前記第２のストッパ膜、前記第２の層間絶縁膜、前記第３のストッパ膜および前記第３の層間絶縁膜を貫通する複数のダミー配線をさらに有し、
    前記複数のダミー配線は、前記多層配線構造の前記平面方向に孤立パターンで配置される請求項４または５に記載の半導体装置。
  7. 前記ボンディングパッドは、前記多層配線構造の平面方向に矩形状に設けられていて、前記第１のダミー配線、前記第２のダミー配線および前記第３のダミー配線は、それぞれ該ボンディングパッドの外周に沿って矩形状に配置される請求項４〜５のいずれか１に記載の半導体装置。
JP2004144853A 2004-05-14 2004-05-14 半導体装置 Pending JP2005327913A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004144853A JP2005327913A (ja) 2004-05-14 2004-05-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004144853A JP2005327913A (ja) 2004-05-14 2004-05-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2005327913A true JP2005327913A (ja) 2005-11-24

Family

ID=35474006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004144853A Pending JP2005327913A (ja) 2004-05-14 2004-05-14 半導体装置

Country Status (1)

Country Link
JP (1) JP2005327913A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2009105160A (ja) * 2007-10-22 2009-05-14 Renesas Technology Corp 半導体装置
US8183663B2 (en) 2008-12-18 2012-05-22 Samsung Electronics Co., Ltd. Crack resistant circuit under pad structure and method of manufacturing the same
JP2013012788A (ja) * 2006-09-15 2013-01-17 Renesas Electronics Corp 半導体装置
US8421236B2 (en) 2010-01-15 2013-04-16 Panasonic Corporation Semiconductor device
US8742584B2 (en) 2009-11-18 2014-06-03 Panasonic Corporation Semiconductor device
CN104701271A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
JP2007234719A (ja) * 2006-02-28 2007-09-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2013012788A (ja) * 2006-09-15 2013-01-17 Renesas Electronics Corp 半導体装置
JP2009105160A (ja) * 2007-10-22 2009-05-14 Renesas Technology Corp 半導体装置
US8183663B2 (en) 2008-12-18 2012-05-22 Samsung Electronics Co., Ltd. Crack resistant circuit under pad structure and method of manufacturing the same
US8742584B2 (en) 2009-11-18 2014-06-03 Panasonic Corporation Semiconductor device
US8421236B2 (en) 2010-01-15 2013-04-16 Panasonic Corporation Semiconductor device
CN104701271A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
JP4580867B2 (ja) 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP5205066B2 (ja) 半導体装置およびその製造方法
JP5117791B2 (ja) 半導体装置
JP4360881B2 (ja) 多層配線を含む半導体装置およびその製造方法
JP2009147218A (ja) 半導体装置とその製造方法
JP4946436B2 (ja) 半導体装置及びその製造方法
JP2006005288A (ja) 半導体装置
US20070029641A1 (en) Semiconductor device
JP2004235416A (ja) 半導体装置、および半導体装置の製造方法
JP2001267323A (ja) 半導体装置及びその製造方法
JP2011139103A (ja) 半導体装置
JP4280204B2 (ja) 半導体装置
KR102539779B1 (ko) 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
JP2011146563A (ja) 半導体装置
WO2007007595A1 (ja) 半導体装置
JP2010093161A (ja) 半導体装置
JP2005327913A (ja) 半導体装置
JP4913563B2 (ja) 半導体装置の製造方法
JP2009218504A (ja) 半導体装置
JP2015053371A (ja) 半導体装置およびその製造方法
JP2006318989A (ja) 半導体装置
JP2012160547A (ja) 半導体装置及びその製造方法
JP5564557B2 (ja) 半導体装置
JP3915670B2 (ja) 半導体装置およびその製造方法
JP4814694B2 (ja) 半導体装置