JP4360881B2 - 多層配線を含む半導体装置およびその製造方法 - Google Patents
多層配線を含む半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4360881B2 JP4360881B2 JP2003377009A JP2003377009A JP4360881B2 JP 4360881 B2 JP4360881 B2 JP 4360881B2 JP 2003377009 A JP2003377009 A JP 2003377009A JP 2003377009 A JP2003377009 A JP 2003377009A JP 4360881 B2 JP4360881 B2 JP 4360881B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- semiconductor device
- wiring
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
次に本発明の構成および特徴を明確にするために図面を参照して説明する。図1は本発明の第1の実施形態の断面図であり、シングルダマシン構造を示している。本実施形態においても、回路部13がシールリング12によって完全に囲まれている。シーリング配線8は第1層間絶縁膜3および第1ストッパ膜4を、シーリングビア9は第2層間絶縁膜5および第2ストッパ膜6を上下方向に完全に縦断するとともに、回路部13を平面的に完全に取り囲むリング状構造となっている。ダイシングラインに近い方を外側と呼ぶこととすると、第1層間絶縁膜3及び第1ストッパ膜4を貫通する外側シーリング配線128及び内側シーリング配線118と、第2層間絶縁膜5及び第2ストッパ膜6を貫通する外側シーリング配線129及び内側シーリングビア119がシールリングを構成する。
まず、図2(a)に示すように、シリコン基板1上に素子を含む絶縁層2を形成する。まず、シリコン基板1上に形成された素子を含む絶縁層2の上に第1ストッパ膜4および第1層間絶縁膜3を成膜する。次に、第1層間絶縁膜3及び第1ストッパ膜4を貫通する配線溝を形成する。第1層間絶縁膜3は2種類以上の絶縁膜の積層膜でも構わない。ここでシーリング配線118,128が形成される配線溝は、その下層の絶縁膜(本図においては素子を含む絶縁層2、2層目以上の配線においては第2層間絶縁膜5に相当する)に達するようにエッチング条件をコントロールして形成する。溝形成後は、Cu、Alなどで構成される金属膜を溝が十分に埋まるように成膜し、金属CMP技術により第1層間絶縁膜3上の余剰な金属膜を除去する。このようにして図2(b)に示すように、リング状のシーリング配線118,128が内部配線108とともに形成される。
図4は、本発明の第2の実施形態の断面図であり、デュアルダマシン多層配線構造を示している。回路部13は、シールリング12によって完全に囲まれている。配線及びビアを兼ねるシーリング配線419,429は層間絶縁膜7およびストッパ膜6を上下方向に縦断しているため、それらの絶縁膜そのものから侵入する水分は完全にブロックすることができる。
2 素子を含む絶縁層
3 第1層間絶縁膜
4 第1ストッパ膜
5 第2層間絶縁膜
6 第2ストッパ膜
7 層間絶縁膜
8 シーリング配線
9 シーリングビア
10,318,319,328,329,419,429 シーリング配線
11 水分
12 シールリング
13 回路部
18,118,218 内側シーリング配線
19,119 内側シーリングビア
20 ビアホール
21 第1の層間絶縁膜
22 第2の層間絶縁膜
23 第3の層間絶縁膜
24 第1の金属配線
28,128,228 外側シーリング配線
29,129 外側シーリングビア
108,208,308,309 内部配線
126,226,326 シーリング層
Claims (7)
- 半導体基板上に設けられた複数の層間絶縁膜のそれぞれを貫通し、一体となってチップ内部を取り囲むようにチップ周辺に設けられる金属からなる複数の壁を備える半導体装置であって、前記複数の壁のうち相対的に上層に位置する上部層間絶縁膜を貫通する上層壁は、前記複数の壁のうち前記上部層間絶縁膜の直下の下部層間絶縁膜を貫通する下層壁と連結しつつ、前記下部層間絶縁膜の一部にも食い込んで設けられることを特徴とする半導体装置。
- 前記上層壁は、その平面上の中心が前記下層壁の平面上の中心からずれるように前記下層壁と連結される請求項1記載の多層配線を含む半導体装置。
- 前記複数の壁は、Alを主成分とする合金、Cu、またはCuを主成分とする合金を含む請求項1又は2記載の半導体装置。
- 前記複数の層間絶縁膜が、SiO2、L−Ox(梯子型水素化シロキサン)、HSQ、SiOC、SiLK(ポリフェニレン)、SiOF、SiCN、SiC、SiNまたはSiONを含む組成物からなる請求項1,2または3記載の半導体装置。
- 前記複数の壁のそれぞれは、前記複数の層間絶縁膜のうちの対応する層間絶縁膜を貫通するコンタクトホールに埋め込まれる金属からなる導電体、または前記複数の層間絶縁膜のうちの対応する層間絶縁膜に設けられ、前記層間絶縁膜を貫通するコンタクトホールと該コンタクトホールより開口面積が大きく、浅く、該コンタクトホールと通じる溝とに埋め込まれる金属からなる導電体である請求項1乃至4のいずれか一項に記載の半導体装置。
- 半導体基板上に複数の層間絶縁膜を形成し、前記複数の層間絶縁膜のそれぞれを貫通し、一体となってチップ内部を取り囲むようにチップ周辺に金属からなる複数の壁を形成する半導体装置の製造方法であって、前記複数の壁のうち相対的に上層に位置する上部層間絶縁膜を貫通する上層壁を、前記複数の壁のうち前記上部層間絶縁膜の直下の下部層間絶縁膜を貫通する下層壁と連結させつつ、前記下部層間絶縁膜の一部にも食い込ませて形成することを特徴とする半導体装置の製造方法。
- 前記上層壁は、その平面上の中心が前記下層壁の平面上の中心からずれるように前記下層壁と連結される請求項6記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003377009A JP4360881B2 (ja) | 2003-03-24 | 2003-11-06 | 多層配線を含む半導体装置およびその製造方法 |
US10/805,403 US7019400B2 (en) | 2003-03-24 | 2004-03-22 | Semiconductor device having multilayer interconnection structure and method for manufacturing the device |
CNB2004100317126A CN1329983C (zh) | 2003-03-24 | 2004-03-24 | 具有多层互连结构的半导体器件以及制造该器件的方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003080099 | 2003-03-24 | ||
JP2003377009A JP4360881B2 (ja) | 2003-03-24 | 2003-11-06 | 多層配線を含む半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004311930A JP2004311930A (ja) | 2004-11-04 |
JP4360881B2 true JP4360881B2 (ja) | 2009-11-11 |
Family
ID=32993014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003377009A Expired - Fee Related JP4360881B2 (ja) | 2003-03-24 | 2003-11-06 | 多層配線を含む半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7019400B2 (ja) |
JP (1) | JP4360881B2 (ja) |
CN (1) | CN1329983C (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4776195B2 (ja) * | 2004-09-10 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2006121129A1 (ja) * | 2005-05-13 | 2006-11-16 | Nec Corporation | 半導体装置及びその製造方法 |
JP2007027639A (ja) | 2005-07-21 | 2007-02-01 | Nec Electronics Corp | 半導体装置 |
US7224069B2 (en) * | 2005-07-25 | 2007-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy structures extending from seal ring into active circuit area of integrated circuit chip |
CN100481455C (zh) * | 2005-12-22 | 2009-04-22 | 中芯国际集成电路制造(上海)有限公司 | 具有不全接触通孔栈的密封环结构 |
US20080099884A1 (en) * | 2006-10-31 | 2008-05-01 | Masahio Inohara | Staggered guard ring structure |
US7767578B2 (en) * | 2007-01-11 | 2010-08-03 | United Microelectronics Corp. | Damascene interconnection structure and dual damascene process thereof |
JP5117791B2 (ja) | 2007-08-22 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2009088269A (ja) | 2007-09-28 | 2009-04-23 | Toshiba Corp | 半導体装置、およびその製造方法 |
CN101632170B (zh) * | 2007-12-28 | 2011-10-05 | 揖斐电株式会社 | 中介层以及中介层的制造方法 |
JP2009182181A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置 |
JP5439901B2 (ja) * | 2009-03-31 | 2014-03-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP5830843B2 (ja) | 2010-03-24 | 2015-12-09 | 富士通セミコンダクター株式会社 | 半導体ウエハとその製造方法、及び半導体チップ |
JP2010206226A (ja) * | 2010-06-21 | 2010-09-16 | Renesas Electronics Corp | 半導体装置の製造方法 |
CN102646654B (zh) * | 2011-02-22 | 2015-07-01 | 中国科学院微电子研究所 | 一种位于不同平面电路间的垂直电连接结构及其制作方法 |
US8896125B2 (en) * | 2011-07-05 | 2014-11-25 | Sony Corporation | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
JP5504311B2 (ja) * | 2012-08-06 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR20150106420A (ko) | 2013-01-11 | 2015-09-21 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
US9786633B2 (en) | 2014-04-23 | 2017-10-10 | Massachusetts Institute Of Technology | Interconnect structures for fine pitch assembly of semiconductor structures and related techniques |
US10418350B2 (en) | 2014-08-11 | 2019-09-17 | Massachusetts Institute Of Technology | Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure |
US9881904B2 (en) | 2014-11-05 | 2018-01-30 | Massachusetts Institute Of Technology | Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques |
CN105870069B (zh) * | 2015-01-22 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 用于芯片切割过程的保护结构 |
WO2017015432A1 (en) | 2015-07-23 | 2017-01-26 | Massachusetts Institute Of Technology | Superconducting integrated circuit |
US10134972B2 (en) | 2015-07-23 | 2018-11-20 | Massachusetts Institute Of Technology | Qubit and coupler circuit structures and coupling techniques |
US10242968B2 (en) | 2015-11-05 | 2019-03-26 | Massachusetts Institute Of Technology | Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages |
WO2017079424A1 (en) | 2015-11-05 | 2017-05-11 | Massachusetts Institute Of Technology | Shielded through via structures and methods for fabricating shielded through via structures |
US10381541B2 (en) | 2016-10-11 | 2019-08-13 | Massachusetts Institute Of Technology | Cryogenic electronic packages and methods for fabricating cryogenic electronic packages |
JP2022069301A (ja) * | 2020-10-23 | 2022-05-11 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体ウェハ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6365958B1 (en) * | 1998-02-06 | 2002-04-02 | Texas Instruments Incorporated | Sacrificial structures for arresting insulator cracks in semiconductor devices |
JP4424768B2 (ja) | 1998-11-10 | 2010-03-03 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
US6040243A (en) * | 1999-09-20 | 2000-03-21 | Chartered Semiconductor Manufacturing Ltd. | Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion |
JP4118029B2 (ja) * | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
US6734090B2 (en) * | 2002-02-20 | 2004-05-11 | International Business Machines Corporation | Method of making an edge seal for a semiconductor device |
JP4250006B2 (ja) * | 2002-06-06 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP4303547B2 (ja) * | 2003-01-30 | 2009-07-29 | Necエレクトロニクス株式会社 | 半導体装置 |
-
2003
- 2003-11-06 JP JP2003377009A patent/JP4360881B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-22 US US10/805,403 patent/US7019400B2/en not_active Expired - Fee Related
- 2004-03-24 CN CNB2004100317126A patent/CN1329983C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7019400B2 (en) | 2006-03-28 |
JP2004311930A (ja) | 2004-11-04 |
US20040188845A1 (en) | 2004-09-30 |
CN1532927A (zh) | 2004-09-29 |
CN1329983C (zh) | 2007-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4360881B2 (ja) | 多層配線を含む半導体装置およびその製造方法 | |
US8169080B2 (en) | Semiconductor device and method of manufacture thereof | |
JP5324822B2 (ja) | 半導体装置 | |
JP5622433B2 (ja) | 半導体装置およびその製造方法 | |
JP5106933B2 (ja) | 半導体装置 | |
JP5117791B2 (ja) | 半導体装置 | |
US9105706B2 (en) | Semiconductor device fabrication method capable of scribing chips with high yield | |
JP3354424B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7663244B2 (en) | Semiconductor device and semiconductor wafer and a method for manufacturing the same | |
JP4646993B2 (ja) | 半導体装置 | |
JP2011228419A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
JP2006190839A (ja) | 半導体装置及びその製造方法 | |
US20140273453A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR100314133B1 (ko) | 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법 | |
TW201110292A (en) | Semiconductor integrated circuit device and method of manufacturing same | |
JP4280204B2 (ja) | 半導体装置 | |
WO2007007595A1 (ja) | 半導体装置 | |
JP2008041804A (ja) | 半導体装置及びその製造方法 | |
JP2006179542A (ja) | 半導体装置 | |
JP5504311B2 (ja) | 半導体装置およびその製造方法 | |
WO2017072871A1 (ja) | 半導体装置 | |
JPH0536843A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061010 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090811 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |