JP5439901B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5439901B2
JP5439901B2 JP2009084638A JP2009084638A JP5439901B2 JP 5439901 B2 JP5439901 B2 JP 5439901B2 JP 2009084638 A JP2009084638 A JP 2009084638A JP 2009084638 A JP2009084638 A JP 2009084638A JP 5439901 B2 JP5439901 B2 JP 5439901B2
Authority
JP
Japan
Prior art keywords
pattern
film
groove
insulating film
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009084638A
Other languages
English (en)
Other versions
JP2010238877A (ja
Inventor
遵 佐久間
英明 松村
正志 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009084638A priority Critical patent/JP5439901B2/ja
Priority to US12/749,018 priority patent/US20100244199A1/en
Publication of JP2010238877A publication Critical patent/JP2010238877A/ja
Application granted granted Critical
Publication of JP5439901B2 publication Critical patent/JP5439901B2/ja
Priority to US14/286,253 priority patent/US20140273453A1/en
Priority to US15/459,199 priority patent/US20170186704A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05094—Disposition of the additional element of a plurality of vias at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、半導体装置及びその製造方法に関する。
半導体素子や多層配線構造等が形成される回路領域の周縁の周縁領域には、外部からの水分の浸入を防止するための耐湿リングが形成される。
製造工程の簡略化を図るべく、耐湿リングを形成する各々のパターンは、回路領域に形成される多層配線等と同一導電膜を用いて形成される。
特開２００８−６０６０６号公報 特開２００６−１４７６２６号公報 特開２００７−１３４７４７号公報
しかしながら、耐湿リングの一部を形成するパターンが剥離してしまう場合があった。耐湿リングの一部を形成するパターンが剥離してしまうと、回路領域への水分の浸入を必ずしも十分に防止し得ない虞がある。
本発明の目的は、耐湿リングの一部のパターンが剥離するのを防止しうる半導体装置及びその製造方法を提供することにある。
実施形態の一観点によれば、半導体基板上の回路領域を囲う周縁領域内に前記回路領域を囲うように形成された第１の耐湿リングと、前記周縁領域内に前記第１の耐湿リングを囲うように形成された第２の耐湿リングとを有し、前記第１の耐湿リングは、前記半導体基板上に形成された第１の絶縁層に埋め込まれた第１のパターンと、前記第１の絶縁層上に形成された第２の絶縁層に埋め込まれ、前記第１のパターンに接続され、前記第１のパターンより幅の狭い第２のパターンと、前記第２の絶縁層上に形成され、前記第２のパターンに接続され、長手方向に沿った両側部のうちの少なくとも一方が前記第１のパターンと平面的に重なり合っていない第３のパターンとを有しており、前記第２の耐湿リングは、前記第１の絶縁層に埋め込まれた第４のパターンと、前記第２の絶縁層に埋め込まれ、前記第４のパターンに接続され、前記第４のパターンより幅の狭い第５のパターンと、前記第２の絶縁層上に形成され、前記第５のパターンに接続され、長手方向に沿った両側部のうちの少なくとも一方が前記第４のパターンと平面的に重なり合っておらず、前記第３のパターンと分離された第６のパターンとを有していることを特徴とする半導体装置が提供される。
実施形態の他の観点によれば、半導体基板上に第１の絶縁層を形成する工程と、前記半導体基板上の回路領域を囲う周縁領域内における前記第１の絶縁層に、前記回路領域を囲う第１の溝と、前記第１の溝を囲う第２の溝とを形成する工程と、前記第１の溝内に第１の耐湿リングの一部となる第１のパターンを埋め込むとともに、前記第２の溝内に第２の耐湿リングの一部となる第２のパターンを埋め込む工程と、前記第１の絶縁層上、前記第１のパターン上及び前記第２のパターン上に、第２の絶縁層を形成する工程と、前記第１のパターンに達し、前記第１のパターンより幅の狭い第３の溝と、前記第２のパターンに達し、前記第２のパターンより幅の狭い第４の溝とを、前記第２の絶縁層に形成する工程と、前記第２の溝内に前記第１の耐湿リングの一部となる第３のパターンを埋め込むとともに、前記第４の溝内に前記第２の耐湿リングの一部となる第４のパターンを埋め込む工程と、前記第２の絶縁層上に、前記第３のパターンに接続され、長手方向に沿った両側部のうちの少なくとも一方が前記第１のパターンと平面的に重なり合っておらず、前記第１の耐湿リングの一部となる第５のパターンを形成するとともに、前記第４のパターンに接続され、長手方向に沿った両側部のうちの少なくとも一方が前記第２のパターンと平面的に重なり合っておらず、前記第２の耐湿リングの一部となる、前記第５のパターンと分離された第６のパターンを形成する工程とを有することを特徴とする半導体装置の製造方法が提供される。
開示の半導体装置及びその製造方法によれば、第３のパターンの長手方向に沿った両側部のうちの少なくとも一方が第１のパターンと平面的に重なり合っていない。また、第６のパターンの長手方向に沿った両側部のうちの少なくとも一方が第４のパターンと平面的に重なり合っていない。このため、研磨やエッチング等により第２の絶縁層が過度に除去された場合であっても、第３のパターンの直下の部分の第２の絶縁層の少なくとも一部が第１の絶縁層に接している状態が維持される。また、第６のパターンの直下の部分の第２の絶縁層の少なくとも一部が第１の絶縁層に接している状態が維持される。このため、第３のパターンや第６のパターンの周囲に露出している第２の絶縁層が研磨やエッチング等により過度に除去されたとしても、第３のパターンや第６のパターン等が剥離してしまうのを防止することができる。しかも、耐湿リングが複数設けられているため、回路領域への水分の浸入を確実に防止することができる。しかも、第３のパターンと第６のパターンとが分離されているため、第３のパターン及び第６のパターンのうちのいずれかにクラックが生じた場合であっても、回路領域への水分の浸入を確実に防止することができる。
第１実施形態による半導体装置を示す断面図である。 ダイシング前における半導体ウェハの一部を示す平面図である。 ダイシングにより個片化した後の半導体装置を示す平面図である。 図２のＢ−Ｂ′線に対応する平面図である。 図３において丸印Ｃで囲んだ部分を拡大して示した平面図である。 ダイシングを行う前の半導体ウェハを示す平面図である。 リングパターンの周囲に露出している層間絶縁膜が過度に除去された場合を示す断面図である。 第１実施形態による半導体装置に半田バンプ又はボンディングワイヤを接続した状態を示す断面図である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その１５）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その１６）である。 第１実施形態による半導体装置の製造方法を示す工程断面図（その１７）である。 層間絶縁膜の上層部が比較的大きく研磨除去された状態を示す断面図（その１）である。 層間絶縁膜の上層部が比較的大きく研磨除去された状態を示す断面図（その２）である。 層間絶縁膜の上層部が研磨のみならずエッチングによっても比較的大きく除去された状態を示す断面図である。 第２実施形態による半導体装置を示す断面図である。 第２実施形態による半導体装置の一部を示す平面図である。 層間絶縁膜の上層部が研磨のみならずエッチングによっても比較的大きく除去された状態を示す断面図である。 第３実施形態による半導体装置を示す平面図である。 図３２において丸印Ｄで囲んだ部分を拡大して示した平面図である。 第３実施形態の変形例による半導体装置を示す平面図である。 リングパターンの周囲に露出する層間絶縁膜の表面が除去された状態を示す断面図である。
図３５は、耐湿リングの一部であるリングパターンの周囲に露出する層間絶縁膜の表面が除去された状態を示す断面図である。なお、図３５では、半導体基板上に複数層に亘って積層されたリングパターンのうちの上層の部分のみを示している。
図３５（ａ）に示すように、例えば絶縁膜３３８と絶縁膜３４０とを積層することにより形成された層間絶縁膜３４２には、リングパターン３５０が形成されている。リングパターン３５０の材料としては、例えばＣｕ（銅）が用いられている。リングパターン３５０は図３５における紙面垂直方向に延在している。リングパターン３５０のうちの上部の幅は比較的広く設定されており、リングパターン３５０のうちの下部の幅は比較的狭く設定されている。リングパターン３５０が埋め込まれた層間絶縁膜３４２上には、絶縁膜３５２と絶縁膜３５４とを積層することにより形成された層間絶縁膜３５６が形成されている。層間絶縁膜３５６には、リングパターン３５０に接続されたリングパターン３６０が埋め込まれている。リングパターン３６０の材料としては、例えばＷ（タングステン）が用いられている。リングパターン３６０も、リングパターン３５０と同様に図３５における紙面垂直方向に延在している。リングパターン３６０が埋め込まれた層間絶縁膜３５６上には、リングパターン３６２が形成されている。リングパターン３６２の材料としては、例えばＡｌ（アルミニウム）等が用いられている。リングパターン３６２も、リングパターン３６０と同様に、図３５における紙面垂直方向に延在している。
リングパターン３６２を形成する際には、例えばアルミニウム膜等を全面に形成し、アルミニウム膜上にフォトレジスト膜を形成し、フォトレジスト膜をマスクとしてアルミニウム膜をエッチングすることにより、リングパターン３６２が形成される。この際、層間絶縁膜３５６がオーバーエッチングされる場合があるため、図３５（ａ）に示すように、リングパターン３６２から露出している部分の層間絶縁膜３５６の厚さが薄くなる場合がある。
図３５（ｂ）は、リングパターン３６２から露出している部分の層間絶縁膜３５６が過度に薄くなった場合を示す断面図である。半導体ウェハの周縁部においては、ＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）による研磨を行う際に層間絶縁膜３５６の表面が比較的大きく削られる傾向があるため、図３５に示すように層間絶縁膜が薄くなってしまう場合がある。そして、絶縁膜３５２とリングパターン３５０との密着性が必ずしも良好ではない場合には、絶縁膜３５２とリングパターン３５０との界面において剥離が生じ、リングパターン３６０、３６２が層間絶縁膜３４２上から剥離してしまうこととなる。
［第１実施形態］
第１実施形態による半導体装置及びその製造方法を図１乃至図２８を用いて説明する。
（半導体装置）
まず、本実施形態による半導体装置を図１乃至図８を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。
図１における紙面左側の領域は回路領域（回路形成領域、集積回路領域）２を示している。回路領域２を囲う領域、即ち、図１における回路領域２の右側に示された領域は、周縁領域（シーリング領域）４を示している。周縁領域４を囲う領域、即ち、図１における周縁領域４の右側に示された領域は、スクライブライン領域（スクライブ領域、ダイシング領域）６を示している。
図２は、ダイシング前における半導体ウェハの一部を示す平面図である。実際には、半導体ウェハ（半導体基板）上には多数の半導体装置が形成されるが、図２においては４つの半導体装置を示している。図２における破線は、スクライブライン領域６の中心線を示している。図１は、図２におけるＡ−Ａ′断面に対応している。図２に示すように、周縁領域４は、回路領域２を囲う領域である。
図３は、ダイシングにより個片化した後の半導体装置を示す平面図である。図３に示すように、周縁領域４には、耐湿リング（ガードリング、シールリング、耐湿壁）８ａ〜８ｃが連続的に形成されている。耐湿リング８ａは、周縁領域４のうちの最も内側に形成されており、回路領域２を囲うように連続的に形成されている。耐湿リング８ｂは、耐湿リング８ａを囲うように連続的に形成されている。耐湿リング８ｃは、耐湿リング８ｂを囲うように連続的に形成されている。本実施形態において、耐湿リング８ａ〜８ｃを複数形成しているのは、スクライブライン領域６側から回路領域２側に水分が達するのを、確実に防止するためである。
図４は、図２のＢ−Ｂ′線に対応する平面図である。図４における破線は、スクライブライン領域６の中心線を示している。図４における一点鎖線は、周縁領域（シーリング領域）４と回路領域２との境界を示している。
図５は、図３において丸印Ｃで囲んだ部分を拡大して示した平面図である。
図１に示すように、半導体基板１０には、素子領域を確定する素子分離領域１２が形成されている。半導体基板１０としては、例えばシリコン基板が用いられている。素子分離領域１２は、例えば二酸化シリコンにより形成されている。
素子領域における半導体基板１０上には、ゲート絶縁膜１４を介してゲート電極１６が形成されている。ゲート電極１６の材料としては、例えばポリシリコン等が用いられている。ゲート電極１６の側壁部分には、サイドウォール絶縁膜１８が形成されている。サイドウォール絶縁膜１８としては、例えばシリコン酸化膜が用いられている。
サイドウォール絶縁膜１８が形成されたゲート電極１６の両側の半導体基板１０内には、ソース／ドレイン拡散層２０が形成されている。こうして、ゲート電極１６とソース／ドレイン拡散層２０とを有するトランジスタ２２が形成されている。
トランジスタ２２が形成された半導体基板１０上には、層間絶縁膜２４が形成されている。層間絶縁膜２４は、例えばシリコン窒化膜（図示せず）と、シリコン窒化膜上に形成されたＰＳＧ（Phospho Silicate Glass）膜（図示せず）とを有する積層膜により形成されている。シリコン窒化膜の膜厚は、例えば３０ｎｍ程度とする。ＰＳＧ膜の膜厚は、例えば７２０ｎｍ程度とする。
周縁領域４内における層間絶縁膜２４には、半導体基板１０に達する溝２６ａ〜２６ｃが形成されている。溝２６ａ〜２６ｃの幅は、例えば０．１０μｍ程度とする。溝２６ａ〜２６ｃは、回路領域２を囲うように形成されている。
回路領域２における層間絶縁膜２４には、ソース／ドレイン拡散層２０に達するコンタクトホール２６ｄが形成されている。コンタクトホール２６ｄの径は、例えば０．１２μｍ程度とする。
溝２６ａ〜２６ｃ内及びコンタクトホール２６ｄ内には、バリアメタル膜（図示せず）がそれぞれ形成されている。バリアメタル膜は、例えばＴｉ膜（図示せず）とＴｉＮ膜（図示せず）とを順次積層することにより形成されている。かかるＴｉ膜の膜厚は、例えば１０ｎｍ程度とする。かかるＴｉＮ膜の膜厚は、例えば１０ｎｍ程度とする。
バリアメタル膜が形成された溝２６ａ〜２６ｃ内には、耐湿リング８ａ〜８ｃの一部となるリングパターン（リング状パターン、耐湿リングパターン）２８ａ〜２８ｃがそれぞれ埋め込まれている。リングパターン２８ａ〜２８ｃは、回路領域２を囲うように形成されている。リングパターン２８ａ〜２８ｃは、半導体基板１０に接続されている。
また、バリアメタル膜が形成されたコンタクトホール２６ｄ内には、導体プラグ２８ｄが埋め込まれている。
導体プラグ２８ｄとリングパターン２８ａ〜２８ｃとは、同一の導電膜により形成されている。ここでは、導体プラグ２８ｄ及びリングパターン２８ａ〜２８ｃの材料として、例えばタングステンが用いられている。導体プラグ２８ｄ及びリングパターン２８ａ〜２８ｃの材料としてタングステン膜を用いているのは、タングステン膜は、比較的微細な溝２６ａ〜２６ｃ内やコンタクトホール２６ｄ内に確実に埋め込むことが可能なためである。
リングパターン２８ａ〜２８ｃ及び導体プラグ２８ｄが埋め込まれた層間絶縁膜２４上には、絶縁膜（エッチングストッパ膜）３０が形成されている。絶縁膜３０としては、例えばＳｉＣ膜（ＳｉＣＯ膜）が用いられている。絶縁膜３０の膜厚は、例えば３０ｎｍ程度とする。
絶縁膜３０上には、積層膜３２が形成されている。積層膜３２は、例えばＳｉＯＣ膜（図示せず）とＴＥＯＳ（TetraEthOxySilane）膜（図示せず）とを順次積層することにより形成されている。かかるＳｉＯＣ膜の膜厚は、例えば１３０ｎｍ程度とする。かかるＴＥＯＳ膜の膜厚は、例えば１００ｎｍ程度とする。絶縁膜３０と積層膜３２とにより、層間絶縁膜３４が形成されている。
周縁領域４における層間絶縁膜３４には、リングパターン２８ａ〜２８ｃの表面を露出する溝３６ａ〜３６ｃが形成されている。溝３６ａ〜３６ｃは、回路領域２を囲うように形成されている。溝３６ａ〜３６ｃの幅は、溝２６ａ〜２６ｃの幅より広く設定されている。溝３６ａ〜３６ｃの幅は、例えば２．０μｍ程度とする。
回路領域２内における層間絶縁膜３４には、導体プラグ２８ｄの上面をそれぞれ露出する溝３６ｄが形成されている。溝３６ｄの幅は、例えば０．１２μｍ程度とする。
溝３６ａ〜３６ｃ内、及び、溝３６ｄ内には、バリアメタル膜（図示せず）が形成されている。バリアメタル膜としては、例えばＴａ（タンタル）膜が用いられている。バリアメタル膜の膜厚は、例えば１０ｎｍ程度とする。バリアメタル膜は、リングパターン３８ａ〜３８ｃや配線３８ｃの材料として用いられているＣｕが拡散するのを防止するためのものである。
バリアメタル膜が形成された溝３６ａ〜３６ｃ内には、リングパターン３８ａ〜３８ｃが埋め込まれている。リングパターン３８ａ〜３８ｃは、回路領域２を囲うように形成されている。リングパターン３８ａ〜３８ｃは、リングパターン２８ａ〜２８ｃにそれぞれ接続されている。
バリアメタル膜が形成された溝３６ｄ内には、配線３８ｄが埋め込まれている。配線３８ｄは、導体プラグ２８ｄに接続されている。
配線３８ｄとリングパターン３８ａ〜３８ｃとは、同一の導電膜により形成されている。ここでは、配線３８ｄ及びリングパターン３８ａ〜３８ｃの材料として、例えばＣｕ（銅）が用いられている。配線３８ｄの材料としてＣｕを用いるのは、配線抵抗等の低減を図り、半導体装置の動作速度を向上させるためである。
リングパターン３８ａ〜３８ｃ及び配線３８ｄが埋め込まれた層間絶縁膜３４上には、絶縁膜（Ｃｕ拡散防止膜、キャップ膜）４０が形成されている。絶縁膜４０としては、例えばＳｉＣ膜（ＳｉＣＯ膜）が用いられている。絶縁膜４０の膜厚は、例えば５５ｎｍ程度とする。本実施形態において、絶縁膜４０の材料としてＳｉＣ膜を用いているのは、ＳｉＣ膜はＣｕの拡散を防止し得るとともに、ストレスマイグレーション耐性の向上に資するためである。
絶縁膜４０上には、積層膜４２が形成されている。積層膜４２は、例えばＳｉＯＣ膜（図示せず）とＴＥＯＳ膜（図示せず）とを順次積層することにより形成されている。かかるＳｉＯＣ膜の膜厚は、例えば４５０ｎｍ程度とする。かかるＴＥＯＳ膜の膜厚は、例えば１００ｎｍ程度とする。絶縁膜４０と積層膜４２とにより層間絶縁膜（絶縁層）４４が形成されている。
周縁領域４における層間絶縁膜４４には、リングパターン３８ａ〜３８ｃの上面をそれぞれ露出する開口部４６ａ〜４６ｃと、開口部４６ａ〜４６ｃの上部にそれぞれ接続された開口部４８ａ〜４８ｃとがそれぞれ形成されている。開口部４６ａと開口部４８ａとにより溝５０ａが形成されている。開口部４６ｂと開口部４８ｂとにより溝５０ｂが形成されている。開口部４６ｃと開口部４８ｃとにより溝５０ｃが形成されている。溝５０ａ〜５０ｃは、回路領域２を囲うように形成されている。開口部４８ａ〜４８ｃの幅は、開口部４６ａ〜４６ｃの幅より広く設定されている。開口部４６ａ〜４６ｃの幅は、例えば０．１０μｍ程度とする。開口部４８ａ〜４８ｃの幅は、例えば２．０μｍ程度とする。
回路領域２における層間絶縁膜４４には、配線３８ｄに達するコンタクトホール４６ｄと、コンタクトホール４６ｄの上部に接続された溝４８ｄとが形成されている。コンタクトホール４６ｄの径は、例えば０．１３μｍ程度とする。溝４８ｄの幅は、例えば０．１４μｍ程度とする。
開口部４６ａ〜４６ｃの幅は、コンタクトホール４６ｄの径と同様に、比較的小さく設定されている。回路領域２内においては、微細化、高集積化の観点から、コンタクトホール４６ｄの径を比較的小さく設定することが好ましい。コンタクトホール４６ｄの径を比較的小さく設定する一方で、開口部４６ａ〜４６ｃの幅を比較的大きく設定した場合には、開口部４６ａ〜４６ｃとコンタクトホール４６ｄとを同時に形成する際にエッチングレートが大きく異なってしまい、製造不良を招く虞がある。このため、本実施形態では、開口部４６ａ〜４６ｃの幅を、コンタクトホール４６ｄの径と同様に、比較的小さく設定している。
また、配線５２ｅを埋め込むための溝４８ｄの幅は比較的大きく設定されている。リングパターン５２ａ〜５２ｃのうちの上部が埋め込まれる開口部４８ａ〜４８ｃの幅も、比較的大きく設定されている。溝４８ｄの幅も開口部４８ａ〜４８ｃの幅も比較的大きいため、溝４８ｄ及び開口部４８ａ〜４８ｃを形成する際にエッチングレートが著しく異なってしまうことはなく、特段の問題は生じない。
ところで、リングパターン５２ａ〜５２ｃのうちの下部の幅を下層のリングパターン３８ａ〜３８ｃの幅とほぼ同等に設定した場合には、位置ずれ等が生じると、層間絶縁膜３４までもがエッチングされ、製造不良の要因と成りうる。また、リングパターン５２ａ〜５２ｃとリングパターン３８ａ〜３８ｃとの接触面積が十分に確保されず、耐湿リング８ａ〜８ｃの強度が低下する虞がある。本実施形態では、リングパターン５２ａ〜５２ｃのうちの下部の幅がリングパターン３８ａ〜３８ｃの幅に対して十分に狭いため、位置ずれが生じた場合であっても層間絶縁膜３４がエッチングされてしまうのを防止でき、製造不良を回避し得る。
溝５０ａ〜５０ｃ内、コンタクトホール４６ｄ内及び溝４８ｄ内には、バリアメタル膜（図示せず）が形成されている。バリアメタル膜としては、例えばＴａ膜が用いられている。バリアメタル膜の膜厚は、例えば２５ｎｍ程度とする。
バリアメタル膜が形成された溝５０ａ〜５０ｃ内には、リングパターン５２ａ〜５２ｃが埋め込まれている。リングパターン５２ａ〜５２ｃは、リングパターン３８ａ〜３８ｃにそれぞれ接続されている。各々のリングパターン５２ａ〜５２ｃは、上部の幅が下部の幅より広く設定されている。
また、バリアメタル膜が形成されたコンタクトホール４６ｄ内及び溝４８ｄ内には、導体プラグ５２ｄ及び配線５２ｅが形成されている。導体プラグ５２ｄと配線５２ｅとは一体に形成されている。
導体プラグ５２ｄ、配線５２ｅ及びリングパターン５２ａ〜５２ｃは、同一導電膜により形成されている。ここでは。導体プラグ５２ｄ、配線５２ｅ及びリングパターン５２ａ〜５２ｃの材料としては、例えばＣｕが用いられている。
導体プラグ５２ｄ及び配線５２ｅは、デュアルダマシン法により形成されている。デュアルダマシン法は、層間絶縁膜中にコンタクトホールと溝とを一体に形成し、かかるコンタクトホール内及び溝内に導体プラグと配線とを一体的に埋め込む技術である。本実施形態では、リングパターン５２ａ〜５２ｃも、導体プラグ５２ｄ及び配線５２ｅと同時に、デュアルダマシン法により形成されている。
リングパターン５２ａ〜５２ｃ、導体プラグ５２ｄ及び配線５２ｅが埋め込まれた層間絶縁膜４４上には、絶縁膜５４と積層膜５６とを有する層間絶縁膜５８が形成されている。絶縁膜５４は、上述した絶縁膜４０と同様のものである。積層膜５６は、上述した積層膜４２と同様のものである。
周縁領域４における層間絶縁膜５８には、リングパターン５２ａ〜５２ｃの上面をそれぞれ露出する開口部６０ａ〜６０ｃと、開口部６０ａ〜６０ｃの上部にそれぞれ接続された開口部６２ａ〜６２ｃとが形成されている。開口部６０ａと開口部６２ａとにより溝６４ａが形成されている。開口部６０ｂと開口部６２ｂとにより溝６４ｂが形成されている。開口部６０ｃと開口部６２ｃとにより溝６４ｃが形成されている。溝６４ａ〜６４ｃは、上述した溝５０ａ〜５０ｃと同様に形成されている。
回路領域２における層間絶縁膜５８には、配線５２ｅに達するコンタクトホール６０ｄと、コンタクトホール６０ｄの上部に接続された溝６２ｄとが形成されている。コンタクトホール６０ｄは、上述したコンタクトホール４６ｄと同様に形成されている。溝６２ｄは、上述した溝４８ｄと同様に形成されている。
溝６４ａ〜６４ｃ内、コンタクトホール６０ｄ内及び溝６２ｄ内には、溝５０ａ〜５０ｃ内、コンタクトホール４６ｄ内及び溝４８ｄ内と同様に、バリアメタル膜（図示せず）が形成されている。
バリアメタル膜が形成された溝６４ａ〜６４ｃ内には、上述したリングパターン５２ａ〜５２ｃと同様のリングパターン６６ａ〜６６ｃが埋め込まれている。リングパターン６６ａ〜６６ｃは、リングパターン５２ａ〜５２ｃにそれぞれ接続されている。
また、バリアメタル膜が形成されたコンタクトホール６０ｄ内及び溝６２ｄ内には、上述した導体プラグ５２ｄと同様の導体プラグ６６ｄ、及び、上述した配線５２ｅと同様の配線６６ｅが埋め込まれている。
リングパターン６６ａ〜６６ｃ、導体プラグ６６ｄ及び配線６６ｅが埋め込まれた層間絶縁膜５８上には、絶縁膜６８と積層膜７０とを有する層間絶縁膜７２が形成されている。絶縁膜６８は、上述した絶縁膜４０と同様のものである。積層膜７０は、上述した積層膜４２と同様のものである。
周縁領域４における層間絶縁膜７２には、リングパターン６６ａ〜６６ｃの上面をそれぞれ露出する開口部７４ａ〜７４ｃと、開口部７４ａ〜７４ｃの上部に接続された開口部７６ａ〜７６ｃとが形成されている。開口部７４ａと開口部７６ａとにより溝７８ａが形成されている。開口部７４ｂと開口部７６ｂとにより溝７８ｂが形成されている。開口部７４ｃと開口部７６ｃとにより溝７８ｃが形成されている。溝７８ａ〜７８ｃは、上述した溝５０ａ〜５０ｃと同様に形成されている。
回路領域２における層間絶縁膜７２には、配線６６ｅに達するコンタクトホール７４ｄと、コンタクトホール７４ｄの上部に接続された溝７６ｄとが形成されている。コンタクトホール７４ｄは、上述したコンタクトホール４６ｄと同様に形成されている。溝７６ｄは、上述した溝４８ｄと同様に形成されている。
溝７８ａ〜７８ｃ内、コンタクトホール７４ｄ内及び溝７６ｄ内には、上述した溝５０ａ〜５０ｃ内、コンタクトホール４６ｄ内及び溝４８ｄ内と同様に、バリアメタル膜（図示せず）が形成されている。
バリアメタル膜が形成された溝７８ａ〜７８ｃ内には、上述したリングパターン５２ａ〜５２ｃと同様のリングパターン８０ａ〜８０ｃが埋め込まれている。リングパターン８０ａ〜８０ｃは、リングパターン６６ａ〜６６ｃにそれぞれ接続されている。
また、バリアメタル膜が形成されたコンタクトホール７４ｄ内及び溝７６ｄ内には、上述した導体プラグ５２ｄと同様の導体プラグ８０ｄ、及び、上述した配線５２ｅと同様の配線８０ｅが埋め込まれている。
リングパターン８０ａ〜８０ｃ、導体プラグ８０ｄ及び配線８０ｅが埋め込まれた層間絶縁膜７２上には、絶縁膜８２と積層膜８４とを有する層間絶縁膜８６が形成されている。絶縁膜８２は、上述した絶縁膜４０と同様のものである。積層膜８４は、上述した積層膜４２と同様のものである。
周縁領域４における層間絶縁膜８６には、リングパターン８０ａ〜８０ｃの上面をそれぞれ露出する開口部８８ａ〜８８ｃと、開口部８８ａ〜８８ｃの上部にそれぞれ接続された開口部９０ａ〜９０ｃとが形成されている。開口部８８ａと開口部９０ａとにより溝９２ａが形成されている。開口部８８ｂと開口部９０ｂとにより溝９２ｂが形成されている。開口部８８ｃと開口部９０ｃとにより溝９２ｃが形成されている。溝９２ａ〜９２ｃは、上述した溝５０ａ〜５０ｃと同様に形成されている。
回路領域２における層間絶縁膜８６には、配線８０ｅに達するコンタクトホール８８ｄと、コンタクトホール８８ｄの上部に接続された溝９０ｄとが形成されている。コンタクトホール８８ｄは、上述したコンタクトホール４６ｄと同様に形成されている。溝９０ｄは、上述した溝４８ｄと同様に形成されている。
溝９２ａ〜９２ｃ内、コンタクトホール８８ｄ内及び溝９０ｄ内には、上述した溝５０ａ〜５０ｃ内、コンタクトホール４６ｄ内及び溝４８ｄ内と同様に、バリアメタル膜（図示せず）が形成されている。
バリアメタル膜が形成された溝９２ａ〜９２ｃ内には、上述したリングパターン５２ａ〜５２ｃと同様のリングパターン９４ａ〜９４ｃが埋め込まれている。リングパターン９４ａ〜９４ｃは、リングパターン８０ａ〜８０ｃにそれぞれ接続されている。
また、バリアメタル膜が形成されたコンタクトホール８８ｄ内及び溝９０ｄ内には、上述した導体プラグ５２ｄと同様の導体プラグ９４ｄ、及び、上述した配線５２ｅと同様の配線９４ｅが埋め込まれている。
第１層目の金属配線３８ｄ、第２層目の金属配線５２ｅ、第３層目の金属配線６６ｅ、第４層目の金属配線８０ｅ及び第５層目の金属配線９４ｅは、下層配線と称することができる。かかる下層配線のピッチは、例えば０．２８μｍ程度とすることができる。
リングパターン９４ａ〜９４ｃ、導体プラグ９４ｄ及び配線９４ｅが埋め込まれた層間絶縁膜８６上には、絶縁膜（Ｃｕ拡散防止膜、エッチングストッパ膜）９６と積層膜９８とを有する層間絶縁膜１００が形成されている。絶縁膜９６としては、例えばＳｉＣ膜（ＳｉＣＯ膜）が用いられている。絶縁膜９６として、ＳｉＣ膜を用いるのは、上述したように、Ｃｕの拡散を防止し得るとともに、ストレスマイグレーション耐性を向上するためである。絶縁膜９６の膜厚は、例えば７０ｎｍ程度とする。積層膜９８は、例えばＳｉＯＣ膜とＴＥＯＳ膜とを順次積層することにより形成されている。かかるＳｉＯＣ膜の膜厚は、例えば９２０ｎｍ程度とする。かかるＴＥＯＳ膜の膜厚は、例えば３０ｎｍ程度とする。
周縁領域４における層間絶縁膜１００には、リングパターン９４ａ〜９４ｃの上面を露出する開口部１０２ａ〜１０２ｃと、開口部１０２ａ〜１０２ｃの上部にそれぞれ接続された開口部１０４ａ〜１０４ｃとが形成されている。開口部１０２ａと開口部１０４ａとにより溝１０６ａが形成されている。開口部１０２ｂと開口部１０４ｂとにより溝１０６ｂが形成されている。開口部１０２ｃと開口部１０４ｃとにより溝１０６ｃが形成されている。開口部１０２ａ〜１０２ｃの幅は、例えば０．２８μｍ程度とする。開口部１０４ａ〜１０４ｃの幅は、例えば２．０μｍ程度とする。
回路領域２における層間絶縁膜１００には、配線９４ｅに達するコンタクトホール１０２ｄと、コンタクトホール１０２ｄの上部に接続された溝１０４ｄとが形成されている。コンタクトホール１０２ｄの径は、例えば０．２８μｍ程度とする。溝１０４ｄの幅は、例えば０．２８μｍ程度とする。
溝１０６ａ〜１０６ｃ内、コンタクトホール１０２ｄ内及び溝１０４ｄ内には、バリアメタル膜（図示せず）が形成されている。バリアメタル膜としては、例えばＴａ膜が用いられている。バリアメタル膜の膜厚は、例えば２０ｎｍ程度とする。
バリアメタル膜が形成された溝１０６ａ〜１０６ｃ内には、リングパターン１０８ａ〜１０８ｃが埋め込まれている。リングパターン１０８ａ〜１０８ｃは、リングパターン９４ａ〜９４ｃにそれぞれ接続されている。
また、バリアメタル膜が形成されたコンタクトホール１０２ｄ内及び溝１０４ｄ内には、導体プラグ１０８ｄ及び配線１０８ｅが埋め込まれている。導体プラグ１０８ｄ及び配線１０８ｅは一体に形成されている。
導体プラグ１０８ｄ、配線１０８ｅ及びリングパターン１０８ａ〜１０８ｃは、同一の導電膜により形成されている。ここでは、導体プラグ１０８ｄ、配線１０８ｅ及びリングパターン１０８ａ〜１０８ｃの材料として、例えばＣｕが用いられている。導体プラグ１０８ｄ、配線１０８ｅ及びリングパターン１０８ａ〜１０８ｃは、デュアルダマシン法により形成されている。
リングパターン１０８ａ〜１０８ｃ、導体プラグ１０８ｄ及び配線１０８ｅが埋め込まれた層間絶縁膜１００上には、絶縁膜１１０と積層膜１１２とを有する層間絶縁膜１１４が形成されている。絶縁膜１１０は、上述した絶縁膜９６と同様のものである。積層膜１１２は、上述した積層膜９８と同様のものである。
周縁領域４における層間絶縁膜１１４には、リングパターン１０６ａ〜１０６ｃの上面をそれぞれ露出する開口部１１６ａ〜１１６ｃと、開口部１１６ａ〜１１６ｃの上部にそれぞれ接続された開口部１１８ａ〜１１８ｃとが形成されている。開口部１１６ａと開口部１１８ａとにより溝１２０ａが形成されている。開口部１１６ｂと開口部１１８ｂとにより溝１２０ｂが形成されている。開口部１１６ｃと開口部１１８ｃとにより溝１２０ｃが形成されている。溝１２０ａ〜１２０ｃは、上述した溝１０６ａ〜１０６ｃと同様に形成されている。
回路領域２における層間絶縁膜１１４には、配線１０８ｅに達するコンタクトホール１１６ｄと、コンタクトホール１１６ｄの上部に接続された溝１１８ｄとが形成されている。コンタクトホール１１６ｄは、上述したコンタクトホール１０２ｄと同様に形成されている。溝１１８ｄは、上述した溝１０４ｄと同様に形成されている。
溝１２０ａ〜１２０ｃ内、コンタクトホール１１６ｄ内及び溝１１８ｄ内には、上述した溝１０６ａ〜１０６ｃ内、コンタクトホール１０２ｄ内及び溝１０４ｄ内と同様に、バリアメタル膜（図示せず）が形成されている。
バリアメタル膜が形成された溝１１８ａ〜１１８ｃ内には、上述したリングパターン１０８ａ〜１０８ｃと同様のリングパターン１２２ａ〜１２２ｃが埋め込まれている。リングパターン１２２ａ〜１２２ｃは、リングパターン１０８ａ〜１０８ｃにそれぞれ接続されている。
また、バリアメタル膜が形成されたコンタクトホール１１６ｄ内及び溝１１８ｄ内には、上述した導体プラグ１０８ｄと同様の導体プラグ１２２ｄ、及び、上述した配線１０８ｅと同様の配線１２２ｅが埋め込まれている。
第６層目の金属配線１０８ｅ及び第７層目の金属配線１２２ｅは、中層配線と称することができる。かかる中層配線のピッチは、例えば０．５６μｍ程度とすることができる。
リングパターン１２２ａ〜１２２ｃ、導体プラグ１２２ｄ及び配線１２２ｅが埋め込まれた層間絶縁膜１１４上には、絶縁膜（Ｃｕ拡散防止膜、エッチングストッパ膜）１２４と絶縁膜１２６とを有する層間絶縁膜１２８が形成されている。絶縁膜１２４としては、例えばＳｉＣ膜（ＳｉＣＯ膜）が用いられている。絶縁膜１２４の膜厚は、例えば７０ｎｍ程度とする。絶縁膜１２６は、例えばシリコン酸化膜により形成されている。絶縁膜１２６の膜厚は、例えば１４７０ｎｍ程度とする。
周縁領域４における層間絶縁膜１２８には、リングパターン１２２ａ〜１２２ｃの上面をそれぞれ露出する開口部１３０ａ〜１３０ｃと、開口部１３０ａ〜１３０ｃの上部にそれぞれ接続された開口部１３２ａ〜１３２ｃとが形成されている。開口部１３０ａと開口部１３２ａとにより溝１３４ａが形成されている。開口部１３０ｂと開口部１３２ｂとにより溝１３４ｂが形成されている。開口部１３０ｃと開口部１３２ｃとにより溝１３４ｃが形成されている。開口部１３０ａ〜１３０ｃの幅は、例えば０．４２μｍ程度とする。開口部１３２ａ〜１３２ｃの幅は、例えば２．０μｍ程度とする。
回路領域２における層間絶縁膜１２８には、配線１２２ｅに達するコンタクトホール１３０ｄと、コンタクトホール１３０ｄの上部に接続された溝１３２ｄとが形成されている。コンタクトホール１３０ｄの径は、例えば０．４２μｍ程度とする。溝１３２ｄの幅は、例えば０．４２μｍ程度とする。
溝１３４ａ〜１３４ｃ内、コンタクトホール１３０ｄ内及び溝１３２ｄ内には、バリアメタル膜（図示せず）が形成されている。バリアメタル膜としては、例えばＴａ膜が用いられている。バリアメタル膜の膜厚は、例えば２０ｎｍ程度とする。
バリアメタル膜が形成された溝１３４ａ〜１３４ｃ内には、リングパターン１３６ａ〜１３６ｃが埋め込まれている。リングパターン１３６ａ〜１３６ｃは、リングパターン１２２ａ〜１２２ｃにそれぞれ接続されている。
また、バリアメタル膜が形成されたコンタクトホール１３０ｄ内及び溝１３２ｄ内には、導体プラグ１３６ｄ及び配線１３６ｅが埋め込まれている。導体プラグ１３６ｄ及び配線１３６ｅは一体に形成されている。
導体プラグ１３６ｄ、配線１３６ｅ及びリングパターン１３６ａ〜１３６ｃは、同一の導電膜により形成されている。ここでは、導体プラグ１３６ｄ、配線１３６ｅ及びリングパターン１３６ａ〜１３６ｃの材料としては、例えばＣｕが用いられている。導体プラグ１３６ｄ、配線１３６ｅ及びリングパターン１３６ａ〜１３６ｃは、デュアルダマシン法により形成されている。
リングパターン１３６ａ〜１３６ｃ、導体プラグ１３６ｄ及び配線１３６ｅが埋め込まれた層間絶縁膜１２８上には、絶縁膜１３８と絶縁膜１４０とを有する層間絶縁膜（絶縁層）１４２が形成されている。絶縁膜１３８は、上述した絶縁膜１２４と同様のものである。絶縁膜１４０は、上述した積層膜１２６と同様のものである。
周縁領域４における層間絶縁膜１４２には、リングパターン１３６ａ〜１３６ｃの上面をそれぞれ露出する開口部１４４ａ〜１４４ｃと、開口部１４４ａ〜１４４ｃの上部にそれぞれ接続された開口部１４６ａ〜１４６ｃとが形成されている。開口部１４４ａ〜１４４ｃの幅は、例えば０．４２μｍ程度とする。開口部１４６ａ〜１４６ｃの幅は、例えば２．０μｍ程度とする。開口部１４４ａと開口部１４６ａとにより溝１４８ａが形成されている。開口部１４４ｂと開口部１４６ｂとにより溝１４８ｂが形成されている。開口部１４４ｃと開口部１４６ｃとにより溝１４８ｃが形成されている。溝１４８ａ〜１４８ｃは、上述した溝１３４ａ〜１３４ｃと同様に形成されている。
回路領域２における層間絶縁膜１４２には、配線１３６ｅに達するコンタクトホール１４４ｄと、コンタクトホール１４４ｄの上部に接続された溝１４６ｄとが形成されている。コンタクトホール１４４ｄは、上述したコンタクトホール１３０ｄと同様に形成されている。溝１４６ｄは、上述した溝１３２ｄと同様に形成されている。
溝１４８ａ〜１４８ｃ内、コンタクトホール１４４ｄ内及び溝１４６ｄ内には、上述した溝１３４ａ〜１３４ｃ内、コンタクトホール１３０ｄ内及び溝１３２ｄ内と同様に、バリアメタル膜（図示せず）が形成されている。
バリアメタル膜が形成された溝１４８ａ〜１４８ｃ内には、上述したリングパターン１３６ａ〜１３６ｃと同様のリングパターン１５０ａ〜１５０ｃが埋め込まれている。リングパターン１５０ａ〜１５０ｃは、回路領域２を囲うように形成されている。リングパターン１５０ａ〜１５０ｃは、リングパターン１３６ａ〜１３６ｃにそれぞれ接続されている。リングパターン１５０ａ〜１５０ｃのうちの上部、即ち、リングパターン１５０ａ〜１５０ｃのうちの開口部１４６ａ〜１４６ｃに埋め込まれている部分の幅ｗ１（図５参照）は、例えば２．０μｍ程度とする。
また、バリアメタル膜が形成されたコンタクトホール１４４ｄ内及び溝１４６ｄ内には、上述した導体プラグ１３０ｄと同様の導体プラグ１５０ｄ、及び、上述した配線１３６ｅと同様の配線１５０ｅが埋め込まれている。導体プラグ１５０ｄ、配線１５０ｅ及びリングパターン１５０ａ〜１５０ｃは、上記と同様に、デュアルダマシン法により形成されている。
第８層目の金属配線１３６ｅ及び第９層目の金属配線１５０ｅは、上層配線と称することができる。かかる上層配線のピッチは、例えば０．８４μｍ程度とすることができる。
リングパターン１５０ａ〜１５０ｃ、導体プラグ１５０ｄ及び配線１５０ｅが埋め込まれた層間絶縁膜１４２上には、絶縁膜（Ｃｕ拡散防止膜、エッチングストッパ膜）１５２と絶縁膜１５４とを有する層間絶縁膜（絶縁層）１５６が形成されている。絶縁膜１５２としては、例えばＳｉＣ膜（ＳｉＣＯ膜）が用いられている。絶縁膜１５２の膜厚は、例えば７０ｎｍ程度とする。絶縁膜１５４は、例えばシリコン酸化膜により形成されている。絶縁膜１５４の膜厚は、例えば１４００ｎｍ程度とする。
本実施形態において、絶縁膜１５２としてＳｉＣ膜（ＳｉＣＯ膜）を用いているのは、十分なストレスマイグレーション耐性を得るためである。絶縁膜１５２の材料としてＳｉＣＮ膜やＳｉＮ膜を用いた場合には、下地の層間絶縁膜１４２に対する密着性は良好となるが、十分なストレスマイグレーション耐性が得られない場合があり得る。ＳｉＣ膜は、下地の層間絶縁膜１４２に対しての密着性についてはＳｉＣＮ膜やＳｉＮ膜よりは劣るものの、ストレスマイグレーション耐性の向上には資することができる。従って、本実施形態においては、絶縁膜１５２として、ＳｉＣ膜が用いられている。
周縁領域４における層間絶縁膜１５６には、リングパターン１５０ａ〜１５０ｃの上面をそれぞれ露出する溝１５８ａ〜１５８ｃが形成されている。溝１５８ａ〜１５８ｃの幅は、例えば０．４μｍ程度とする。溝１５８ａ〜１５８ｃは、回路領域２を囲うように形成されている。
回路領域２における層間絶縁膜１５６には、配線１５０ｅに達する複数のコンタクトホール１５８ｄが形成されている。コンタクトホール１５８ｄの径は、例えば０．５μｍ程度とする。
溝１５８ａ〜１５８ｃ内及びコンタクトホール１５８ｄ内には、バリアメタル膜（図示せず）が形成されている。バリアメタル膜としては、例えばＴｉＮ膜が用いられている。かかるＴｉＮ膜の膜厚は、例えば５０ｎｍ程度とする。
バリアメタル膜が形成された溝１５８ａ〜１５８ｃ内には、リングパターン１６０ａ〜１６０ｃが埋め込まれている。リングパターン１６０ａ〜１６０ｃは、回路領域２を囲うように形成されている。リングパターン１６０ａ〜１６０ｃは、リングパターン１５０ａ〜１５０ｃにそれぞれ接続されている。リングパターン１６０ａ〜１６０ｃの幅ｗ２（図５参照）は、例えば０．４μｍ程度とする。
バリアメタル膜が形成されたコンタクトホール１５８ｄ内には、導体プラグ１６０ｄが埋め込まれている。導体プラグ１６０ｄは、配線１５０ｅに接続されている。
導体プラグ１６０ｄの材料としては、例えばタングステンが用いられている。導体プラグ１６０ｄの材料としてタングステンを用いているのは、タングステン膜は、比較的微細なコンタクトホール内に形成することが可能なためである。また、導体プラグ１６０ｄの材料としてＣｕを用いた場合には、後工程におけるアルミニウム膜等のエッチングの際に、Ｃｕが腐食してしまう場合があり、良好なコンタクトが得られなくなる虞がある。このような理由により、導体プラグ１６０ｄの材料としては、Ｃｕではなく、タングステンが用いられている。
リングパターン１６０ａ〜１０６ｃと導体プラグ１６０ｄとは、同一の導電膜により同時に形成される。このため、本実施形態では、リングパターン１６０ａ〜１０６ｃの材料としても、例えばタングステンが用いられている。
周縁領域４における層間絶縁膜１５６上には、リングパターン１６２ａ〜１６２ｃが形成されている。リングパターン１６２ａ〜１６２ｃは、回路領域２を囲うように形成されている。リングパターン１６２ａ〜１６２ｃは、リングパターン１６０ａ〜１６０ｃにそれぞれ接続されている。リングパターン１６２ａ〜１６２ｃは、バリアメタル膜（図示せず）と、バリアメタル膜上に形成された金属膜（図示せず）とにより形成されている。かかるバリアメタル膜としては、例えばＴｉ膜とＴｉＮ膜との積層膜が用いられている。かかるＴｉ膜の膜厚は、例えば６０ｎｍ程度とする。かかるＴｉＮ膜の膜厚は、例えば３０ｎｍ程度とする。かかる金属膜としては、例えばアルミニウム膜とＴｉＮ膜との積層膜が用いられている。かかるアルミニウム膜の膜厚は、例えば１０００ｎｍ程度とする。かかるＴｉＮ膜の膜厚は、例えば５０ｎｍ程度とする。リングパターン１６２ａ〜１６２ｃの幅は、層間絶縁膜１４２に埋め込まれたリングパターン１５０ａ〜１５０ｃの幅より広く設定されている。具体的には、リングパターン１６２ａ〜１６２ｃの幅ｗ３（図５参照）は、例えば３．０μｍ程度とする。リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部は、リングパターン１５０ａ〜１５０ｃの長手方向に沿った両側部に対して、それぞれｄ１ずつ外側に突き出すように位置している（図５参照）。距離ｄ１は、例えば０．５μｍ程度とする。
なお、リングパターン１６０ａ〜１６０ｃ上にリングパターン１６２ａ〜１６２ｃを形成するのは、以下のような理由によるものである。即ち、回路領域２には、後述するように、リングパターン１６２ａ〜１６２ｃと同一の導電膜により形成された電極パッド１６２ｄが形成される。電極パッド１６２ｄは、導電膜上にフォトレジスト膜を形成し、フォトレジスト膜をマスクとして導電膜をエッチングすることにより形成される。リングパターン１６０ａ〜１６０ｃ上にリングパターン１６２ａ〜１６２ｃを形成しない場合には、導電膜をエッチングして電極パッド１６２ｄを形成する際に、リングパターン１６０ａ〜１６０ｃまでもがエッチングされてしまうこととなる。リングパターン１６０ａ〜１６０ｃまでもがエッチングされてしまうと、十分な耐湿性を確保し得なくなる。このような理由により、本実施形態では、リングパターン１６０ａ〜１６０ｃ上にリングパターン１６２ａ〜１６２ｃを形成している。
また、リングパターン１６２ａ〜１６２ｃを一体に形成せず、リングパターン１６２ａ〜１６２ｃを互いに分離しているのは、以下のような理由によるものである。即ち、リングパターン１６２ａ〜１６２ｃを一体に形成した場合には、リングパターンの一部にクラックが生じた場合には、クラックに沿って水分が伝達し、耐湿性を確保できなくなる虞がある。リングパターン１６２ａ〜１６２ｃを互いに分離して形成すれば、リングパターン１６２ａ〜１６２ｃのいずれかにクラックが生じたとしても、クラックが他のリングパターン１６２ａ〜１６２ｃにまで伝搬することはないため、確実に耐湿性を確保し得る。このような理由により、本実施形態では、リングパターン１６２ａ〜１６２ｃを互いに分離している。
リングパターン２８ａ、３８ａ、５２ａ、６６ａ、８０ａ、９４ａ、１０８ａ、１２２ａ、１３６ａ、１５０ａ、１６０ａ、１６２ａにより、耐湿リング８ａが形成されている。リングパターン２８ｂ、３８ｂ、５２ｂ、６６ｂ、８０ｂ、９４ｂ、１０８ｂ、１２２ｂ、１３６ｂ、１５０ｂ、１６０ｂ、１６２ｂにより、耐湿リング８ｂが形成されている。リングパターン２８ｃ、３８ｃ、５２ｃ、６６ｃ、８０ｃ、９４ｃ、１０８ｃ、１２２ｃ、１３６ｃ、１５０ｃ、１６０ｃ、１６２ｃにより、耐湿リング８ｃが形成されている。
図１に示すように、リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部、即ち、図１における紙面垂直方向に沿ったリングパターン１６２ａ〜１６２ｃの両側部は、リングパターン１５０ａ〜１５０ｃと平面的に重なり合っていない。即ち、図５における紙面上下方向に沿ったリングパターン１６２ａ〜１６２ｃの両側部は、リングパターン１５０ａ〜１５０ｃと平面的に重なり合っていない。換言すれば、リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部の直下の領域には、リングパターン１５０ａ〜１５０ｃは位置していない。更に換言すれば、リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部は、リングパターン１５０ａ〜１５０ｃの直上の領域よりも外側に位置している。
図６は、ダイシングを行う前の半導体ウェハを示す平面図である。半導体ウェハ１０のうちの周縁部を除く領域、即ち、半径がＤ１の領域内では、リングパターン１６２ａ〜１６２ｃの周囲に露出している層間絶縁膜１５６が過度に除去されてしまう現象は生じにくい。直径が３００ｍｍの半導体ウェハ１０の場合、かかる現象が生じにくい領域の半径Ｄ１は例えば１４５ｍｍ程度である。一方、半導体ウェハ１０のうちの周縁部の領域、即ち、図６においてハッチングを付した領域においては、リングパターン１６２ａ〜１６２ｃの周囲に露出している層間絶縁膜１５６が過度に除去されてしまう場合がある。
図７は、リングパターン１６２ａ〜１６２ｃの周囲に露出している層間絶縁膜１５６が過度に除去された場合を示す断面図である。このような現象は、上述したように、半導体ウェハ１０の周縁部において生じやすい。層間絶縁膜１５６の平坦化のための研磨、リングパターン１６０ａ〜１６０ｃを埋め込む際の研磨、リングパターン１６２ａ〜１６２ｃのエッチング等により層間絶縁膜１５４が比較的大きくエッチングされた場合には、図７のようになる場合があり得る。
層間絶縁膜１５６の平坦化のための研磨とは、層間絶縁膜１５６を形成した後に、例えばＣＭＰ法により行われる研磨のことである。リングパターン１５０ａ〜１５０ｃの上部の幅が比較的大きい場合には、リングパターン１５０ａ〜１５０ｃの表面のディッシングが比較的大きいため、層間絶縁膜１５６を形成した後に平坦化のための研磨が行われる。半導体ウェハ１０の周縁部においては、半導体ウェハ１０の中心部と比較して、層間絶縁膜１５６の表面が大きく研磨除去されてしまう場合がある。
リングパターン１６０ａ〜１６０ｃを埋め込む際の研磨とは、溝１５８ａ〜１５８ｃ内及び層間絶縁膜１５６上に導電膜を形成した後に、例えばＣＭＰ法により行われる研磨のことである。これにより、溝１５８ａ〜１５８ｃ内に、リングパターン１６０ａ〜１６０ｃが埋め込まれる。半導体ウェハ１０の周縁部においては、半導体ウェハ１０の中心部と比較して、層間絶縁膜１５６の表面が大きく研磨除去されてしまう場合がある。また、この際に行われるオーバー研磨によっても、層間絶縁膜１５６の表面が研磨除去される。
リングパターン１６２ａ〜１６２ｃのエッチングとは、導電膜を形成し、かかる導電膜上にフォトレジスト膜を形成した後に、フォトレジスト膜をマスクとして行われるエッチングのことである。ある程度のオーバーエッチングが行われるため、この際にも層間絶縁膜１５６が除去されることとなる。
本実施形態では、リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部がリングパターン１５０ａ〜１５０ｃと平面的に重なり合っていない。即ち、本実施形態では、リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部が、リングパターン１５０ａ〜１５０ｃの直上領域よりも外側に位置している。このため、本実施形態では、図７のように、研磨やエッチング等により層間絶縁膜１５４が過度に除去された場合であっても、リングパターン１６２ａ〜１６２ｃの直下の部分の層間絶縁膜１５６の少なくとも一部が層間絶縁膜１４２に接している状態が維持される。層間絶縁膜１５６と層間絶縁膜１４２との間の密着性は比較的良好であるため、層間絶縁膜１４２に接している層間絶縁膜１５６が、層間絶縁膜１４２から剥離してしまうことはない。このため、本実施形態によれば、リングパターン１６２ａ〜１６２ｃの周囲に露出している層間絶縁膜１５６が研磨やエッチング等により過度に除去されたとしても、リングパターン１６２ａ〜１６２ｃが剥離してしまうのを防止することができる。
回路領域２における層間絶縁膜１５６上には、電極パッド１６２ｄが形成されている。電極パッド１６２ｄは、導体プラグ１６０ｄに接続されている。電極パッド１６２ｄは、リングパターン１６２ａ〜１６２ｃと同一の導電膜により形成されている。即ち、電極パッド１６２ｄは、バリアメタル膜（図示せず）と、バリアメタル膜上に形成された金属膜（図示せず）とにより形成されている。上述したように、バリアメタル膜としては、例えばＴｉ膜とＴｉＮ膜との積層膜が用いられている。かかるＴｉ膜の膜厚は、例えば６０ｎｍ程度とする。かかるＴｉＮ膜の膜厚は、例えば３０ｎｍ程度とする。上述したように、金属膜としては、例えばアルミニウム膜とＴｉＮ膜との積層膜が用いられている。かかるアルミニウム膜の膜厚は、例えば１０００ｎｍ程度とする。かかるＴｉＮ膜の膜厚は、例えば５０ｎｍ程度とする。
リングパターン１６２ａ〜１６２ｃ及び電極パッド１６２ｄが形成された層間絶縁膜１５６上には、例えばシリコン酸化膜１６４とシリコン窒化膜１６６とを順次積層することにより形成された保護膜１６８が形成されている。シリコン酸化膜１６４の膜厚は、例えば１４００ｎｍ程度とする。シリコン窒化膜１６６の膜厚は。例えば５００ｎｍ程度とする。
保護膜１６８には、電極パッド１６２ｄの上面を露出する開口部１７０が形成されている。かかる開口部１７０は、電極パッド１６２ｄを外部に接続することを可能にするためのものである。
開口部１７０が形成された保護膜１６８上には、保護膜１７２が形成されている。保護膜１７２の材料としては、例えば感光性ポリイミド等が用いられている。保護膜１７２の膜厚は、例えば２．０μｍ程度とする。
保護膜１７２には、電極パッド１６２ｄの上面を露出する開口部１７４が形成されている。かかる開口部１７４は、電極パッド１６２ｄを外部に接続することを可能にするためのものである。
図８は、本実施形態による半導体装置に半田バンプ又はボンディングワイヤを接続した状態を示す断面図である。
図８（ａ）に示すように、電極パッド１６２ｄ上に半田バンプ１７６を形成することもできる。また、図８（ｂ）に示すように、電極パッド１６２ｄ上にボンディングワイヤ１７８を接続することもできる。
こうして、本実施形態による半導体装置が形成されている。
このように、本実施形態によれば、リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部がリングパターン１５０ａ〜１５０ｃと平面的に重なり合っていない。即ち、本実施形態では、リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部が、リングパターン１５０ａ〜１５０ｃの直上領域よりも外側に位置している。このため、本実施形態では、研磨やエッチング等により層間絶縁膜１５４が過度に除去された場合であっても、リングパターン１６２ａ〜１６２ｃの直下の部分の層間絶縁膜１５６の少なくとも一部が層間絶縁膜１４２に接している状態が維持される。層間絶縁膜１５６と層間絶縁膜１４２との間の密着性は比較的良好であるため、層間絶縁膜１４２に接している層間絶縁膜１５６が、層間絶縁膜１４２から剥離してしまうことはない。このため、本実施形態によれば、リングパターン１６２ａ〜１６２ｃの周囲に露出している層間絶縁膜１５６が研磨やエッチング等により過度に除去されたとしても、リングパターン１６２ａ〜１６２ｃが剥離してしまうのを防止することができる。しかも、本実施形態によれば、耐湿リング８ａ〜８ｃが複数設けられているため、回路領域２への水分の浸入を確実に防止し得る。しかも、リング状パターン１６２ａ〜１６２ｃが互いに分離されているため、リング状パターン１６２ａ〜１６２ｃのうちのいずれかにクラックが生じた場合であっても、クラックが伝搬してしまうことはなく、回路領域２への水分の浸入を確実に防止し得る。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図９乃至図２８を用いて説明する。図９乃至図２５は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、図９（ａ）に示すように、半導体基板１０に、素子領域を確定する素子分離領域１２を形成する。半導体基板１０としては、例えばシリコン基板を用いる。素子分離領域１２は、例えばＳＴＩ（Shallow Trench Isolation）法により形成される。素子分離領域１２の材料としては、例えば二酸化シリコンが用いられる。
次に、素子領域における半導体基板１０上に、ゲート絶縁膜１４を介してゲート電極１６を形成する。ゲート電極１６は、例えばポリシリコン膜を形成し、かかるポリシリコン膜をパターニングすることにより形成される。
次に、ゲート電極１６の側壁部分に、サイドウォール絶縁膜１８を形成する。サイドウォール絶縁膜１８は、例えばシリコン酸化膜を形成し、かかるシリコン酸化膜を異方性エッチングすることにより形成される。
次に、例えばイオン注入法により、サイドウォール絶縁膜１８が形成されたゲート電極１６の両側の半導体基板１０内に、ソース／ドレイン拡散層２０を形成する。こうして、ゲート電極１６とソース／ドレイン拡散層２０とを有するトランジスタ２２が形成される。
次に、全面に、例えばＣＶＤ（Chemical Vapor Deposition、化学気相堆積）法により、シリコン窒化膜（図示せず）を形成する。シリコン窒化膜の膜厚は、例えば６００ｎｍ程度とする。
次に、全面に、例えばＣＶＤ法により、ＰＳＧ（Phospho-Silicate-Glass）膜を形成する。ＰＳＧ膜の膜厚は、例えば７２０ｎｍ程度とする。かかるシリコン窒化膜とＰＳＧ膜とにより層間絶縁膜２４が形成される。
次に、フォトリソグラフィ技術を用い、周縁領域４内における層間絶縁膜２４に半導体基板１０に達する溝２６ａ〜２６ｃを形成するとともに、回路領域２における層間絶縁膜２４にソース／ドレイン拡散層２０に達するコンタクトホール２６ｄを形成する。溝２６ａ〜２６ｃの幅は、例えば０．１μｍ程度とする。溝２６ａ〜２６ｃは、回路領域２を囲うように形成される。コンタクトホール２６ｄの径は、例えば０．１２μｍ程度とする。
次に、全面に、例えばＣＶＤ法により、Ｔｉ膜（図示せず）とＴｉＮ膜（図示せず）とを順次積層する。かかるＴｉ膜の膜厚は、例えば１０ｎｍ程度とする。かかるＴｉＮ膜の膜厚は、例えば１０ｎｍ程度とする。Ｔｉ膜とＴｉＮ膜とによりバリアメタル膜（図示せず）が形成される。バリアメタル膜は、溝２６ａ〜２６ｃ内及びコンタクトホール２６ｄ内にも形成される。
次に、全面に、例えばＣＶＤ法により、タングステン膜を形成する。ここで、タングステン膜を用いるのは、微細な溝２６ａ〜２６ｃやコンタクトホール２６ｄ内に埋め込むことが可能であるためである。タングステン膜の膜厚は、例えば２００ｎｍ程度とする。
次に、例えばＣＭＰ法により、層間絶縁膜２４の表面が露出するまでタングステン膜及びバリアメタル膜を研磨する。これにより、バリアメタル膜が形成された溝２６ａ〜２６ｃ内に、タングステンのリングパターン２８ａ〜２８ｃがそれぞれ埋め込まれる。リングパターン２８ａ〜２８ｃは、それぞれ耐湿リング８ａ〜８ｃの一部となるものである。リングパターン２８ａ〜２８ｃは、回路領域２を囲うように形成される。リングパターン２８ａ〜２８ｃは、半導体基板１０に接続される。また、バリアメタル膜が形成されたコンタクトホール２６ｄ内には、タングステンの導体プラグ２８ｄが埋め込まれる。
次に、全面に、例えばプラズマＣＶＤ法により、絶縁膜（エッチングストッパ膜）３０を形成する。絶縁膜３０としては、例えばＳｉＣ膜（ＳｉＣＯ膜）を形成する。絶縁膜３０の膜厚は、例えば３０ｎｍ程度とする。
次に、全面に、例えばプラズマＣＶＤ法により、ＳｉＯＣ膜（図示せず）を形成する。ＳｉＯＣ膜の膜厚は、例えば１３０ｎｍ程度とする。
次に、全面に、例えばプラズマＣＶＤ法により、ＴＥＯＳ（TetraEthOxySilane）膜（図示せず）を形成する。ＴＥＯＳ膜の膜厚は、例えば１００ｎｍ程度とする。ＳｉＯＣ膜とＴＥＯＳ膜とにより、積層膜３２が形成される。絶縁膜３０と積層膜３２とにより、層間絶縁膜３４が形成される。
次に、フォトリソグラフィ技術を用い、周縁領域４における層間絶縁膜３４に、リングパターン２８ａ〜２８ｃの表面を露出する溝３６ａ〜３６ｃを形成する（図９（ｂ）参照）。この際、回路領域２内における層間絶縁膜３４に、導体プラグ２８ｄの上面をそれぞれ露出する溝３６ｄをも形成する。溝３６ａ〜３６ｃは、回路領域２を囲うように形成される。溝３６ａ〜３６ｃの幅は、溝２６ａ〜２６ｃの幅より広く設定される。溝３６ａ〜３６ｃの幅は、例えば２．０μｍ程度とする。溝３６ｄの幅は、例えば０．１２μｍ程度とする。
次に、全面に、例えばスパッタリング法により、バリアメタル膜（図示せず）を形成する。バリアメタル膜としては、例えばＴａ膜を形成する。バリアメタル膜の膜厚は、例えば１０ｎｍ程度とする。バリアメタル膜は、リングパターン３８ａ〜３８ｃや配線３８ｃの材料として用いられているＣｕが拡散するのを防止するためのものである。バリアメタル膜は、溝３６ａ〜３６ｃ内、及び、溝３６ｄ内にも形成される。
次に、全面に、スパッタリング法により、シード層（図示せず）を形成する。シード層としては、例えばＣｕ層を形成する。シード層の膜厚は、例えば１００ｎｍ程度とする。シード層は、溝３６ａ〜３６ｃ内、及び、溝３６ｄ内にも形成される。
次に、全面に、電解メッキ法により、導電膜を形成する。導電膜としては、例えばＣｕ膜を形成する。導電膜としてＣｕ膜を用いるのは、配線抵抗等の低減を図り、半導体装置の動作速度を向上に寄与するためである。導電膜の膜厚は、例えば１．０μｍ程度とする。
次に、例えばＣＭＰ法により、層間絶縁膜３４の表面が露出するまで導電膜、シード層及びバリアメタル膜を研磨する。これにより、バリアメタル膜が形成された溝３６ａ〜３６ｃ内に、リングパターン３８ａ〜３８ｃが埋め込まれる（図１０（ａ）参照）。リングパターン３８ａ〜３８ｃは、回路領域２を囲うように形成される。リングパターン３８ａ〜３８ｃは、リングパターン２８ａ〜２８ｃにそれぞれ接続される。また、バリアメタル膜が形成された溝３６ｄ内に、配線３８ｄが埋め込まれる。配線３８ｄは、導体プラグ２８ｄに接続される。
次に、全面に、例えばプラズマＣＶＤ法により、絶縁膜（Ｃｕ拡散防止膜、キャップ膜）４０を形成する。絶縁膜４０としては、例えばＳｉＣ膜（ＳｉＣＯ膜）を形成する。絶縁膜４０の膜厚は、例えば５５ｎｍ程度とする。絶縁膜４０の材料としてＳｉＣ膜を用いているのは、ＳｉＣ膜は、Ｃｕの拡散を防止し得るとともに、ストレスマイグレーション耐性の向上に資するためである。
次に、全面に、例えばプラズマＣＶＤ法により、ＳｉＯＣ膜（図示せず）を形成する。ＳｉＯＣ膜の膜厚は、例えば４５０ｎｍ程度とする。
次に、全面に、例えばプラズマＣＶＤ法により、ＴＥＯＳ膜（図示せず）を形成する。ＴＥＯＳ膜の膜厚は、例えば１００ｎｍ程度とする。ＳｉＯＣ膜とＴＥＯＳ膜とにより積層膜４２が形成される。絶縁膜４０と積層膜４２とにより層間絶縁膜４４が形成される。
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、開口部４６ａ〜４６ｃを形成するための開口部（図示せず）と、コンタクトホール４６ｄを形成するための開口部（図示せず）とを、フォトレジスト膜に形成する。
次に、フォトレジスト膜をマスクとして、積層膜４２をエッチングする。これにより、開口部４６ａ〜４６ｃとコンタクトホール４６ｄとが絶縁膜４０に達するように形成される。この後、フォトレジスト膜を剥離する。
次に、全面に、例えばスピンコート法により、樹脂層（図示せず）を形成する。樹脂層は、開口部４６ａ〜４６ｃ内及びコンタクトホール４６ｄ内にも埋め込まれる。
次に、例えばＯ２ガスを用いて生成したプラズマを用いて、樹脂層を所定の深さまでエッチバックする。これにより、開口部４６ａ〜４６ｃ内の少なくとも一部及びコンタクトホール４６ｄ内の少なくとも一部に樹脂が残存する。
次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、開口部４８ａ〜４８ｃを形成するための開口部（図示せず）と、溝４８ｄを形成するための開口部（図示せず）とを、フォトレジスト膜に形成する。
次に、フォトレジスト膜をマスクとして、層間絶縁膜４４を所定の深さまでエッチングする。
次に、例えばＯ２ガスとＣＦ４ガスとを用いて生成したプラズマを用いて、フォトレジスト膜を剥離するとともに、開口部４６ａ〜４６ｃ内及びコンタクトホール４６ｄ内の樹脂を除去する。
次に、例えばドライエッチングにより、開口部４６ａ〜４６ｃ内及びコンタクトホール４６ｄ内に露出する絶縁膜４０を除去する。
こうして、周縁領域４における層間絶縁膜４４には、リングパターン３８ａ〜３８ｃの上面をそれぞれ露出する開口部４６ａ〜４６ｃと、開口部４６ａ〜４６ｃの上部にそれぞれ接続された開口部４８ａ〜４８ｃとがそれぞれ形成される（図１０（ｂ）参照）。開口部４６ａと開口部４８ａとにより溝５０ａが形成される。開口部４６ｂと開口部４８ｂとにより溝５０ｂが形成さる。開口部４６ｃと開口部４８ｃとにより溝５０ｃが形成される。溝５０ａ〜５０ｃは、回路領域２を囲うように形成される。開口部４８ａ〜４８ｃの幅は、開口部４６ａ〜４６ｃの幅より広く設定されている。開口部４６ａ〜４６ｃの幅は、例えば０．１０μｍ程度とする。開口部４８ａ〜４８ｃの幅は、例えば２．０μｍ程度とする。
また、回路領域２における層間絶縁膜４４には、配線３８ｄに達するコンタクトホール４６ｄと、コンタクトホール４６ｄの上部に接続された溝４８ｄとが形成される。コンタクトホール４６ｄの径は、例えば０．１３μｍ程度とする。溝４８ｄの幅は、例えば０．１４μｍ程度とする。
開口部４６ａ〜４６ｃの幅は、コンタクトホール４６ｄの径と同様に、比較的小さく設定されている。回路領域２内においては、微細化、高集積化の観点から、コンタクトホール４６ｄの径を比較的小さく設定することが好ましい。コンタクトホール４６ｄの径を比較的小さく設定する一方で、開口部４６ａ〜４６ｃの幅を比較的大きく設定した場合には、開口部４６ａ〜４６ｃとコンタクトホール４６ｄとを同時に形成する際にエッチングレートが大きく異なってしまい、製造不良を招く虞がある。このため、本実施形態では、開口部４６ａ〜４６ｃの幅を、コンタクトホール４６ｄの径と同様に、比較的小さく設定している。
また、配線５２ｅを埋め込むための溝４８ｄの幅は比較的大きく設定されている。リングパターン５２ａ〜５２ｃのうちの上部が埋め込まれる開口部４８ａ〜４８ｃの幅も、比較的大きく設定されている。溝４８ｄの幅も開口部４８ａ〜４８ｃの幅も比較的大きいため、溝４８ｄ及び開口部４８ａ〜４８ｃを形成する際にエッチングレートが著しく異なってしまうことはなく、特段の問題は生じない。
ところで、リングパターン５２ａ〜５２ｃのうちの下部の幅を下層のリングパターン３８ａ〜３８ｃの幅とほぼ同等に設定した場合には、位置ずれ等が生じると、層間絶縁膜３４までもがエッチングされ、製造不良の要因と成りうる。本実施形態では、リングパターン５２ａ〜５２ｃのうちの下部の幅がリングパターン３８ａ〜３８ｃの幅に対して十分に狭いため、位置ずれが生じた場合であっても層間絶縁膜３４がエッチングされてしまうのを防止でき、製造不良を回避し得る。
次に、全面に、例えばスパッタリング法により、バリアメタル膜（図示せず）を形成する。バリアメタル膜としては、例えばＴａ膜を形成する。バリアメタル膜の膜厚は、例えば２５ｎｍ程度とする。バリアメタル膜は、溝５０ａ〜５０ｃ内、コンタクトホール４６ｄ内及び溝４８ｄ内にも形成される。
次に、全面に、例えばスパッタリング法により、シード層（図示せず）を形成する。シード層としては、例えばＣｕ膜を形成する。シード層の膜厚は、例えば１００ｎｍ程度とする。
次に、全面に、例えば電解メッキ法により、導電膜を形成する。導電膜としては、例えばＣｕ膜を形成する。導電膜の膜厚は、例えば１．０μｍ程度とする。
次に、例えばＣＭＰ法により、導電膜、シード層及びバリアメタル膜を層間絶縁膜４４の表面が露出するまで研磨する。これにより、バリアメタル膜が形成された溝５０ａ〜５０ｃ内に、Ｃｕにより形成されたリングパターン５２ａ〜５２ｃが形成される（図１１（ａ）参照）。リングパターン５２ａ〜５２ｃは、リングパターン３８ａ〜３８ｃにそれぞれ接続される。各々のリングパターン５２ａ〜５２ｃは、上部の幅が下部の幅より広く設定されている。また、バリアメタル膜が形成されたコンタクトホール４６ｄ内及び溝４８ｄ内に、デュアルダマシン法により導体プラグ５２ｄ及び配線５２ｅが形成される。導体プラグ５２ｄと配線５２ｅとは一体に形成される。デュアルダマシン法は、層間絶縁膜中にコンタクトホールと溝とを一体に形成し、かかるコンタクトホール内及び溝内に導体プラグと配線とを一体的に埋め込む技術である。本実施形態では、リングパターン５２ａ〜５２ｃも、導体プラグ５２ｄ及び配線５２ｅを形成するのと同時に、デュアルダマシン法により形成される。
次に、全面に、絶縁膜５４と積層膜５６とを有する層間絶縁膜５８を形成する（図１１（ｂ）参照）。絶縁膜５４は、上述した絶縁膜４０と同様にして形成される。積層膜５６は、上述した積層膜４２と同様にして形成される。
次に、フォトリソグラフィ技術を用い、周縁領域４における層間絶縁膜５８に、リングパターン５２ａ〜５２ｃの上面をそれぞれ露出する開口部６０ａ〜６０ｃと、開口部６０ａ〜６０ｃの上部にそれぞれ接続された開口部６２ａ〜６２ｃとを形成する。開口部６０ａと開口部６２ａとにより溝６４ａが形成される。開口部６０ｂと開口部６２ｂとにより溝６４ｂが形成される。開口部６０ｃと開口部６２ｃとにより溝６４ｃが形成される。溝６４ａ〜６４ｃは、上述した溝５０ａ〜５０ｃと同様にして形成される。この際、回路領域２における層間絶縁膜５８には、配線５２ｅに達するコンタクトホール６０ｄと、コンタクトホール６０ｄの上部に接続された溝６２ｄとが形成される。コンタクトホール６０ｄは、上述したコンタクトホール４６ｄと同様にして形成される。溝６２ｄは、上述した溝４８ｄと同様にして形成される。
次に、上述したリングパターン５２ａ〜５２ｃと同様にして、溝６４ａ〜６４ｃ内にリングパターン６６ａ〜６６ｃを埋め込む。リングパターン６６ａ〜６６ｃは、リングパターン５２ａ〜５２ｃにそれぞれ接続される。この際、上述した導体プラグ５２ｄ及び配線５２ｅと同様にして、コンタクトホール６０ｄ内及び溝６２ｄ内に、導体プラグ６６ｄ及び配線６６ｅを埋め込む。導体プラグ６６ｄは、配線５２ｅに接続される。
次に、全面に、絶縁膜６８と積層膜７０とを有する層間絶縁膜７２を形成する。絶縁膜６８は、上述した絶縁膜４０と同様にして形成される。積層膜７０は、上述した積層膜４２と同様にして形成される。
次に、フォトリソグラフィ技術を用い、周縁領域４における層間絶縁膜７２に、リングパターン６６ａ〜６６ｃの上面をそれぞれ露出する開口部７４ａ〜７４ｃと、開口部７４ａ〜７４ｃの上部に接続された開口部７６ａ〜７６ｃとを形成する。開口部７４ａと開口部７６ａとにより溝７８ａが形成される。開口部７４ｂと開口部７６ｂとにより溝７８ｂが形成される。開口部７４ｃと開口部７６ｃとにより溝７８ｃが形成される。溝７８ａ〜７８ｃは、上述した溝５０ａ〜５０ｃと同様にして形成される。この際、回路領域２における層間絶縁膜７２には、配線６６ｅに達するコンタクトホール７４ｄと、コンタクトホール７４ｄの上部に接続された溝７６ｄとが形成される。コンタクトホール７４ｄは、上述したコンタクトホール４６ｄと同様にして形成される。溝７６ｄは、上述した溝４８ｄと同様にして形成される。
次に、上述したリングパターン５２ａ〜５２ｃと同様にして、溝７８ａ〜７８ｃ内にリングパターン８０ａ〜８０ｃを埋め込む。リングパターン８０ａ〜８０ｃは、リングパターン６６ａ〜６６ｃにそれぞれ接続される。この際、コンタクトホール７４ｄ内及び溝７６ｄ内には、上述した導体プラグ５２ｄ及び配線５２ｅと同様にして、導体プラグ８０ｄ及び配線８０ｅが埋め込まれる。導体プラグ８０ｄは、配線６６ｅに接続される。
次に、全面に、絶縁膜８２と積層膜８４とを有する層間絶縁膜８６を形成する。絶縁膜８２は、上述した絶縁膜４０と同様にして形成される。積層膜８４は、上述した積層膜４２と同様にして形成される。
次に、フォトリソグラフィ技術を用い、周縁領域４における層間絶縁膜８６に、リングパターン８０ａ〜８０ｃの上面をそれぞれ露出する開口部８８ａ〜８８ｃと、開口部８８ａ〜８８ｃの上部にそれぞれ接続された開口部９０ａ〜９０ｃとを形成する。開口部８８ａと開口部９０ａとにより溝９２ａが形成される。開口部８８ｂと開口部９０ｂとにより溝９２ｂが形成される。開口部８８ｃと開口部９０ｃとにより溝９２ｃが形成される。溝９２ａ〜９２ｃは、上述した溝５０ａ〜５０ｃと同様にして形成される。この際、回路領域２における層間絶縁膜８６には、配線８０ｅに達するコンタクトホール８８ｄと、コンタクトホール８８ｄの上部に接続された溝９０ｄとが形成される。コンタクトホール８８ｄは、上述したコンタクトホール４６ｄと同様にして形成される。溝９０ｄは、上述した溝４８ｄと同様にして形成される。
次に、上述したリングパターン５２ａ〜５２ｃと同様にして、溝９２ａ〜９２ｃ内にリングパターン９４ａ〜９４ｃを埋め込む。リングパターン９４ａ〜９４ｃは、リングパターン８０ａ〜８０ｃにそれぞれ接続される。この際、上述した導体プラグ５２ｄ及び配線５２ｅと同様にして、コンタクトホール８８ｄ内及び溝９０ｄ内に導体プラグ９４ｄ及び配線９４ｅを埋め込む。
第１層目の金属配線３８ｄ、第２層目の金属配線５２ｅ、第３層目の金属配線６６ｅ、第４層目の金属配線８０ｅ及び第５層目の金属配線９４ｅは、下層配線と称することができる。かかる下層配線のピッチは、例えば０．２８μｍ程度とすることができる。
次に、全面に、例えばプラズマＣＶＤ法により、絶縁膜（Ｃｕ拡散防止膜、エッチングストッパ膜）９６を形成する（図１２参照）。絶縁膜９６としては、例えばＳｉＣ膜（ＳｉＣＯ膜）を形成する。絶縁膜９６として、ＳｉＣ膜を形成するのは、上述したように、Ｃｕの拡散を防止し得るとともに、ストレスマイグレーション耐性を向上するためである。絶縁膜９６の膜厚は、例えば７０ｎｍ程度とする。
次に、全面に、例えばプラズマＣＶＤ法により、ＳｉＯＣ膜を形成する。ＳｉＯＣ膜の膜厚は、例えば９２０ｎｍ程度とする。
次に、全面に、例えばプラズマＣＶＤ法により、ＴＥＯＳ膜を形成する。ＴＥＯＳ膜の膜厚は、例えば３０ｎｍ程度とする。ＳｉＯＣ膜とＴＥＯＳ膜とにより積層膜９８が形成される。絶縁膜９６と積層膜９８とにより層間絶縁膜１００が形成される。
次に、フォトリソグラフィ技術を用い、周縁領域４における層間絶縁膜１００に、リングパターン９４ａ〜９４ｃの上面を露出する開口部１０２ａ〜１０２ｃと、開口部１０２ａ〜１０２ｃの上部に接続された開口部１０４ａ〜１０４ｃとを形成する。開口部１０２ａと開口部１０４ａとにより溝１０６ａが形成される。開口部１０２ｂと開口部１０４ｂとにより溝１０６ｂが形成される。開口部１０２ｃと開口部１０４ｃとにより溝１０６ｃが形成される。開口部１０２ａ〜１０２ｃの幅は、例えば０．２８μｍ程度とする。開口部１０４ａ〜１０４ｃの幅は、例えば２．０μｍ程度とする。溝１０６ａ〜１０６ｃは、上述した溝５０ａ〜５０ｃと同様にして形成される。この際、回路領域２における層間絶縁膜１００には、配線９４ｅに達するコンタクトホール１０２ｄと、コンタクトホール１０２ｄの上部に接続された溝１０４ｄとが形成される。コンタクトホール１０２ｄの径は、例えば０．２８μｍ程度とする。溝１０４ｄの幅は、例えば０．２８μｍ程度とする。コンタクトホール１０２ｄは、上述したコンタクトホール４６ｄと同様にして形成される。溝１０４ｄは、上述した溝４８ｄと同様にして形成される。
次に、上述したリングパターン５２ａ〜５２ｃと同様にして、溝１０６ａ〜１０６ｃ内に、リングパターン１０８ａ〜１０８ｃを埋め込む。リングパターン１０８ａ〜１０８ｃは、リングパターン９４ａ〜９４ｃにそれぞれ接続される。この際、上述した導体プラグ５２ｄ及び配線５２ｅと同様にして、コンタクトホール１０２ｄ内及び溝１０４ｄ内に、導体プラグ１０８ｄ及び配線１０８ｅを埋め込む。導体プラグ１０８ｄ及び配線１０８ｅは一体に形成される。導体プラグ１０８ｄは、配線９４ｅに接続される。
次に、全面に、絶縁膜１１０と積層膜１１２とを有する層間絶縁膜１１４を形成する。絶縁膜１１０は、上述した絶縁膜９６と同様にして形成される。積層膜１１２は、上述した積層膜９８と同様にして形成される。
次に、フォトリソグラフィ技術を用い、周縁領域４における層間絶縁膜１１４に、リングパターン１０６ａ〜１０６ｃの上面を露出する開口部１１６ａ〜１１６ｃと、開口部１１６ａ〜１１６ｃの上部に接続された開口部１１８ａ〜１１８ｃとを形成する。開口部１１６ａと開口部１１８ａとにより溝１２０ａが形成される。開口部１１６ｂと開口部１１８ｂとにより溝１２０ｂが形成される。開口部１１６ｃと開口部１１８ｃとにより溝１２０ｃが形成される。溝１２０ａ〜１２０ｃは、上述した溝５０ａ〜５０ｃと同様にして形成される。この際、回路領域２における層間絶縁膜１１４には、配線１０８ｅに達するコンタクトホール１１６ｄと、コンタクトホール１１６ｄの上部に接続された溝１１８ｄとが形成される。コンタクトホール１１６ｄは、上述したコンタクトホール４６ｄと同様にして形成される。溝１１８ｄは、上述した溝４８ｄと同様にして形成される。
次に、上述したリングパターン５２ａ〜５２ｃと同様にして、溝１２０ａ〜１２０ｃ内にリングパターン１２２ａ〜１２２ｃを埋め込む。リングパターン１２２ａ〜１２２ｃは、リングパターン１０８ａ〜１０８ｃにそれぞれ接続される。この際、バリアメタル膜が形成されたコンタクトホール１１６ｄ内及び溝１１８ｄ内に、上述した導体プラグ５２ｄ及び配線５２ｅと同様にして、導体プラグ１２２ｄ及び配線１２２ｅを埋め込む。
第６層目の金属配線１０８ｅ及び第７層目の金属配線１２２ｅは、中層配線と称することができる。かかる中層配線のピッチは、例えば０．５６μｍ程度とすることができる。
次に、全面に、例えばプラズマＣＶＤ法により、絶縁膜（Ｃｕ拡散防止膜、エッチングストッパ膜）１２４を形成する（図１３参照）。絶縁膜１２４としては、例えばＳｉＣ膜（ＳｉＣＯ膜）が用いられている。絶縁膜１２４の膜厚は、例えば７０ｎｍ程度とする。
次に、全面に、例えばＣＶＤ法により、絶縁膜１２６を形成する。絶縁膜１２６としては、例えばシリコン酸化膜を形成する。絶縁膜１２６の膜厚は、例えば１４７０ｎｍ程度とする。絶縁膜１２４と絶縁膜１２６とにより層間絶縁膜１２８が形成される。
次に、フォトリソグラフィ技術を用い、周縁領域４における層間絶縁膜１２８に、リングパターン１２２ａ〜１２２ｃの上面を露出する開口部１３０ａ〜１３０ｃと、開口部１３０ａ〜１３０ｃの上部に接続された開口部１３２ａ〜１３２ｃとを形成する。開口部１３０ａと開口部１３２ａとにより溝１３４ａが形成される。開口部１３０ｂと開口部１３２ｂとにより溝１３４ｂが形成される。開口部１３０ｃと開口部１３２ｃとにより溝１３４ｃが形成される。開口部１３０ａ〜１３０ｃの幅は、例えば０．４２μｍ程度とする。開口部１３２ａ〜１３２ｃの幅は、例えば２．０μｍ程度とする。溝１３２ａ〜１３２ｃは、上述した溝５０ａ〜５０ｃと同様にして形成される。この際、回路領域２における層間絶縁膜１２８に、配線１２２ｅに達するコンタクトホール１３０ｄと、コンタクトホール１３０ｄの上部に接続された溝１３２ｄとを形成する。コンタクトホール１３０ｄの径は、例えば０．４２μｍ程度とする。溝１３２ｄの幅は、例えば０．４２μｍ程度とする。コンタクトホール１３０ｄは、上述したコンタクトホール４６ｄと同様にして形成される。溝１３２ｄは、上述した溝４８ｄと同様にして形成される。
次に、上述したリングパターン５２ａ〜５２ｃと同様にして、溝１３４ａ〜１３４ｃ内にリングパターン１３６ａ〜１３６ｃを形成する。リングパターン１３６ａ〜１３６ｃは、リングパターン１２２ａ〜１２２ｃにそれぞれ接続される。この際、上述した導体プラグ５２ｄ及び配線５２ｅと同様にして、コンタクトホール１３０ｄ内及び溝１３２ｄ内に、導体プラグ１３６ｄ及び配線１３６ｅを埋め込む。導体プラグ１３６ｄ及び配線１３６ｅは一体に形成される。導体プラグ１３６ｄは、配線１２２ｅに接続される。
次に、全面に、絶縁膜１３８と絶縁膜１４０とを有する層間絶縁膜（絶縁層）１４２を形成する。絶縁膜１３８は、上述した絶縁膜１２４と同様にして形成される。絶縁膜１４０は、上述した積層膜１２６と同様にして形成される。
次に、フォトリソグラフィ技術を用い、周縁領域４における層間絶縁膜１４２に、リングパターン１３６ａ〜１３６ｃの上面を露出する開口部１４４ａ〜１４４ｃと、開口部１４４ａ〜１４４ｃの上部に接続された開口部１４６ａ〜１４６ｃとを形成する（図１４参照）。開口部１４４ａ〜１４４ｃの幅は、例えば０．４２μｍ程度とする。開口部１４６ａ〜１４６ｃの幅は、例えば２．０μｍ程度とする。開口部１４４ａと開口部１４６ａとにより溝１４８ａが形成される。開口部１４４ｂと開口部１４６ｂとにより溝１４８ｂが形成される。開口部１４４ｃと開口部１４６ｃとにより溝１４８ｃが形成される。溝１４８ａ〜１４８ｃは、上述した溝５０ａ〜５０ｃと同様にして形成される。この際、回路領域２における層間絶縁膜１４２には、配線１３６ｅに達するコンタクトホール１４４ｄと、コンタクトホール１４４ｄの上部に接続された溝１４６ｄとが形成される。コンタクトホール１４４ｄは、上述したコンタクトホール４６ｄと同様にして形成される。溝１４６ｄは、上述した溝４８ｄと同様にして形成される。
次に、全面に、例えばスパッタリング法により、バリアメタル膜（図示せず）を形成する。バリアメタル膜としては、例えばＴａ膜を形成する。バリアメタル膜の膜厚は、例えば２０ｎｍ程度とする。
次に、全面に、例えばスパッタリング法により、シード層を形成する。シード層としては、例えばＣｕ膜を形成する。シード層の膜厚は、例えば１４０ｎｍ程度とする。
次に、図１５に示すように、全面に、例えば電解メッキ法により、導電膜１５０を形成する。導電膜１５０としては、例えばＣｕ膜を形成する。導電膜１５０は、溝１４８ａ〜１４８ｃ内、コンタクトホール１４４ｄ内及び溝１４６ｄ内にも形成される。
次に、例えば、ＣＭＰ法により、層間絶縁膜１４２の表面が露出するまで、導電膜１５０、シード層及びバリアメタル膜を研磨する。これにより、溝１４８ａ〜１４８ｃ内に、Ｃｕにより形成されたリングパターン１５０ａ〜１５０ｃがそれぞれ埋め込まれる。リングパターン１５０ａ〜１５０ｃは、回路領域２を囲うように形成される。リングパターン１５０ａ〜１５０ｃは、リングパターン１３６ａ〜１３６ｃにそれぞれ接続される。リングパターン１５０ａ〜１５０ｃのうちの上部、即ち、リングパターン１５０ａ〜１５０ｃのうちの開口部１４６ａ〜１４６ｃに埋め込まれている部分の幅ｗ１（図５参照）は、例えば２．０μｍ程度とする。この際、バリアメタル膜が形成されたコンタクトホール１４４ｄ内及び溝１４６ｄ内には、導体プラグ１５０ｄ及び配線１５０ｅが埋め込まれる。こうして、デュアルダマシン法にリングパターン１５０ａ〜１５０ｃ、導体プラグ１５０ｄ及び配線１５０ｅが形成される。
第８層目の金属配線１３６ｅ及び第９層目の金属配線１５０ｅは、上層配線と称することができる。かかる上層配線のピッチは、例えば０．８４μｍ程度とすることができる。
次に、例えばプラズマＣＶＤ法により、絶縁膜（Ｃｕ拡散防止膜、エッチングストッパ膜）１５２を形成する（図１７参照）。絶縁膜１５２としては、例えばＳｉＣ膜（ＳｉＣＯ膜）を形成する。絶縁膜１５２の膜厚は、例えば７０ｎｍ程度とする。
次に、例えばＣＶＤ法により、絶縁膜１５４を形成する。絶縁膜１５４は、例えばシリコン酸化膜により形成されている。絶縁膜１５４の膜厚は、例えば１４００ｎｍ程度とする。絶縁膜１５２と絶縁膜１５４とにより層間絶縁膜（絶縁層）１５６が形成される。
なお、後工程において、層間絶縁膜１５６には比較的径の小さいコンタクトホール１５８ｄが形成される。層間絶縁膜１５６の厚さを過度に厚く形成した場合には、比較的径の小さいコンタクトホール１５８ｄを層間絶縁膜１５６に形成することは困難である。このような観点から、層間絶縁膜１５６の厚さは上記のように設定されている。
本実施形態において、絶縁膜１５２としてＳｉＣ膜（ＳｉＣＯ膜）を形成するのは、十分なストレスマイグレーション耐性を得るためである。絶縁膜１５２の材料としてＳｉＣＮ膜やＳｉＮ膜を用いた場合には、下地の層間絶縁膜１４２に対する密着性は良好となるが、十分なストレスマイグレーション耐性が得られない場合があり得る。ＳｉＣ膜は、下地の層間絶縁膜１４２に対しての密着性についてはＳｉＣＮ膜やＳｉＮ膜よりは劣るものの、ストレスマイグレーション耐性の向上には資することができる。従って、本実施形態においては、絶縁膜１５２として、ＳｉＣ膜が用いられている。
次に、例えばＣＭＰ法により、層間絶縁膜１５４の表面を研磨し、層間絶縁膜１５４の表面を平坦化する。本実施形態においては、リングパターン１５０ａ〜１５０ｃの上面の幅が比較的広いため、リングパターン１５０ａ〜１５０ｃの上面には比較的深いディッシングが形成されている場合がある。この場合には、リングパターン１５０ａ〜１５０ｃの上面のディッシングに起因して、層間絶縁膜１５４の表面に凹凸が生じる場合がある。このため、本実施形態においては、層間絶縁膜１５４の表面を平坦化するための研磨が行われる。
なお、層間絶縁膜１５４の表面を平坦化するための研磨を行った場合には、半導体ウェハの周縁部においては、層間絶縁膜１５４の上層部が比較的大きく研磨除去される場合がある。図２６は、層間絶縁膜１５４の上層部が比較的大きく研磨除去された状態を示す断面図（その１）である。このような現象は、例えば半導体ウェハの周縁部、即ち、図６においてハッチングを付した部分において生じる場合がある。
次に、フォトリソグラフィ技術を用い、周縁領域４における層間絶縁膜１５６に、リングパターン１５０ａ〜１５０ｃの上面をそれぞれ露出する溝１５８ａ〜１５８ｃを形成する（図１８参照）。溝１５８ａ〜１５８ｃの幅は、例えば０．４μｍ程度とする。溝１５８ａ〜１５８ｃは、回路領域２を囲うように形成される。この際、回路領域２における層間絶縁膜１５６には、配線１５０ｅに達する複数のコンタクトホール１５８ｄが形成される。コンタクトホール１５８ｄの径は、例えば０．５μｍ程度とする。
次に、全面に、例えばスパッタリング法により、バリアメタル膜（図示せず）を形成する。バリアメタル膜としては、例えばＴｉＮ膜を形成する。かかるＴｉＮ膜の膜厚は、例えば５０ｎｍ程度とする。
次に、全面に、例えばＣＶＤ法により、導電膜１６０を形成する（図１９参照）。導電膜１６０としては、例えばタングステン膜を形成する。導電膜１６０の膜厚は、例えば３００ｎｍ程度とする。
次に、例えばＣＭＰ法により、層間絶縁膜１５６の表面が露出するまで、導電膜１６０及びバリアメタル膜を研磨する（図２０参照）。これにより、溝１５８ａ〜１５８ｃ内に、リングパターン１６０ａ〜１６０ｃが埋め込まれる。リングパターン１６０ａ〜１６０ｃは、回路領域２を囲うように形成される。リングパターン１６０ａ〜１６０ｃは、リングパターン１５０ａ〜１５０ｃにそれぞれ接続される。リングパターン１６０ａ〜１６０ｃの幅ｗ２（図５参照）は、例えば０．４μｍ程度とする。この際、コンタクトホール１５８ｄ内には、導体プラグ１６０ｄが埋め込まれる。導体プラグ１６０ｄは、配線１５０ｅに接続される。
なお、リングパターン１６０ａ〜１６０ｃ及び導体プラグ１６０ｄを層間絶縁膜１５４に埋め込むための研磨においては、半導体ウェハの周縁部において、層間絶縁膜１５４の上層部が比較的大きく研磨除去される場合がある。図２７は、層間絶縁膜１５４の上層部が比較的大きく研磨除去された状態を示す断面図（その２）である。このような現象は、例えば半導体ウェハの周縁部、即ち、図６においてハッチングを付した部分において生じる場合がある。
本実施形態においては、上述したように、リングパターン１６０ａ〜１６０ｃ及び導体プラグ１６０ｄの材料として、例えばタングステンが用いられている。導体プラグ１６０ｄの材料としてタングステンを用いているのは、タングステン膜は、比較的微細なコンタクトホール１５８ｄ内に形成することが可能なためである。また、導体プラグ１６０ｄの材料としてＣｕを用いた場合には、後工程におけるアルミニウム膜等のエッチングの際に、Ｃｕが腐食してしまう場合があり、良好なコンタクトが得られなくなる虞がある。このような理由により、導体プラグ１６０ｄの材料としては、Ｃｕではなく、タングステンが用いられている。
リングパターン１６０ａ〜１０６ｃと導体プラグ１６０ｄとは、同一の導電膜により同時に形成される。このため、本実施形態では、リングパターン１６０ａ〜１０６ｃの材料としても、例えばタングステンが用いられている。
次に、全面に、例えばスパッタリング法により、バリアメタル膜（図示せず）を形成する。バリアメタル膜としては、例えばＴｉ膜とＴｉＮ膜との積層膜が用いられている。かかるＴｉ膜の膜厚は、例えば６０ｎｍ程度とする。かかるＴｉＮ膜の膜厚は、例えば３０ｎｍ程度とする。
次に、全面に、例えばスパッタリング法により、金属膜１６２を形成する。かかる金属膜１６２としては、例えばアルミニウム膜とＴｉＮ膜との積層膜を形成する。かかるアルミニウム膜の膜厚は、例えば１０００ｎｍ程度とする。かかるＴｉＮ膜の膜厚は、例えば５０ｎｍ程度とする。
次に、全面に、スピンコート法により、フォトレジスト膜１８０を形成する。この後、フォトリソグラフィ技術を用い、フォトレジスト膜１８０をパターニングする（図２１参照）。フォトレジスト膜１８０は、リングパターン１６２ａ〜１６２ｃの平面形状、及び、電極パッド１６２ｄの平面形状に形成される。
次に、フォトレジスト膜１８０をマスクとして、金属膜１６２及びバリアメタル膜をエッチングする（図２２参照）。これにより、周縁領域４における層間絶縁膜１５６上には、バリアメタル膜と金属膜１６２とにより形成されたリングパターン１６２ａ〜１６２ｃが形成される。リングパターン１６２ａ〜１６２ｃは、回路領域２を囲うように形成される。リングパターン１６２ａ〜１６２ｃは、リングパターン１６０ａ〜１６０ｃにそれぞれ接続される。リングパターン１６２ａ〜１６２ｃの幅は、層間絶縁膜１４２に埋め込まれたリングパターン１５０ａ〜１５０ｃの幅より広く設定されている。具体的には、リングパターン１６２ａ〜１６２ｃの幅ｗ３（図５参照）は、例えば３．０μｍ程度とする。リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部は、リングパターン１５０ａ〜１５０ｃの長手方向に沿った両側部に対して、それぞれｄ１ずつ外側に突き出すように位置している（図５参照）。距離ｄ１は、例えば０．５μｍ程度とする。この際、回路領域２における層間絶縁膜１５６上には、バリアメタル膜と金属膜１６２とにより形成された電極パッド１６２ｄが形成される。
この後、フォトレジスト膜１８０を剥離する（図２３参照）。
なお、リングパターン１６０ａ〜１６０ｃ上にリングパターン１６２ａ〜１６２ｃを形成するのは、上述したように、電極パッド１６２ｄを形成する際に、リングパターン１６０ａ〜１６０ｃがエッチングされるのを防止するためである。リングパターン１６０ａ〜１６０ｃまでもがエッチングされてしまうと、十分な耐湿性を確保し得なくなる。このため、本実施形態では、リングパターン１６０ａ〜１６０ｃ上にリングパターン１６２ａ〜１６２ｃを形成している。
また、リングパターン１６２ａ〜１６２ｃを一体に形成せず、リングパターン１６２ａ〜１６２ｃを互いに分離しているのは、上述したように、リングパターンにクラックが生じた場合に、耐湿性が確保できなくなるのを防止するためである。即ち、リングパターン１６２ａ〜１６２ｃを一体に形成した場合には、リングパターンにクラックが生じた場合に、クラックが伝搬してしまい、耐湿性が確保できなくなる虞がある。リングパターン１６２ａ〜１６２ｃを互いに分離して形成すれば、リングパターン１６２ａ〜１６２ｃのいずれかにクラックが生じたとしても、クラックが他のリングパターン１６２ａ〜１６２ｃにまで伝搬することはないため、確実に耐湿性を確保し得る。このような理由により、本実施形態では、リングパターン１６２ａ〜１６２ｃを互いに分離している。
こうして、リングパターン２８ａ、３８ａ、５２ａ、６６ａ、８０ａ、９４ａ、１０８ａ、１２２ａ、１３６ａ、１５０ａ、１６０ａ、１６２ａにより、耐湿リング８ａが形成される。こうして、リングパターン２８ｂ、３８ｂ、５２ｂ、６６ｂ、８０ｂ、９４ｂ、１０８ｂ、１２２ｂ、１３６ｂ、１５０ｂ、１６０ｂ、１６２ｂにより、耐湿リング８ｂが形成される。こうして、リングパターン２８ｃ、３８ｃ、５２ｃ、６６ｃ、８０ｃ、９４ｃ、１０８ｃ、１２２ｃ、１３６ｃ、１５０ｃ、１６０ｃ、１６２ｃにより、耐湿リング８ｃが形成される。
なお、リングパターン１６２ａ〜１６２ｃ及び電極パッド１６２ｄをエッチングにより形成する際には、リングパターン１６２ａ〜１６２ｃ及び電極パッド１６２ｄから露出している部分の層間絶縁膜１５４の上層部がオーバーエッチングされる場合がある。図２８は、層間絶縁膜１５４の上層部が研磨のみならずエッチングによっても比較的大きく除去された状態を示す断面図である。このような現象は、例えば半導体ウェハの周縁部、即ち、図６においてハッチングを付した部分において生じる場合がある。
しかしながら、本実施形態では、リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部がリングパターン１５０ａ〜１５０ｃと平面的に重なり合っていない。即ち、本実施形態では、リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部が、リングパターン１５０ａ〜１５０ｃの直上領域よりも外側に位置している。このため、本実施形態では、図２８のように、研磨やエッチング等により層間絶縁膜１５４が過度に除去された場合であっても、リングパターン１６２ａ〜１６２ｃの直下の部分の層間絶縁膜１５６の少なくとも一部が層間絶縁膜１４２に接している状態が維持される。層間絶縁膜１５６と層間絶縁膜１４２との間の密着性は比較的良好であるため、層間絶縁膜１４２に接している層間絶縁膜１５６が、層間絶縁膜１４２から剥離してしまうことはない。このため、本実施形態によれば、リングパターン１６２ａ〜１６２ｃの周囲に露出している層間絶縁膜１５６が研磨やエッチング等により過度に除去されたとしても、リングパターン１６２ａ〜１６２ｃが剥離してしまうのを防止することができる。
次に、全面に、例えばＣＶＤ法により、シリコン酸化膜１６４を形成する。シリコン酸化膜１６４の膜厚は、例えば１４００ｎｍ程度とする。
次に、全面に、例えばＣＶＤ法により、シリコン窒化膜１６６を形成する。シリコン窒化膜１６６の膜厚は。例えば５００ｎｍ程度とする。シリコン酸化膜１６４とシリコン窒化膜１６６とにより保護膜１６８が形成される。
次に、フォトリソグラフィ技術を用い、保護膜１６８に、電極パッド１６２ｄの上面を露出する開口部１７０を形成する。かかる開口部１７０は、電極パッド１６２ｄを外部に接続することを可能にするためのものである。
次に、全面に、例えばスピンコート法により、保護膜１７２を形成する。保護膜１７２としては、例えば感光性ポリイミド膜を形成する。保護膜１７２の膜厚は、例えば２．０μｍ程度とする。
次に、フォトリソグラフィ技術を用い、保護膜１７２に、電極パッド１６２ｄの上面を露出する開口部１７４を形成する。かかる開口部１７４は、電極パッド１６２ｄを外部に接続することを可能にするためのものである。
次に、スクライブライン領域６に沿って、半導体ウェハ１０をダイシングする。例えば、図２４の一点鎖線の部分において半導体基板１０が切断される。
こうして、本実施形態による半導体装置が製造される（図２５参照）。
この後、電極パッド１６２ｄ上に半田バンプ１７６を形成してもよい（図８（ａ）参照）。また、電極パッド１６２ｄ上にボンディングワイヤ１７８を接続してもよい（図８（ｂ）参照）。
このように、本実施形態によれば、リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部がリングパターン１５０ａ〜１５０ｃと平面的に重なり合っていない。即ち、本実施形態では、リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部が、リングパターン１５０ａ〜１５０ｃの直上領域よりも外側に位置している。このため、本実施形態では、研磨やエッチング等により層間絶縁膜１５４が過度に除去された場合であっても、リングパターン１６２ａ〜１６２ｃの直下の部分の層間絶縁膜１５６の少なくとも一部が層間絶縁膜１４２に接している状態が維持される。層間絶縁膜１５６と層間絶縁膜１４２との間の密着性は比較的良好であるため、層間絶縁膜１４２に接している層間絶縁膜１５６が、層間絶縁膜１４２から剥離してしまうことはない。このため、本実施形態によれば、リングパターン１６２ａ〜１６２ｃの周囲に露出している層間絶縁膜１５６が研磨やエッチング等により過度に除去されたとしても、リングパターン１６２ａ〜１６２ｃが剥離してしまうのを防止することができる。しかも、本実施形態によれば、耐湿リング８ａ〜８ｃが複数設けられているため、回路領域２への水分の浸入を確実に防止し得る。しかも、リング状パターン１６２ａ〜１６２ｃが互いに分離されているため、リング状パターン１６２ａ〜１６２ｃのうちのいずれかにクラックが生じた場合であっても、クラックが伝搬してしまうことはなく、回路領域２への水分の浸入を確実に防止し得る。
［第２実施形態］
第２実施形態による半導体装置を図２９及び図３１を用いて説明する。図２９は、本実施形態による半導体装置を示す断面図である。図３０は、本実施形態による半導体装置の一部を示す平面図である。図３１は、層間絶縁膜の上層部が研磨のみならずエッチングによっても比較的大きく除去された状態を示す断面図である。図１乃至図２８に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置は、リングパターン１６２ａ〜１６２ｃの長手方向に沿った両側部のうちの一方の側部のみが、リングパターン１５０ａ〜１５０ｃと平面的に重なり合っていないことに主な特徴がある。
図２９に示すように、周縁領域４における層間絶縁膜１５６上には、リングパターン１６２ｅ〜１６２ｇが形成されている。リングパターン１６２ｅ〜１６２ｇは、回路領域２を囲うように形成されている。リングパターン１６２ｅ〜１６２ｇは、リングパターン１６０ａ〜１６０ｃにそれぞれ接続されている。リングパターン１６２ｅ〜１６２ｇは、バリアメタル膜（図示せず）と、バリアメタル膜上に形成された金属膜（図示せず）とにより形成されている。かかるバリアメタル膜としては、例えばＴｉ膜とＴｉＮ膜との積層膜が用いられている。かかるＴｉ膜の膜厚は、例えば６０ｎｍ程度とする。かかるＴｉＮ膜の膜厚は、例えば３０ｎｍ程度とする。かかる金属膜としては、例えばアルミニウム膜とＴｉＮ膜との積層膜が用いられている。かかるアルミニウム膜の膜厚は、例えば１０００ｎｍ程度とする。かかるＴｉＮ膜の膜厚は、例えば５０ｎｍ程度とする。リングパターン１６２ｅ〜１６２ｇの幅ｗ４は、層間絶縁膜１４２に埋め込まれたリングパターン１５０ａ〜１５０ｃの幅ｗ１と等しく設定されている。具体的には、リングパターン１５０ａ〜１５０ｃの幅ｗ１及びリングパターン１６２ｅ〜１６２ｇの幅ｗ４（図３０参照）は、例えば２．０μｍ程度とする。リングパターン１６２ｅ〜１６２ｇの長手方向に沿った両側部のうちの一方の端部は、リングパターン１５０ａ〜１５０ｃの長手方向に沿った両側部に対して、ｄ２だけ外側に突き出すように位置している（図５参照）。距離ｄ２は、例えば０．５μｍ程度とする。リングパターン１６２ｅ〜１６２ｇの長手方向に沿った両側部のうちの他方の側部は、リングパターン１５０ａ〜１５０ｃと平面的に重なり合っている。
このように、リングパターン１６２ｅ〜１６２ｇの長手方向に沿った両側部のうちの一方の側部のみが、リングパターン１５０ａ〜１５０ｃと平面的に重なり合わないようにしてもよい。
本実施形態においても、リングパターン１６２ｅ〜１６２ｇの長手方向に沿った両側部のうちの少なくとも一方が、リングパターン１５０ａ〜１５０ｃの直上領域よりも外側に位置している。このため、研磨やエッチング等により層間絶縁膜１５４が過度に除去された場合であっても、図３１に示すように、リングパターン１６２ｅ〜１６２ｇの直下の部分の層間絶縁膜１５６の少なくとも一部が層間絶縁膜１４２に接している状態が維持される。層間絶縁膜１５６と層間絶縁膜１４２との間の密着性は比較的良好であるため、層間絶縁膜１４２に接している層間絶縁膜１５６が、層間絶縁膜１４２から剥離してしまうことはない。このため、本実施形態によっても、リングパターン１６２ｅ〜１６２ｇの周囲に露出している層間絶縁膜１５６が研磨やエッチング等により過度に除去されたとしても、リングパターン１６２ａ〜１６２ｃが剥離してしまうのを防止することができる。
［第３実施形態］
第３実施形態による半導体装置を図３２及び図３３を用いて説明する。図３２は、本実施形態による半導体装置を示す平面図である。図１乃至図３１に示す第１又は第２実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置は、耐湿リングが非連続的（断続的）に形成されていることに主な特徴がある。
図３２に示すように、本実施形態では、回路領域２を囲う周縁領域４に耐湿リング８ｄ〜８ｆ（ガードリング、シールリング、耐湿壁）が形成されている。耐湿リング８ｄは、回路領域２を囲うように非連続的に形成されている。耐湿リング８ｅは、耐湿リング８ｆを囲うように非連続的に形成されている。耐湿リング８ｆは、耐湿リング８ｅを囲うように非連続的に形成されている。耐湿リング８ｄ〜８ｅは、半導体基板１０の角部の近傍領域において、分断されている。
第１実施形態及び第２実施形態においては、耐湿リング８ａ〜８ｃを形成する各々のリングパターンは耐湿リング８ａ〜８ｃに対応して連続して形成されていた。これに対し、本実施形態においては、耐湿リング８ｄ〜８ｅを形成する各々のリングパターン（耐湿壁用パターン）は、耐湿リング８ｄ〜８ｆに対応して非連続的にそれぞれ形成されている。
図３３は、図３２において丸印Ｄで囲んだ部分を拡大して示した平面図である。
図３３に示すように、周縁領域４における層間絶縁膜１４２には、リングパターン１５０ｆ〜１５０ｈが埋め込まれている。リングパターン１５０ｆは、耐湿リング８ｄの一部である。リングパターン１５０ｇは、耐湿リング８ｅの一部である。リングパターン１５０ｈは、耐湿リング８ｆの一部である。リングパターン１５０ｆ〜１５０ｈは、回路領域２を囲うように形成されている。リングパターン１５０ｆ〜１５０ｈは、半導体基板１０の角部の近傍領域においては形成されておらず、非連続的になっている。リングパターン１５０ｆ〜１５０ｈの幅ｗ１は、例えば２．０μｍに設定されている。
周縁領域４における層間絶縁膜１５６には、リングパターン１６０ｅ〜１６０ｇが埋め込まれている。リングパターン１６０ｅは、耐湿リング８ｄの一部である。リングパターン１６０ｆは、耐湿リング８ｅの一部である。リングパターン１６０ｇは、耐湿リング８ｆの一部である。リングパターン１６０ｅ〜１６０ｇは、回路領域２を囲うように形成されている。リングパターン１６０ｅ〜１６０ｇは、半導体基板１０の角部の近傍領域においては形成されておらず、非連続的になっている。リングパターン１６０ｅ〜１６０ｇは、リングパターン１５０ｆ〜１５０ｈにそれぞれ接続されている。リングパターン１６０ｅ〜１６０ｇの幅ｗ２は、例えば０．４μｍに設定されている。
周縁領域４における層間絶縁膜１５６上には、リングパターン１６２ｈ〜１６２ｊが形成されている。リングパターン１６２ｈは、耐湿リング８ｄの一部である。リングパターン１６２ｉは、耐湿リング８ｅの一部である。リングパターン１６２ｊは、耐湿リング８ｆの一部である。リングパターン１６２ｈ〜１６２ｊは、回路領域２を囲うように形成されている。リングパターン１６２ｈ〜１６２ｊは、半導体基板１０の角部の近傍領域においては形成されておらず、非連続的になっている。リングパターン１６２ｈ〜１６２ｊは、リングパターン１６０ｅ〜１６０ｇにそれぞれ接続されている。リングパターン１６２ｈ〜１６２ｊの幅ｗ３は、例えば３．０μｍに設定されている。
リングパターン１６２ｈ〜１６２ｊの長手方向に沿った両側部は、リングパターン１５０ｆ〜１５０ｈの長手方向に沿った両側部に対して、ｄ１だけ外側に突き出すように位置している（図５参照）。距離ｄ１は、例えば０．５μｍ程度とする。
また、リングパターン１６２ｈ〜１６２ｊの長手方向における両端部は、リングパターン１５０ｆ〜１５０ｈの長手方向における両端部に対して外側に突き出すように位置している。リングパターン１６２ｈ〜１６２ｊの両端部を、リングパターン１５０ｆ〜１５０ｈと平面的に重なり合わせていないのは、層間絶縁膜１５４が過度に除去された際における層間絶縁膜１５６と層間絶縁膜１４２との接触箇所を十分に確保するためである。
このように、耐湿リング８ｆ〜８ｆが非連続的に形成されていてもよい。耐湿リング８ｆ〜８ｆが非連続的に形成されていても、ある程度の防湿効果は得ることが可能である。
なお、ここでは、リングパターン１６２ｈ〜１６２ｊが半導体基板１０の角部の近傍領域において形成されておらず、非連続的になっている場合を例に説明したが、これに限定されるものではない。リングパターン１６２ｈ〜１６２ｊを、半導体基板１０の角部の近傍領域においても分離しないようにしてもよい。即ち、リングパターン１６２ｈ〜１６２ｊをそれぞれ連続的に形成するようにしてもよい。
本実施形態において、耐湿リング８ｄ〜８ｅを半導体基板１０の角部において非連続にしているのは、Ｃｕ膜やタングステン膜をＣＭＰ法により溝内に埋め込む際に、埋め込み不良が生じるのを防止するためである。リングパターン１６２ｈ〜１６２ｊは、リングパターンとなる導電膜を形成した後に、導電膜をエッチングすることにより形成されるものであるため、かかる埋め込み不良が生じることはない。このため、リングパターン１６２ｈ〜１６２ｊについては、半導体基板１０の角部において敢えて非連続にしなくてもよい。従って、リングパターン１６２ｈ〜１６２ｊについては、それぞれ連続的に形成するようにしてもよい。
（変形例）
次に、本実施形態による半導体装置の変形例を図３２及び図３４を用いて説明する。図３４は、本変形例による半導体装置を示す平面図である。
本変形例による半導体装置は、リングパターン１６２ｋ〜１６２ｍの長手方向に沿った両側部のうちの一方の側部のみが、リングパターン１５０ｆ〜１５０ｈと平面的に重なり合っていないことに主な特徴がある。
回路領域２を囲う周縁領域４には、耐湿リング８ｄ〜８ｆが形成されている（図３２参照）。耐湿リング８ｄは、回路領域２を囲うように非連続的に形成されている。耐湿リング８ｅは、耐湿リング８ｆを囲うように非連続的に形成されている。耐湿リング８ｆは、耐湿リング８ｅを囲うように非連続的に形成されている。耐湿リング８ｄ〜８ｅは、半導体基板１０の角部の近傍領域において、分断されている。
第１実施形態及び第２実施形態においては、耐湿リング８ａ〜８ｃを形成する各々のリングパターンは耐湿リング８ａ〜８ｃに対応して連続して形成されていた。これに対し、本変形例においては、耐湿リング８ｄ〜８ｅを形成する各々のリングパターンは、耐湿リング８ｄ〜８ｆに対応して非連続的にそれぞれ形成されている。
図３４は、図３２において丸印Ｄで囲んだ部分を拡大して示した平面図である。
図３４に示すように、周縁領域４における層間絶縁膜１５６上には、リングパターン１６２ｋ〜１６２ｍが形成されている。リングパターン１６２ｋ〜１６２ｍは、回路領域２を囲うように形成されている。リングパターン１６２ｋ〜１６２ｍは、リングパターン１６０ｅ〜１６０ｇにそれぞれ接続されている。リングパターン１６２ｋ〜１６２ｍは、電極パッド１６２ｄと同一導電膜により形成されている。リングパターン１６２ｋ〜１６２ｍの幅ｗ４は、層間絶縁膜１４２に埋め込まれたリングパターン１５０ｆ〜１５０ｈの幅ｗ１と等しく設定されている。具体的には、リングパターン１５０ｆ〜１５０ｈの幅ｗ１及びリングパターン１６２ｋ〜１６２ｍの幅ｗ４は、例えば２．０μｍ程度とする。リングパターン１６２ｋ〜１６２ｍの長手方向に沿った両側部のうちの一方の端部は、リングパターン１５０ｆ〜１５０ｈの長手方向に沿った両側部に対して、ｄ２だけ外側に突き出すように位置している。距離ｄ２は、例えば０．５μｍ程度とする。リングパターン１６２ｋ〜１６２ｍの長手方向に沿った両側部のうちの他方の側部は、リングパターン１５０ｆ〜１５０ｈと平面的に重なり合っている。
また、リングパターン１６２ｋ〜１６２ｍの長手方向における両端部は、リングパターン１５０ｆ〜１５０ｈの長手方向における両端部に対して外側に突き出すように位置している。本変形例では、リングパターン１６２ｋ〜１６２ｍの側辺のうちの３辺が、リングパターン１５０ｆ〜１５０ｈと平面的に重なり合っていない。リングパターン１６２ｋ〜１６２ｍの両端部を、リングパターン１５０ｆ〜１５０ｈと平面的に重なり合わせていないのは、層間絶縁膜１５４が過度に除去された際における層間絶縁膜１５６と層間絶縁膜１４２との接触箇所を十分に確保するためである。
このように、リングパターン１６２ｋ〜１６２ｍの長手方向に沿った両側部のうちの一方の側部のみを、リングパターン１５０ｆ〜１５０ｈと平面的に重なり合わないようにしてもよい。
なお、ここでは、リングパターン１６２ｋ〜１６２ｍが半導体基板１０の角部の近傍領域において形成されておらず、非連続的になっている場合を例に説明したが、これに限定されるものではない。リングパターン１６２ｋ〜１６２ｍを、半導体基板１０の角部の近傍領域においても分離しないようにしてもよい。即ち、リングパターン１６２ｋ〜１６２ｍをそれぞれ連続的に形成してもよい。
上述したように、本実施形態において、耐湿リング８ｄ〜８ｅを半導体基板１０の角部において非連続にしているのは、Ｃｕ膜やタングステン膜をＣＭＰ法により溝内に埋め込む際に、埋め込み不良が生じるのを防止するためである。リングパターン１６２ｋ〜１６２ｍは、リングパターンとなる導電膜を形成した後に、導電膜をエッチングすることにより形成されるものであるため、かかる埋め込み不良が生じることはない。このため、リングパターン１６２ｋ〜１６２ｍについては、半導体基板１０の角部において敢えて非連続にしなくてもよい。従って、リングパターン１６２ｋ〜１６２ｍについては、それぞれ連続的に形成するようにしてもよい。
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、リングパターン１５０ａ〜１５０ｃの材料としてＣｕを用いる場合を例に説明したが、リングパターン１５０ａ〜１５０ｃの材料はＣｕに限定されるものではない。例えば、Ｃｕ合金など、Ｃｕを含む材料をリングパターン１５０ａ〜１５０ｃの材料として用いてもよい。上記実施形態は、絶縁膜１５２との密着性が必ずしも良好ではない材料を、リングパターン１５０ａ〜１５０ｃの材料として用いるあらゆる場合に有効である。
また、上記実施形態では、リングパターン１５０ａ〜１５０ｃと絶縁膜１５２との密着性が良好でない場合を例に説明したが、リングパターン１５０ａ〜１５０ｃと絶縁膜１５２との密着性が良好であってもよい。リングパターン１５０ａ〜１５０ｃと絶縁膜１５２との密着性が良好であれば、リングパターン１６０ａ〜１６０ｃ、１６２ａ〜１６２ｃが剥がれてしまうのをより確実に防止しうる。例えば、絶縁膜１５２として、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＣＦ膜等を用いてもよい。
上記実施形態に関し、更に以下の付記を開示する。
（付記１）
半導体基板上の回路領域を囲う周縁領域内に前記回路領域を囲うように形成された第１の耐湿リングと、前記周縁領域内に前記第１の耐湿リングを囲うように形成された第２の耐湿リングとを有し、
前記第１の耐湿リングは、前記半導体基板上に形成された第１の絶縁層に埋め込まれた第１のパターンと、前記第１の絶縁層上に形成された第２の絶縁層に埋め込まれ、前記第１のパターンに接続され、前記第１のパターンより幅の狭い第２のパターンと、前記第２の絶縁層上に形成され、前記第２のパターンに接続され、長手方向に沿った両側部のうちの少なくとも一方が前記第１のパターンと平面的に重なり合っていない第３のパターンとを有しており、
前記第２の耐湿リングは、前記第１の絶縁層に埋め込まれた第４のパターンと、前記第２の絶縁層に埋め込まれ、前記第４のパターンに接続され、前記第４のパターンより幅の狭い第５のパターンと、前記第２の絶縁層上に形成され、前記第５のパターンに接続され、長手方向に沿った両側部のうちの少なくとも一方が前記第４のパターンと平面的に重なり合っておらず、前記第３のパターンと分離された第６のパターンとを有している
ことを特徴とする半導体装置。
（付記２）
付記１記載の半導体装置において、
前記第３のパターンの前記両側部が、前記第１のパターンと平面的に重なり合っておらず、
前記第６のパターンの前記両側部が、前記第４のパターンと平面的に重なり合っていない
ことを特徴とする半導体装置。
（付記３）
付記１又は２記載の半導体装置において、
前記第３のパターンの幅は、前記第１のパターンの幅より広く、
前記第６のパターンの幅は、前記第４のパターンの幅より広い
ことを特徴とする半導体装置。
（付記４）
付記１乃至３のいずれかに記載の半導体装置において、
前記第１のパターン及び前記第４のパターンは、銅を含み、
前記第２の絶縁層は、前記第１のパターン及び前記第４のパターンに接するＳｉＣ膜を含む
ことを特徴とする半導体装置。
（付記５）
付記１乃至５のいずれかに記載の半導体装置において、
前記第１のパターンのうちの上部の幅は、前記第１のパターンのうちの下部の幅より広く、
前記第２のパターンのうちの上部の幅は、前記第２のパターンのうちの下部の幅より広い
ことを特徴とする半導体装置。
（付記６）
付記１乃至５のいずれかに記載の半導体装置において、
前記第１の耐湿リング又は前記第２の耐湿リングは、前記回路領域を囲うように連続的に形成されている
ことを特徴とする半導体装置。
（付記７）
付記１乃至５のいずれかに記載の半導体装置において、
前記第１の耐湿リング又は前記第２の耐湿リングは、前記回路領域を囲うように非連続的に形成されている
ことを特徴とする半導体装置。
（付記８）
付記１乃至７のいずれかに記載の半導体装置において、
前記第１のパターン及び前記第４のパターンは、前記回路領域内における前記第１の絶縁層に埋め込まれた配線と同一導電膜により形成されており、
前記第２のパターン及び前記第５のパターンは、前記回路領域内における前記第２の絶縁層に埋め込まれ、前記配線に接続された導体プラグと同一導電膜により形成されており、
前記第３のパターン及び前記第６のパターンは、前記回路領域内における前記第２の絶縁層上に形成された電極パッドと同一導電膜により形成されている
ことを特徴とする半導体装置。
（付記９）
付記１乃至８のいずれか１項に記載の半導体装置において、
前記第２のパターン及び前記第５のパターンは、タングステンを含み、
前記第３のパターン及び前記第６のパターンは、アルミニウムを含む
ことを特徴とする半導体装置。
（付記１０）
半導体基板上に第１の絶縁層を形成する工程と、
前記半導体基板上の回路領域を囲う周縁領域内における前記第１の絶縁層に、前記回路領域を囲う第１の溝と、前記第１の溝を囲う第２の溝とを形成する工程と、
前記第１の溝内に第１の耐湿リングの一部となる第１のパターンを埋め込むとともに、前記第２の溝内に第２の耐湿リングの一部となる第２のパターンを埋め込む工程と、
前記第１の絶縁層上、前記第１のパターン上及び前記第２のパターン上に、第２の絶縁層を形成する工程と、
前記第１のパターンに達し、前記第１のパターンより幅の狭い第３の溝と、前記第２のパターンに達し、前記第２のパターンより幅の狭い第４の溝とを、前記第２の絶縁層に形成する工程と、
前記第２の溝内に前記第１の耐湿リングの一部となる第３のパターンを埋め込むとともに、前記第４の溝内に前記第２の耐湿リングの一部となる第４のパターンを埋め込む工程と、
前記第２の絶縁層上に、前記第３のパターンに接続され、長手方向に沿った両側部のうちの少なくとも一方が前記第１のパターンと平面的に重なり合っておらず、前記第１の耐湿リングの一部となる第５のパターンを形成するとともに、前記第４のパターンに接続され、長手方向に沿った両側部のうちの少なくとも一方が前記第２のパターンと平面的に重なり合っておらず、
前記第２の耐湿リングの一部となる、前記第５のパターンと分離された第６のパターンを形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記１１）
付記１０記載の半導体装置の製造方法において、
前記第５のパターンの前記両側部が、前記第１のパターンと平面的に重なり合っておらず、
前記第６のパターンの前記両側部が、前記第２のパターンと平面的に重なり合っていない
ことを特徴とする半導体装置の製造方法。
（付記１２）
付記１０又は１１記載の半導体装置の製造方法において、
前記第５のパターンの幅は、前記第１のパターンの幅より広く、
前記第６のパターンの幅は、前記第２のパターンの幅より広い
ことを特徴とする半導体装置の製造方法。
（付記１３）
付記１０乃至１２のいずれかに記載の半導体装置の製造方法において、
前記第１のパターン及び前記第２のパターンを埋め込む工程は、前記第１の溝内、前記第２の溝内及び前記第１の絶縁層上に、銅を含む第１の導電膜を形成する工程と；前記第１の絶縁層の表面が露出するまで前記第１の導電膜を研磨することにより、前記第１の溝内に前記第１の導電膜により形成された前記第１のパターンを埋め込むとともに、前記第２の溝内に前記第１の導電膜により形成された第２のパターンとを埋め込む工程とを有し、
前記第２の絶縁層を形成する工程は、前記第１のパターン及び前記第２のパターンに接するＳｉＣ膜を形成する工程を含む
ことを特徴とする半導体装置の製造方法。
（付記１４）
付記１０乃至１３のいずれかに記載の半導体装置の製造方法において、
前記第１の溝及び前記第２の溝を形成する工程では、上部の幅が下部の幅より広い前記第１の溝と、上部の幅が下部の幅より広い前記第２の溝とを形成し、
前記第１のパターン及び前記第２のパターンを前記第１の絶縁層に埋め込む工程では、上部の幅が下部の幅より広い前記第１のパターンと、上部の幅が下部の幅より広い前記第２のパターンとを、前記第１の絶縁層に埋め込む
ことを特徴とする半導体装置の製造方法。
（付記１５）
付記１０乃至１４のいずれかに記載の半導体装置の製造方法において、
前記第１の溝及び前記第２の溝を形成する工程では、前記回路領域内における前記第１の絶縁層に第５の溝を更に形成し、
前記第１のパターン及び前記第２のパターンを埋め込む工程では、前記第５の溝内に配線を更に埋め込み、
前記第３の溝及び前記第４の溝を形成する工程では、前記回路領域内における前記第２の絶縁層に、前記配線に達するコンタクトホールを更に形成し、
前記第３のパターン及び前記第４のパターンを埋め込む工程では、前記コンタクトホール内に導体プラグを更に埋め込み、
前記第５のパターン及び前記第６のパターンを形成する工程では、前記回路領域内における前記第２の絶縁層上に、前記導体プラグに接続された電極パッドを更に形成する
ことを特徴とする半導体装置の製造方法。
（付記１６）
付記１０乃至１５のいずれかに記載の半導体装置の製造方法において、
前記第２の絶縁層を形成する工程の後、前記第３の溝及び前記第４の溝を形成する工程の前に、前記第２の絶縁層の表面を研磨により平坦化する工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記１７）
付記１０乃至１６のいずれかに記載の半導体装置の製造方法において、
前記第３のパターン及び前記第４のパターンを形成する工程は、前記第３の溝内、前記第４の溝内及び前記第２の絶縁層上に第２の導電膜を形成する工程と、前記第２の絶縁層の表面が露出するまで前記第２の導電膜を研磨することにより、前記第３の溝内に前記第２の導電膜により形成された前記第３のパターンを埋め込むとともに、前記第４の溝内に前記第２の導電膜により形成された前記第４のパターンを埋め込む工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記１８）
付記１０乃至１７のいずれかに記載の半導体装置の製造方法において、
前記第５のパターン及び前記第６のパターンを形成する工程は、前記第３のパターン上、前記第４のパターン上及び前記第２の絶縁層上に、第３の導電膜を形成する工程と、前記第３の導電膜をエッチングすることにより、前記第３の導電膜により形成された第５のパターンと、前記第３の導電膜により形成された第６のパターンとを形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
２…回路領域
４…周縁領域
６…スクライブライン領域
８ａ〜８ｆ…耐湿リング
１０…半導体基板、半導体ウェハ
１２…素子分離領域
１４…ゲート絶縁膜
１６…ゲート電極
１８…サイドウォール絶縁膜
２０…ソース／ドレイン拡散層
２２…トランジスタ
２４…層間絶縁膜
２６ａ〜２６ｃ…溝
２６ｄ…コンタクトホール
２８ａ〜２８ｃ…リングパターン
３０…絶縁膜
３２…積層膜
３４…層間絶縁膜
３６ａ〜３６ｄ…溝
３８ａ〜３８ｃ…リングパターン
３８ｄ…配線
４０…絶縁膜
４２…積層膜
４４…層間絶縁膜
４６ａ〜４６ｃ…開口部
４６ｄ…コンタクトホール
４８ａ〜４８ｃ…開口部
４８ｄ…溝
５０ａ〜５０ｃ…溝
５２ａ〜５２ｃ…リングパターン
５２ｄ…導体プラグ
５２ｅ…配線
５４…絶縁膜
５６…積層膜
５８…層間絶縁膜
６０ａ〜６０ｃ…開口部
６０ｄ…コンタクトホール
６２ａ〜６２ｃ…開口部
６２ｄ…溝
６４ａ〜６４ｃ…溝
６６ａ〜６６ｃ…リングパターン
６６ｄ…導体プラグ
６６ｅ…配線
６８…絶縁膜
７０…積層膜
７２…層間絶縁膜
７４ａ〜７４ｃ…開口部
７４ｄ…コンタクトホール
７６ａ〜７６ｃ…開口部
７６ｄ…溝
７８ａ〜７８ｃ…溝
８０ａ〜８０ｃ…リングパターン
８０ｄ…導体プラグ
８０ｅ…配線
８２…絶縁膜
８４…積層膜
８６…層間絶縁膜
８８ａ〜８８ｃ…開口部
８８ｄ…コンタクトホール
９０ａ〜９０ｃ…開口部
９０ｄ…溝
９２ａ〜９２ｃ…溝
９４ａ〜９４ｃ…リングパターン
９６…絶縁膜
９８…積層膜
１００…層間絶縁膜
１０２ａ〜１０２ｃ…開口部
１０２ｄ…コンタクトホール
１０４ａ〜１０４ｃ…開口部
１０４ｄ…溝
１０６ａ〜１０６ｃ…溝
１０８ａ〜１０８ｃ…リングパターン
１０８ｄ…導体プラグ
１０８ｅ…配線
１１０…絶縁膜
１１２…積層膜
１１４…層間絶縁膜
１１６ａ〜１１６ｃ…開口部
１１６ｄ…コンタクトホール
１１８ａ〜１１８ｃ…開口部
１１８ｄ…溝
１２０ａ〜１２０ｃ…溝
１２２ａ〜１２２ｃ…リングパターン
１２２ｄ…導体プラグ
１２２ｅ…配線
１２４…絶縁膜
１２６…絶縁膜
１２８…層間絶縁膜
１３０ａ〜１３０ｃ…開口部
１３０ｄ…コンタクトホール
１３２ａ〜１３２ｃ…開口部
１３２ｄ…溝
１３４ａ〜１３４ｃ…溝
１３６ａ〜１３６ｃ…リングパターン
１３６ｄ…導体プラグ
１３６ｅ…配線
１３８…絶縁膜
１４０…絶縁膜
１４２…層間絶縁膜
１４４ａ〜１４４ｃ…開口部
１４４ｄ…コンタクトホール
１４６ａ〜１４６ｃ…開口部
１４６ｄ…溝
１４８ａ〜１４８ｃ…溝
１５０ａ〜１５０ｃ、１５０ｆ〜１５０ｈ…リングパターン
１５０ｄ…導体プラグ
１５０ｅ…配線
１５２…絶縁膜
１５４…絶縁膜
１５６…層間絶縁膜
１５８ａ〜１５８ｃ…溝
１５８ｄ…コンタクトホール
１６０ａ〜１６０ｃ、１６０ｅ〜１６０ｇ…リングパターン
１６０ｄ…導体プラグ
１６２ａ〜１６２ｃ、１６２ｅ〜１６２ｍ…リングパターン
１６２ｄ…電極パッド
１６４…シリコン酸化膜
１６６…シリコン窒化膜
１６８…保護膜
１７０…開口部
１７２…保護膜
１７４…開口部
１７６…半田バンプ
１７８…ボンディングワイヤ
１８０…フォトレジスト膜
３３８…絶縁膜
３４０…絶縁膜
３４２…層間絶縁膜
３５０…リングパターン
３５２…絶縁膜
３５４…絶縁膜
３５６…層間絶縁膜
３６０…リングパターン
３６２…リングパターン

Claims (8)

  1. 半導体基板上の回路領域を囲う周縁領域内に前記回路領域を囲うように形成された第１の耐湿リングと、前記周縁領域内に前記第１の耐湿リングを囲うように形成された第２の耐湿リングとを有し、
    前記第１の耐湿リングは、前記半導体基板上に形成された第１の絶縁層に埋め込まれた第１のパターンと、前記第１の絶縁層上に形成された第２の絶縁層に埋め込まれ、前記第１のパターンに接続され、前記第１のパターンより幅の狭い第２のパターンと、前記第２の絶縁層に埋め込まれることなく前記第２の絶縁層上に形成され、前記第２のパターンに接続され、長手方向に沿った両側部のうちの一方が前記第１のパターンと平面的に重なり合い、他方が前記第１のパターンと平面的に重なり合っていない第３のパターンとを有しており、
    前記第２の耐湿リングは、前記第１の絶縁層に埋め込まれた第４のパターンと、前記第２の絶縁層に埋め込まれ、前記第４のパターンに接続され、前記第４のパターンより幅の狭い第５のパターンと、前記第２の絶縁層に埋め込まれることなく前記第２の絶縁層上に形成され、前記第５のパターンに接続され、長手方向に沿った両側部のうちの一方が前記第１のパターンと平面的に重なり合い、他方が前記第４のパターンと平面的に重なり合っておらず、前記第３のパターンと分離された第６のパターンとを有している
    ことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１のパターン及び前記第４のパターンは、銅を含み、
    前記第２の絶縁層は、前記第１のパターン及び前記第４のパターンに接するＳｉＣ膜を含む
    ことを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置において、
    前記第１のパターンのうちの上部の幅は、前記第１のパターンのうちの下部の幅より広く、
    前記第４のパターンのうちの上部の幅は、前記第４のパターンのうちの下部の幅より広い
    ことを特徴とする半導体装置。
  4. 半導体基板上に第１の絶縁層を形成する工程と、
    前記半導体基板上の回路領域を囲う周縁領域内における前記第１の絶縁層に、前記回路領域を囲う第１の溝と、前記第１の溝を囲う第４の溝とを形成する工程と、
    前記第１の溝内に第１の耐湿リングの一部となる第１のパターンを埋め込むとともに、前記第４の溝内に第２の耐湿リングの一部となる第４のパターンを埋め込む工程と、
    前記第１の絶縁層上、前記第１のパターン上及び前記第４のパターン上に、第２の絶縁層を形成する工程と、
    前記第１のパターンに達し、前記第１のパターンより幅の狭い第２の溝と、前記第４のパターンに達し、前記第４のパターンより幅の狭い第５の溝とを、前記第２の絶縁層に形成する工程と、
    前記第４の溝内に前記第１の耐湿リングの一部となる第２のパターンを埋め込むとともに、前記第５の溝内に前記第２の耐湿リングの一部となる第５のパターンを埋め込む工程と、
    前記第２の絶縁層に埋め込まれることなく前記第２の絶縁層上に、前記第２のパターンに接続され、長手方向に沿った両側部のうちの一方が前記第１のパターンと平面的に重なり合い、他方が前記第１のパターンと平面的に重なり合っておらず、前記第１の耐湿リングの一部となる第３のパターンを形成するとともに、前記第５のパターンに接続され、長手方向に沿った両側部のうちの一方が前記第４のパターンと平面的に重なり合い、他方が前記第４のパターンと平面的に重なり合っておらず、前記第２の耐湿リングの一部となる、前記第３のパターンと分離された第６のパターンを形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記第１の溝及び前記第４の溝を形成する工程では、上部の幅が下部の幅より広い前記第１の溝と、上部の幅が下部の幅より広い前記第４の溝とを形成し、
    前記第１のパターン及び前記第４のパターンを前記第１の絶縁層に埋め込む工程では、上部の幅が下部の幅より広い前記第１のパターンと、上部の幅が下部の幅より広い前記第４のパターンとを、前記第１の絶縁層に埋め込む
    ことを特徴とする半導体装置の製造方法。
  6. 請求項４又は５記載の半導体装置の製造方法において、
    前記第２の絶縁層を形成する工程の後、前記第２の溝及び前記第５の溝を形成する工程の前に、前記第２の絶縁層の表面を研磨により平坦化する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  7. 請求項４乃至６のいずれか１項に記載の半導体装置の製造方法において、
    前記第２のパターン及び前記第５のパターンを形成する工程は、前記第２の溝内、前記第５の溝内及び前記第２の絶縁層上にタングステンを含む第２の導電膜を形成する工程と、前記第２の絶縁層の表面が露出するまで前記第２の導電膜を研磨することにより、前記第２の溝内に前記第２の導電膜により形成された前記第２のパターンを埋め込むとともに、前記第５の溝内に前記第２の導電膜により形成された前記第５のパターンを埋め込む工程とを有する
    ことを特徴とする半導体装置の製造方法。
  8. 請求項４乃至７のいずれか１項に記載の半導体装置の製造方法において、
    前記第３のパターン及び前記第６のパターンを形成する工程は、前記第２のパターン上、前記第５のパターン上及び前記第２の絶縁層上に、第３の導電膜を形成する工程と、前記第３の導電膜をエッチングすることにより、前記第３の導電膜により形成された第３のパターンと、前記第３の導電膜により形成された第６のパターンとを形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
JP2009084638A 2009-03-31 2009-03-31 半導体装置及びその製造方法 Expired - Fee Related JP5439901B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009084638A JP5439901B2 (ja) 2009-03-31 2009-03-31 半導体装置及びその製造方法
US12/749,018 US20100244199A1 (en) 2009-03-31 2010-03-29 Semiconductor device and method for manufacturing semiconductor device
US14/286,253 US20140273453A1 (en) 2009-03-31 2014-05-23 Semiconductor device and method for manufacturing semiconductor device
US15/459,199 US20170186704A1 (en) 2009-03-31 2017-03-15 Method for manufacturing a semiconductor device having moisture-resistant rings being formed in a peripheral region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009084638A JP5439901B2 (ja) 2009-03-31 2009-03-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010238877A JP2010238877A (ja) 2010-10-21
JP5439901B2 true JP5439901B2 (ja) 2014-03-12

Family

ID=42783065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009084638A Expired - Fee Related JP5439901B2 (ja) 2009-03-31 2009-03-31 半導体装置及びその製造方法

Country Status (2)

Country Link
US (3) US20100244199A1 (ja)
JP (1) JP5439901B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
JP5834934B2 (ja) 2012-01-17 2015-12-24 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2014174994A1 (ja) * 2013-04-26 2014-10-30 オリンパス株式会社 撮像装置
JP2015032661A (ja) * 2013-08-01 2015-02-16 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法および半導体装置の実装方法
CN104701271A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6319028B2 (ja) * 2014-10-03 2018-05-09 三菱電機株式会社 半導体装置
US9837366B1 (en) * 2016-11-28 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor structure and semiconductor manufacturing process thereof
US10546822B2 (en) * 2017-08-30 2020-01-28 Globalfoundries Inc. Seal ring structure of integrated circuit and method of forming same
TWI680511B (zh) * 2018-11-23 2019-12-21 南亞科技股份有限公司 半導體結構及其製造方法
US10734338B2 (en) * 2018-11-23 2020-08-04 Nanya Technology Corporation Bonding pad, semiconductor structure, and method of manufacturing semiconductor structure
JP7105926B2 (ja) * 2019-01-29 2022-07-25 三菱電機株式会社 半導体装置および電力変換装置
US20200350268A1 (en) * 2019-04-30 2020-11-05 Winbond Electronics Corp. Wire bonding structure and method of manufacturing the same
CN112968011B (zh) * 2019-08-28 2024-04-23 长江存储科技有限责任公司 半导体器件及其制造方法
JP7378335B2 (ja) 2020-03-31 2023-11-13 エイブリック株式会社 半導体装置及びその製造方法
US11740418B2 (en) 2021-03-23 2023-08-29 Globalfoundries U.S. Inc. Barrier structure with passage for waveguide in photonic integrated circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111827B2 (ja) * 1994-09-20 2000-11-27 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
JP3853406B2 (ja) * 1995-10-27 2006-12-06 エルピーダメモリ株式会社 半導体集積回路装置及び当該装置の製造方法
JP4257013B2 (ja) * 2000-03-28 2009-04-22 エルピーダメモリ株式会社 半導体集積回路装置
JP4088120B2 (ja) * 2002-08-12 2008-05-21 株式会社ルネサステクノロジ 半導体装置
JP2004153015A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
JP3961398B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4360881B2 (ja) * 2003-03-24 2009-11-11 Ｎｅｃエレクトロニクス株式会社 多層配線を含む半導体装置およびその製造方法
JP3778445B2 (ja) * 2003-03-27 2006-05-24 富士通株式会社 半導体装置
CN1617312A (zh) * 2003-11-10 2005-05-18 松下电器产业株式会社 半导体器件及其制造方法
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP2008270232A (ja) * 2005-07-08 2008-11-06 Renesas Technology Corp 半導体装置
US20070087067A1 (en) * 2005-10-18 2007-04-19 Yuan Yuan Semiconductor die having a protective periphery region and method for forming
JP4699172B2 (ja) * 2005-10-25 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
JP5104317B2 (ja) * 2006-01-18 2012-12-19 富士通セミコンダクター株式会社 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法
JP5061520B2 (ja) * 2006-07-18 2012-10-31 富士通セミコンダクター株式会社 半導体装置及び半導体ウェーハ
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
CN101641776B (zh) * 2007-03-30 2011-11-16 富士通半导体股份有限公司 半导体器件

Also Published As

Publication number Publication date
US20100244199A1 (en) 2010-09-30
US20170186704A1 (en) 2017-06-29
JP2010238877A (ja) 2010-10-21
US20140273453A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
JP5439901B2 (ja) 半導体装置及びその製造方法
JP4801296B2 (ja) 半導体装置及びその製造方法
JP5448304B2 (ja) 半導体装置
JP5834934B2 (ja) 半導体装置及び半導体装置の製造方法
US7973415B2 (en) Manufacturing process and structure of through silicon via
JP4250006B2 (ja) 半導体装置及びその製造方法
JP4951228B2 (ja) 段差被覆性を向上させた半導体ウェハー及びその製造方法
US8513808B2 (en) Semiconductor device having trench-isolated element formation region
JP5329068B2 (ja) 半導体装置
WO2004097917A1 (ja) 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP2005142262A (ja) 半導体装置および半導体装置の製造方法
US6960492B1 (en) Semiconductor device having multilayer wiring and manufacturing method therefor
US20230076238A1 (en) Semiconductor chip with stepped sidewall, semiconductor package including the same, and method of fabricating the same
JP5041088B2 (ja) 半導体装置
JP2012160547A (ja) 半導体装置及びその製造方法
JP2008041804A (ja) 半導体装置及びその製造方法
JP5726989B2 (ja) 半導体装置
US20070096250A1 (en) Semiconductor device and method of manufacturing the same
KR100779016B1 (ko) 반도체 소자 및 그 제조방법
JP2006310638A (ja) 半導体装置の製造方法
US20110233625A1 (en) Semiconductor device and method for manufacturing the same
JP2005327875A (ja) 半導体集積回路装置
JP2005116688A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131030

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees