JP5726989B2 - 半導体装置 - Google Patents

Description

本発明は、チップ領域の周囲を取り囲むように形成されたシールリングを有する半導体装置及びその製造方法に関する。

一般に、半導体装置は、例えばシリコンなどの半導体ウェハ上に、複数の素子から構成され且つ所定の機能を有する多数のＩＣ回路をマトリックス状に配置することによって作られる。

また、ウェハ上において多数配置されたチップ領域同士の間は、格子状に設けられたスクライブ領域（スクライブライン）によって隔てられている。半導体製造工程を経て１枚のウェハ上に多数のチップ領域を形成した後、該ウェハはスクライブ領域に沿って個々のチップにダイシングされ、それによって半導体装置が形成される。

しかし、ウェハをダイシングして個々のチップに分割する時、スクライブライン周辺のチップ領域が機械的衝撃を受け、その結果、分離されたチップつまり半導体装置のダイシング断面に部分的にクラックや欠けが生じる場合がある。

この問題に対して特許文献１では、チップ領域の周囲にリング状の防御壁であるシールリングを設けることにより、ダイシング時にチップ領域をクラックが伝播することを防止する技術が提案されている。

図２２は、従来のシールリングを有する半導体装置（ウェハに作り込まれている状態）の断面構造を示している。

図２２に示すように、ウェハよりなる基板１上には、スクライブ領域３によって区画されたチップ領域２が設けられている。基板１上には複数の層間絶縁膜５〜１０の積層構造が形成されている。基板１におけるチップ領域２には、素子を構成する活性層２０が形成されている。層間絶縁膜５には、活性層２０と接続するプラグ（ビア）２１が形成され、層間絶縁膜６には、プラグ２１と接続する配線２２が形成され、層間絶縁膜７には、配線２２と接続するプラグ２３が形成され、層間絶縁膜８には、プラグ２３と接続する配線２４が形成され、層間絶縁膜９には、配線２４と接続するプラグ２５が形成され、層間絶縁膜１０には、プラグ２５と接続する配線２６が形成されている。

また、図２２に示すように、チップ領域２の周縁部における複数の層間絶縁膜５〜１０の積層構造には、該積層構造を貫通し且つチップ領域２を連続的に取り囲むシールリング４が形成されている。シールリング４は、例えば特許文献１に示すように、配線形成用マスクとビア形成用マスクとを交互に用いて形成される。具体的には、シールリング４は、基板１に形成された導電層３０と、層間絶縁膜５に形成され且つ導電層３０と接続するシールビア３１と、層間絶縁膜６に形成され且つシールビア３１と接続するシール配線３２と、層間絶縁膜７に形成され且つシール配線３２と接続するシールビア３３と、層間絶縁膜８に形成され且つシールビア３３と接続するシール配線３４と、層間絶縁膜９に形成され且つシール配線３４と接続するシールビア３５と、層間絶縁膜１０に形成され且つシールビア３５と接続するシール配線３６とから構成されている。尚、本願においては、シールリングのうち配線形成用マスクによって形成される部分をシール配線、シールリングのうちビア形成用マスクによって形成される部分をシールビアと称する。

さらに、図２２に示すように、配線（２２、２４、２６）とビア（２１、２３、２５）とシールリング４とが設けられた、複数の層間絶縁膜５〜１０の積層構造の上にはパッシベーション膜１１が設けられている。パッシベーション膜１１は、配線２６上に開口部を有すると共に該開口部には配線２６と接続するパッド２７が形成されている。また、パッシベーション膜１１は、シール配線３６上に他の開口部を有すると共に該他の開口部にはシール配線３６と接続するキャップ層５７が形成されている。

特開２００５−１６７１９８号公報

しかしながら、従来の半導体装置においては、ウェハのダイシング時の衝撃によってパッシベーション膜に剥がれが生じたり又は該衝撃がパッシベーション膜を伝搬してチップ領域の内部へ伝わったりするという問題があった。

具体的には、特許文献１に示す半導体装置のように、シールリング上のパッシベーション膜が開口され且つ当該開口部にキャップ層を設けた構造においては、シールリング上で、つまりチップ領域の内外でパッシベーション膜が分離されてはいるものの、当該分離されたパッシベーション膜同士は、シールリングの腐食を防止するためのキャップ層を挟んで物理的に接続された状態にある。このため、層間絶縁膜等に使用されるＴＥＯＳ（tetraethylorthosilicate）等と比較して硬くてもろい材料（例えばＳｉＮ）が用いられるパッシベーション膜において、チップ領域の外側から内側に向けて衝撃やクラック等が伝搬することを十分には防止できていなかった。

前記に鑑み、本発明は、ウェハを個々のチップに分割する際のダイシングによってチップ（半導体装置）側面に生じる欠けや割れ等がチップ領域内に伝播することを防止し、それにより半導体装置の信頼性及び耐湿性の低下を防止することを目的とする。

前記の目的を達成するために、本発明に係る第１の半導体装置は、基板上に形成された層間絶縁膜と、前記基板のチップ領域に位置する部分の前記層間絶縁膜中に形成された配線と、前記チップ領域の周縁部に位置する部分の前記層間絶縁膜中に形成され且つ前記チップ領域を連続的に取り囲むシールリングと、前記配線と前記シールリングとが設けられた前記層間絶縁膜上に形成された第１の保護膜とを備え、前記チップ領域から見て前記シールリングの外側に位置する部分の前記第１の保護膜に第１の開口部が設けられており、当該第１の開口部において前記層間絶縁膜が露出している。

本発明の第１の半導体装置によると、例えばパッシベーション膜等の第１の保護膜がシールリングの外側（チップ領域の周縁部近傍）で第１の開口部によって分離されているため、ウェハのダイシング時の衝撃によってチップ領域外の第１の保護膜に剥がれが生じたとしても、チップ領域内の第１の保護膜まで連続的に剥がれてしまうことを防止することができる。また、第１の保護膜をチップ領域の内外で分離する第１の開口部において下地である層間絶縁膜が露出した状態にあるため、当該第１の開口部にキャップ層等を埋め込んだ構成と比較して、チップ領域の外側で第１の保護膜が受けた衝撃が該第１の保護膜を伝搬してチップ領域の内部へ伝わることをより確実に防止することができる。従って、ウェハを個々のチップに分割する際のダイシングによって生じる欠けや割れ等がチップ領域内に伝播することを防止でき、それにより半導体装置の信頼性及び耐湿性の低下を防止することができる。

尚、本発明の第１の半導体装置（後述する本発明の第２の半導体装置も同様）は、ダイシング後のチップを対象とするものであるが、当該チップは、チップ領域に加えてウェハ状態でのスクライブ領域のうちのダイシング残り（チップ領域隣接部分）を含むものである。従って、第１の保護膜に設けられる第１の開口部は、シールリング外側のチップ領域端部の上のみならず、スクライブ領域のうちのダイシング残りの上にも形成されていてもよい。また、ウェハ状態でのスクライブ領域には第１の保護膜を形成しないことにより第１の開口部を設けてもよい。また、本発明の第１の半導体装置（後述する本発明の第２の半導体装置も同様）において、シールリングは第１の保護膜又は後述するキャップ層（他の開口部又は第１の開口部の一部に形成される）の少なくとも一方によって覆われているため、シールリングに腐食が生じることはない。

本発明の第１の半導体装置において、前記層間絶縁膜の露出部分に溝が形成されていることが好ましい。

このようにすると、層間絶縁膜の露出部分に溝を設けることによって、ウェハのダイシング時にチップ領域の外側からチップ領域の内部に向かう衝撃や応力等の伝搬経路を遮断することができるので、半導体装置の信頼性及び耐湿性の低下をより確実に防止することができる。

本発明の第１の半導体装置において、前記第１の開口部は前記シールリング上まで設けられており、前記シールリング上に位置する部分の前記第１の開口部に前記シールリングと接続するキャップ層が形成されていることが好ましい。

このようにすると、ウェハのダイシング時にチップ領域の外側からチップ領域の内部に向かう衝撃や応力等を、靭性及び展性を有するキャップ層及びシールリングによって阻止することができるので、チップ領域内の第１の保護膜が剥がれてしまうことをより確実に防止でき、それによって半導体装置の信頼性及び耐湿性をより一層向上させることができる。また、この場合、前記キャップ層と前記層間絶縁膜の露出部分とが互いに隣接していてもよい。

本発明の第１の半導体装置において、前記シールリング上に位置する部分の前記第１の保護膜に第２の開口部が設けられており、前記第２の開口部に前記シールリングと接続するキャップ層が形成されていることが好ましい。

このようにすると、ウェハのダイシング時にチップ領域の外側からチップ領域の内部に向かう衝撃や応力等を、靭性及び展性を有するキャップ層及びシールリングによって阻止することができるので、チップ領域内の第１の保護膜が剥がれてしまうことをより確実に防止でき、それによって半導体装置の信頼性及び耐湿性をより一層向上させることができる。また、この場合、前記第１の開口部と前記第２の開口部との間に位置する部分の前記第１の保護膜における前記第１の開口部側の側面に、前記キャップ層と同一の材料からなるサイドウォールスペーサが形成されていると、チップ領域内の第１の保護膜における第１の開口部側の側面に、ウェハのダイシング時の衝撃によって発生した応力が集中することを防ぐことができるので、チップ領域内の第１の保護膜が剥がれてしまうことをより一層確実に防止することができる。このとき、前記サイドウォールスペーサの下面は前記第１の保護膜の下面よりも下方に位置していてもよい。また、前記層間絶縁膜の露出部分の表面が前記サイドウォールスペーサの下面よりも下方に位置すると、言い換えると、層間絶縁膜の露出部分に溝が形成されていると、ウェハのダイシング時にチップ領域の外側からチップ領域の内部に向かう衝撃や応力等の伝搬経路を遮断することができるので、半導体装置の信頼性及び耐湿性の低下をより確実に防止することができる。

本発明の第１の半導体装置において、前記第１の開口部から見て前記チップ領域側に位置する部分の前記第１の保護膜の端部を覆うようにキャップ層が形成されていることが好ましい。

このようにすると、チップ領域内の第１の保護膜における第１の開口部側の側面に、ウェハのダイシング時の衝撃によって発生した応力が集中することを防ぐことができるので、チップ領域内の第１の保護膜が剥がれてしまうことをより一層確実に防止することができる。この場合、シールリングが第１の保護膜によって覆われていれば、キャップ層は剥離されてもよい。また、前記第１の開口部から見て前記チップ領域の反対側に位置する部分の前記第１の保護膜の端部を覆うように他のキャップ層が形成されていてもよい。

本発明の第１の半導体装置において、前記配線上に位置する部分の前記第１の保護膜にパッド用開口部が設けられており、当該パッド用開口部に前記配線と接続するパッドが形成されていてもよい。

本発明の第１の半導体装置において、前記配線上に位置する部分の前記第１の保護膜に最上層配線用開口部が設けられており、当該最上層配線用開口部に前記配線と接続する最上層配線が形成されていてもよい。この場合、前記第１の保護膜上に前記最上層配線を覆うように第２の保護膜が形成されており、前記第１の開口部上に位置する部分の前記第２の保護膜に第３の開口部が設けられていてもよい。

尚、本発明の第１の半導体装置において、最上層配線を覆う第２の保護膜を形成する場合、均等な厚さで平滑に形成される第２の保護膜に対するエッチング加工を容易にするため、前記第１の開口部から見て前記チップ領域の反対側に位置する部分の前記第１の保護膜の端部と、前記第３の開口部から見て前記チップ領域の反対側に位置する部分の前記第２の保護膜の端部とは位置ずれしていることが好ましい。この場合、前記第３の開口部から見て前記チップ領域の反対側に位置する部分の前記第２の保護膜の端部は、前記第１の開口部から見て前記チップ領域の反対側に位置する部分の前記第１の保護膜の上側に位置していてもよいし、又は前記第１の開口部から見て前記チップ領域の反対側に位置する部分の前記第１の保護膜の端部は、前記第３の開口部から見て前記チップ領域の反対側に位置する部分の前記第２の保護膜の下側に位置していてもよい。

前記の目的を達成するために、本発明に係る第２の半導体装置は、基板上に形成された層間絶縁膜と、前記基板のチップ領域に位置する部分の前記層間絶縁膜中に形成された配線と、前記チップ領域の周縁部に位置する部分の前記層間絶縁膜中に形成され且つ前記チップ領域を連続的に取り囲むシールリングと、前記配線と前記シールリングとが設けられた前記層間絶縁膜上に形成された第１の保護膜とを備え、前記チップ領域から見て前記シールリングの外側に位置する部分の前記第１の保護膜が薄膜化されており、当該薄膜化部分が露出している。

本発明の第２の半導体装置によると、例えばパッシベーション膜等の第１の保護膜がシールリングの外側（チップ領域の周縁部近傍）で薄膜化されているため、ウェハのダイシング時の衝撃によってチップ領域外の第１の保護膜に剥がれが生じたとしても、当該剥がれを第１の保護膜の薄膜化部分で終端させることができるので、チップ領域内の第１の保護膜まで連続的に剥がれてしまうことを防止することができる。また、ウェハのダイシング時にチップ領域の外側からチップ領域の内部に向かう衝撃や応力等の伝搬経路である第１の保護膜をシールリングの外側で薄膜化することによって、当該薄膜化部分で衝撃や応力等の伝搬を遮断することができる。従って、ウェハを個々のチップに分割する際のダイシングによって生じる欠けや割れ等がチップ領域内に伝播することを防止でき、それにより半導体装置の信頼性及び耐湿性の低下を防止することができる。

尚、本発明の第１又は第２の半導体装置において、チップ領域を確実に保護するために、前記第１の保護膜の厚さは１５０ｎｍ以上であることが好ましい。

また、本発明の第１又は第２の半導体装置において、シールリングは、例えばＷ、Ａｌ及びＣｕのうちの少なくとも１つから構成されていてもよい。

また、本発明の第１又は第２の半導体装置において、第１の保護膜は、例えばＳｉＮから構成されていてもよい。

また、本発明の第１又は第２の半導体装置において、シールリング上等にキャップ層を設ける場合、当該キャップ層が例えばＡｌから構成されていると、シールリング（特にＣｕから構成されたシールリング）の腐食を確実に防止することができる。

前記の目的を達成するために、本発明に係る第１の半導体装置の製造方法は、基板上に層間絶縁膜を形成する工程（ａ）と、前記基板のチップ領域に位置する部分の前記層間絶縁膜中に配線を形成すると共に、前記チップ領域の周縁部に位置する部分の前記層間絶縁膜中にシールリングを前記チップ領域を連続的に取り囲むように形成する工程（ｂ）と、前記配線と前記シールリングとが設けられた前記層間絶縁膜上に第１の保護膜を形成する工程（ｃ）と、前記チップ領域から見て前記シールリングの外側に位置する部分の第１の保護膜に第１の開口部を形成して、当該第１の開口部において前記層間絶縁膜を露出させる工程（ｄ）とを備えている。

すなわち、本発明に係る第１の半導体装置の製造方法は、前述の本発明の第１の半導体装置を製造するための方法であるため、前述の本発明の第１の半導体装置と同様の効果が得られる。

本発明の第１の半導体装置の製造方法において、前記工程（ｄ）は前記層間絶縁膜の露出部分に溝を形成する工程を含むことが好ましい。

このようにすると、層間絶縁膜の露出部分に溝を設けることによって、ウェハのダイシング時にチップ領域の外側からチップ領域の内部に向かう衝撃や応力等の伝搬経路を遮断することができるので、半導体装置の信頼性及び耐湿性の低下をより確実に防止することができる。

本発明の第１の半導体装置の製造方法において、前記工程（ｄ）は、前記第１の開口部を前記シールリング上まで形成する工程を含み、前記工程（ｄ）の後に、前記シールリング上に位置する部分の前記第１の開口部に前記シールリングと接続するキャップ層を形成する工程（ｅ）をさらに備えていることが好ましい。

このようにすると、ウェハのダイシング時にチップ領域の外側からチップ領域の内部に向かう衝撃や応力等を、靭性及び展性を有するキャップ層及びシールリングによって阻止することができるので、チップ領域内の第１の保護膜が剥がれてしまうことをより確実に防止でき、それによって半導体装置の信頼性及び耐湿性をより一層向上させることができる。

本発明の第１の半導体装置の製造方法において、前記工程（ｄ）は、前記シールリング上に位置する部分の前記第１の保護膜に第２の開口部を形成する工程を含み、前記工程（ｄ）の後に、前記第２の開口部に前記シールリングと接続するキャップ層を形成する工程（ｅ）をさらに備えていることが好ましい。

このようにすると、ウェハのダイシング時にチップ領域の外側からチップ領域の内部に向かう衝撃や応力等を、靭性及び展性を有するキャップ層及びシールリングによって阻止することができるので、チップ領域内の第１の保護膜が剥がれてしまうことをより確実に防止でき、それによって半導体装置の信頼性及び耐湿性をより一層向上させることができる。また、この場合、前記工程（ｅ）は、前記第１の開口部と前記第２の開口部との間に位置する部分の前記第１の保護膜における前記第１の開口部側の側面に、前記キャップ層と同一の材料からなるサイドウォールスペーサを形成する工程を含むと、チップ領域内の第１の保護膜における第１の開口部側の側面に、ウェハのダイシング時の衝撃によって発生した応力が集中することを防ぐことができるので、チップ領域内の第１の保護膜が剥がれてしまうことをより一層確実に防止することができる。

本発明の第１の半導体装置の製造方法において、キャップ層を形成する工程（ｅ）をさらに備えている場合、前記工程（ｅ）の後に、前記第１の保護膜上に第２の保護膜を形成する工程（ｆ）と、前記第１の開口部上に位置する部分の前記第２の保護膜に第３の開口部を形成する工程（ｇ）とを備えていてもよい。ここで、前記工程（ｇ）が前記層間絶縁膜の露出部分に溝を形成する工程を含むと、ウェハのダイシング時にチップ領域の外側からチップ領域の内部に向かう衝撃や応力等の伝搬経路を遮断することができるので、半導体装置の信頼性及び耐湿性の低下をより確実に防止することができる。

本発明の第１の半導体装置の製造方法において、前記工程（ｃ）と前記工程（ｄ）との間に、前記シールリング上に位置する部分の前記第１の保護膜に第２の開口部を形成した後、前記第２の開口部に前記シールリングと接続するキャップ層を形成し、その後、前記第１の保護膜上に第２の保護膜を形成する工程とをさらに備え、前記工程（ｄ）は、前記チップ領域から見て前記シールリングの外側に位置する部分の前記第２の保護膜に第３の開口部を形成した後、当該第３の開口部の下側に位置する部分の前記第１の保護膜に前記第１の開口部を形成する工程を含むことが好ましい。

このようにすると、ウェハのダイシング時にチップ領域の外側からチップ領域の内部に向かう衝撃や応力等を、靭性及び展性を有するキャップ層及びシールリングによって阻止することができるので、チップ領域内の第１の保護膜が剥がれてしまうことをより確実に防止でき、それによって半導体装置の信頼性及び耐湿性をより一層向上させることができる。

前記の目的を達成するために、本発明に係る第２の半導体装置の製造方法は、基板上に層間絶縁膜を形成する工程と、前記基板のチップ領域に位置する部分の前記層間絶縁膜中に配線を形成すると共に、前記チップ領域の周縁部に位置する部分の前記層間絶縁膜中にシールリングを前記チップ領域を連続的に取り囲むように形成する工程と、前記配線と前記シールリングとが設けられた前記層間絶縁膜上に第１の保護膜を形成する工程と、前記チップ領域から見て前記シールリングの外側に位置する部分の前記第１の保護膜を薄膜化する工程とを備えている。

すなわち、本発明に係る第２の半導体装置の製造方法は、前述の本発明の第２の半導体装置を製造するための方法であるため、前述の本発明の第２の半導体装置と同様の効果が得られる。

本発明によると、ウェハを個々のチップに分割する際のダイシングによって生じる欠けや割れ等がチップ領域内に伝播することを防止できるので、半導体装置の信頼性及び耐湿性の低下を防止することができる。

図１は本発明の第１〜第３の実施形態（変形例を含む）に係る半導体装置が設けられているウェハの一部分を示す平面図である。 図２（ａ）は図１の領域Ｒ１（破線によって囲まれた領域）を拡大した平面図であり、図２（ｂ）は、本発明の第１〜第３の実施形態（変形例を含む）に係る半導体装置におけるチップ領域の内部に位置するパッド形成領域の断面図であり、図２（ｃ）は、本発明の第１〜第３の実施形態（変形例を含む）に係る半導体装置におけるチップ領域の内部に位置する最上層配線形成領域の断面図である。 図３は本発明の第１の実施形態に係る半導体装置の端部の断面構成を示す図である。 図４（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図５（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図６（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図７は本発明の第１の実施形態の第１変形例に係る半導体装置の端部の断面構成を示す図である。 図８は本発明の第１の実施形態の第２変形例に係る半導体装置の端部の断面構成を示す図である。 図９は本発明の第１の実施形態の第３変形例に係る半導体装置の端部の断面構成を示す図である。 図１０は本発明の第１の実施形態の第４変形例に係る半導体装置の端部の断面構成を示す図である。 図１１は本発明の第２の実施形態に係る半導体装置の端部の断面構成を示す図である。 図１２（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１３（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図１４は本発明の第２の実施形態の第１変形例に係る半導体装置の端部の断面構成を示す図である。 図１５（ａ）及び（ｂ）は本発明の第２の実施形態の第１変形例に係る半導体装置の製造方法の各工程を示す断面図である。 図１６（ａ）及び（ｂ）は本発明の第２の実施形態の第１変形例に係る半導体装置の製造方法の各工程を示す断面図である。 図１７は本発明の第２の実施形態の第２変形例に係る半導体装置の端部の断面構成を示す図である。 図１８は本発明の第３の実施形態に係る半導体装置の端部の断面構成を示す図である。 図１９（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２０（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２１は本発明の第３の実施形態の変形例に係る半導体装置の端部の断面構成を示す図である。 図２２は従来の半導体装置の断面図である。

（各実施形態の共通事項）
図１は、以下に詳述する本発明の各実施形態に係る半導体装置（例えばチップ領域を１重に取り囲むシールリングを有する半導体装置）が設けられているウェハの一部分を示す平面図である。また、図２（ａ）は、図１の領域Ｒ１（破線によって囲まれた領域）を拡大した平面図であり、図２（ｂ）は、チップ領域の内部に位置するパッド形成領域の断面図（図１及び図２（ａ）に示すパッド９０近傍領域の断面図）であり、図２（ｃ）は、チップ領域の内部に位置する最上層配線形成領域の断面図（最上層配線については図１及び図２（ａ）で図示を省略している）である。

図１及び図２（ａ）に示すように、例えばシリコン基板等に代表される半導体基板となるウェハ２０１上には、それぞれ半導体装置となる複数のチップ領域１０２が配置されている。各チップ領域１０２には、複数の素子からなり且つ所定の機能を有するＩＣ（integrated circuit）回路が設けられている。各チップ領域１０２は、格子状に設けられたスクライブ領域１０３によって区画されている。すなわち、ダイシング前の半導体装置はチップ領域１０２とスクライブ領域１０３とから構成されている。ここで、１個の半導体装置（つまり１個の半導体チップ）は、複数の素子からなり且つ所定の機能を有するＩＣ回路が配置されているチップ領域１０２と、チップ領域１０２の周縁部に該チップ領域１０２を取り囲むように設けられているシールリング１０４とから構成されている。すなわち、シールリング１０４は、チップ領域１０２におけるスクライブ領域１０３との境界付近に設けられている。また、チップ領域１０２の内部には例えばシールリング１０４に沿って複数のパッド９０が配置されている。

また、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、ウェハ２０１よりなる基板１０１上に第１の層間絶縁膜１０５及び第２の層間絶縁膜１０７が順次積層されている。基板１０１中には、素子を構成する活性層６０が形成されており、第１の層間絶縁膜１０５の下部には、活性層６０と接続するプラグ（ビア）６１が形成されており、第１の層間絶縁膜１０５の上部には、プラグ６１と接続する配線６２が形成されており、第２の層間絶縁膜１０７の下部には、配線６２と接続するプラグ（ビア）６３が形成されており、第２の層間絶縁膜１０７の上部には、プラグ６３と接続する配線６４が形成されている。プラグ６１と配線６２、及びプラグ６３と配線６４はそれぞれデュアルダマシン配線を構成している。第２の層間絶縁膜１０７の上には、配線６４上に開口を有する第１のパッシベーション膜１０９が形成されており、当該開口には、配線６４と接続するパッド９０が設けられており、第１のパッシベーション膜１０９の上には、パッド９０上に開口を有する第２のパッシベーション膜１５０が形成されている。

さらに、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、ウェハ２０１よりなる基板１０１上に第１の層間絶縁膜１０５及び第２の層間絶縁膜１０７が順次積層されている。基板１０１中には、素子を構成する活性層７０が形成されており、第１の層間絶縁膜１０５の下部には、活性層７０と接続するプラグ（ビア）７１が形成されており、第１の層間絶縁膜１０５の上部には、プラグ７１と接続する配線７２が形成されており、第２の層間絶縁膜１０７の下部には、配線７２と接続するプラグ（ビア）７３が形成されており、第２の層間絶縁膜１０７の上部には、プラグ７３と接続する配線７４が形成されている。プラグ７１と配線７２、及びプラグ７３と配線７４はそれぞれデュアルダマシン配線を構成している。第２の層間絶縁膜１０７の上には、配線７４上に開口を有する第１のパッシベーション膜１０９が形成されており、当該開口には、配線７４と接続する最上層配線７５が設けられており、第１のパッシベーション膜１０９の上には、最上層配線７５を覆うように第２のパッシベーション膜１５０が形成されている。

尚、第１のパッシベーション膜１０９は、第２の層間絶縁膜１０７よりも硬くてもろい材料、例えばシリコン窒化膜（ＳｉＮ膜）からなる。

以上のように複数の半導体装置が形成されたウェハ２０１は、各チップの完成後、スクライブ領域１０３に沿ってダイシングされ、それによって個々の半導体装置が分離される。このとき、個々の半導体装置は、チップ領域１０２に加えてウェハ状態でのスクライブ領域１０３のうちのダイシング残り（チップ領域隣接部分）を含むものである。以下、ダイシング後の個々の半導体装置について説明する際には、スクライブ領域１０３のうちのダイシング残りを単に「スクライブ領域１０３」と称するものとする。

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図３は、第１の実施形態に係る半導体装置（具体的にはダイシング後のチップ）の端部（チップ領域１０２の周縁部に位置するシールリング１０４を含む半導体装置端部）の断面構成を示している。尚、図３は図２（ａ）のＡ−Ａ’線の断面図である。

図３に示すように、基板１０１上に、スクライブ領域１０３と隣接してチップ領域１０２が設けられている。基板１０１上には第１の層間絶縁膜１０５及び第２の層間絶縁膜１０７が順次積層されている。層間絶縁膜１０５及び１０７の積層構造中には、当該積層構造を貫通し且つチップ領域１０２を連続的に取り囲むシールリング１０４が形成されている。ここで、シールリング１０４は、基板１０１中に形成された活性層（又は導電層）１１０と、第１の層間絶縁膜１０５の下部に形成され且つ活性層（又は導電層）１１０と接続する第１のシールビア１１１及び１２１と、第１の層間絶縁膜１０５の上部に形成され且つ第１のシールビア１１１及び１２１とそれぞれ接続する第１のシール配線１１２及び１２２と、第２の層間絶縁膜１０７の下部に形成され且つ第１のシール配線１１２及び１２２とそれぞれ接続する第２のシールビア１１３及び１２３と、第２の層間絶縁膜１０７の上部に形成され且つ第２のシールビア１１３及び１２３とそれぞれ接続する第２のシール配線１１４及び１２４とから構成されている。

本実施形態の特徴として、第２の層間絶縁膜１０７の上には、チップ領域１０２から見てシールリング１０４の外側に開口部１３１を有する第１のパッシベーション膜１０９が形成されている。すなわち、第１のパッシベーション膜１０９は開口部１３１によって、チップ領域１０２側に位置する部分と、スクライブ領域１０３側に位置する部分とに分離されている。尚、開口部１３１はシールリング１０４上まで設けられており、シールリング１０４上に位置する部分の開口部１３１には、シールリング１０４と接続するキャップ層１２５が形成されている。ここで、キャップ層１２５は、開口部１３１から見てチップ領域１０２側に位置する部分の第１のパッシベーション膜１０９の端部を覆うように形成されている。また、キャップ層１２５が形成されていない部分の開口部１３１において第２の層間絶縁膜１０７の表面が露出している。さらに、第１のパッシベーション膜１０９の上には、その開口部１３１上に開口部１６１を有する第２のパッシベーション膜１５０が形成されている。

以下、図３に示す構造を有する本実施形態の半導体装置を製造するための方法について、図４（ａ）〜（ｃ）、図５（ａ）、（ｂ）及び図６（ａ）、（ｂ）の工程断面図を参照しながら説明する。尚、以下に説明する各工程は、基本的にダイシング前のウェハ状態で行われるものである。

まず、図４（ａ）に示すように、ウェハ（例えば図１に示すウェハ２０１）よりなる基板１０１のうちチップ領域１０２内に位置する部分に活性層（又は導電層）１１０を形成する。活性層（又は導電層）１１０は、トランジスタ等の素子を構成してもよい。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、基板１０１中に素子を構成する活性層６０を形成しても良いし、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、基板１０１中に素子を構成する活性層７０を形成しても良い。

次に、図４（ａ）に示すように、基板１０１上に第１の層間絶縁膜１０５を堆積した後、リソグラフィー法及びドライエッチング法を用いて、チップ領域１０２のうちのシールリング形成領域に位置する部分の第１の層間絶縁膜１０５に、第１のシールビア１１１及び１２１（図４（ｂ）参照）を形成するための２本の溝状凹部１０５ａを活性層（又は導電層）１１０に達するように形成する。尚、シールビアとは、シールリングを構成するパーツであって溝状凹部に導電材料を埋め込むことによって形成される。すなわち、シールビアは、チップ領域内において上下配線間接続のために形成されるビアと同程度の幅を持ったライン状構造を有する。

尚、本実施形態において、シールビアのアスペクト比（つまりシールビアが埋め込まれた溝状凹部における幅に対する深さの比）は１以上であることが好ましい。

続いて、図４（ａ）に示すように、リソグラフィー法を用いて第１の層間絶縁膜１０５上に、第１のシール配線１１２及び１２２（図４（ｂ）参照）を埋め込む配線溝を形成するためのレジストパターン（図示省略）を形成した後、当該レジストパターンをマスクとしてドライエッチング法を用いることにより、チップ領域１０２のうちのシールリング形成領域に位置する部分の第１の層間絶縁膜１０５の上部に、２本の溝状凹部１０５ａとそれぞれ接続する２本の配線溝１０５ｃを形成し、その後、残存するレジストパターンをアッシングにより除去する。

尚、溝状凹部１０５ａ及び配線溝１０５ｃはチップ領域１０２を連続的に取り囲むように形成される。

次に、図４（ｂ）に示すように、第１の層間絶縁膜１０５に形成された溝状凹部１０５ａ及び配線溝１０５ｃに、例えばＷ（タングステン）からなる導電膜を例えばＣＶＤ（chemical vapor deposition ）法により埋め込み、その後、例えばＣＭＰ（化学的機械研磨法）を用いて配線溝１０５ｃからはみ出した余分な導電膜を除去し、それによって、活性層（又は導電層）１１０と接続する第１のシールビア１１１及び１２１、並びに第１のシールビア１１１及び１２１とそれぞれ接続する第１のシール配線１１２及び１２２を形成する。ここで、シールビア１１１とシール配線１１２、及びシールビア１２１とシール配線１２２はそれぞれデュアルダマシン配線を構成している。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、第１の層間絶縁膜１０５中に、活性層６０と接続するプラグ（ビア）６１、及びプラグ６１と接続する配線６２が形成されると共に、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、第１の層間絶縁膜１０５中に、活性層７０と接続するプラグ（ビア）７１、及びプラグ７１と接続する配線７２が形成される。

次に、図４（ｃ）に示すように、第１の層間絶縁膜１０５上に第２の層間絶縁膜１０７を堆積した後、リソグラフィー法及びドライエッチング法を用いて、チップ領域１０２に位置する部分の第２の層間絶縁膜１０７に、第２のシールビア１１３及び１２３（図５（ａ）参照）を形成するための２本の溝状凹部１０７ａをそれぞれ第１のシール配線１１２及び１２２に達するように形成する。

続いて、図４（ｃ）に示すように、リソグラフィー法を用いて第２の層間絶縁膜１０７上に、第２のシール配線１１４及び１２４（図５（ａ）参照）を埋め込む配線溝を形成するためのレジストパターン（図示省略）を形成した後、当該レジストパターンをマスクとしてドライエッチング法を用いることにより、チップ領域１０２に位置する部分の第２の層間絶縁膜１０７の上部に、２本の溝状凹部１０７ａとそれぞれ接続する２本の配線溝１０７ｃを形成し、その後、残存するレジストパターンをアッシングにより除去する。

尚、溝状凹部１０７ａ及び配線溝１０７ｃはチップ領域１０２を連続的に取り囲むように形成される。

次に、図５（ａ）に示すように、第２の層間絶縁膜１０７に形成された溝状凹部１０７ａ及び配線溝１０７ｃに、例えばＣｕ（銅）からなる導電膜を埋め込む。その後、配線溝１０７ｃからはみ出した導電膜（第２の層間絶縁膜１０７よりも上側に存在する導電膜）を例えばＣＭＰ法により除去する。これにより、チップ領域１０２に位置する部分の第２の層間絶縁膜１０７中に、第１のシール配線１１２及び１２２とそれぞれ接続する第２のシールビア１１３及び１２３、並びに第２のシールビア１１３及び１２３とそれぞれ接続する第２のシール配線１１４及び１２４が形成される。ここで、シールビア１１３とシール配線１１４、及びシールビア１２３とシール配線１２４はそれぞれデュアルダマシン配線を構成している。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、第２の層間絶縁膜１０７中に、配線６２と接続するプラグ（ビア）６３、及びプラグ６３と接続する配線６４が形成されると共に、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、第２の層間絶縁膜１０７中に、配線７２と接続するプラグ（ビア）７３、及びプラグ７３と接続する配線７４が形成される。

尚、以上に説明したような、凹部に導電膜を埋め込むことによってビアと配線とを同時に形成する方法を一般的にデュアルダマシン法という。

また、以上のように形成された、活性層（又は導電層）１１０と、第１のシールビア１１１及び１２１と、第１のシール配線１１２及び１２２と、第２のシールビア１１３及び１２３と、第２のシール配線１１４及び１２４とによって、シールリング１０４が構成される。

その後、図５（ｂ）に示すように、最上層の層間絶縁膜である第２の層間絶縁膜１０７上に、シール配線１１４及び１２４並びに配線６４及び７４（図２（ｂ）及び（ｃ）参照）の保護膜となる第１のパッシベーション膜１０９を堆積する。第１のパッシベーション膜１０９としては例えばＳｉＮ膜の単層構造又はＴＥＯＳ膜（下層）とＳｉＮ膜（上層）との積層構造を用いる。続いて、リソグラフィー法及びドライエッチング法を用いて、チップ領域１０２から見てシールリング１０４の外側からシールリング１０４（具体的にはシール配線１２４）上までに位置する部分の第１のパッシベーション膜１０９に開口部１３１を形成する。尚、開口部１３１は、チップ領域１０２を連続的に取り囲む溝形状を有する。また、このとき、チップ領域１０２から見てシールリング１０４の外側に位置する部分の開口部１３１の下側において、第２の層間絶縁膜１０７に溝を形成してもよい。すなわち、第１のパッシベーション膜１０９のエッチングにおいてシール配線１２４をストッパーとして用いることにより、チップ領域１０２から見てシールリング１０４の外側に位置する部分の第２の層間絶縁膜１０７の上部をエッチングして第２の層間絶縁膜１０７のみに溝を形成してもよい。

その後、開口部１３１を含む第１のパッシベーション膜１０９の上に全面に亘って、例えばスパッタ法により例えばＡｌ（アルミニウム）膜を堆積し、続いて、リソグラフィー法及びドライエッチング法を用いて、当該Ａｌ膜を所定の形状にパターニングする。具体的には、シール配線１２４上に位置する部分の開口部１３１及びその近傍を除く他の領域に形成されている不要なＡｌ膜を除去する。これにより、図６（ａ）に示すように、シール配線１２４上に位置する部分の開口部１３１に、シール配線１２４と接続するキャップ層１２５が形成される。すなわち、シールリング形成領域つまりチップ領域１０２の周縁部において、シールリング１０４の最上部のうちチップ領域１０２内部側の第２のシール配線１１４を第１のパッシベーション膜１０９によって覆い、シールリング１０４の最上部のうちスクライブ領域１０３側の第２のシール配線１２４を第１のパッシベーション膜１０９とキャップ層１２５とによって覆う。このとき、キャップ層１２５は、開口部１３１から見てチップ領域１０２側に位置する部分の第１のパッシベーション膜１０９の端部を覆うように形成されていると共に、チップ領域１０２から見てシール配線１２４の外側に位置する部分の開口部１３１における第２の層間絶縁膜１０７の露出部分と隣接する。言い換えれば、開口部１３１から見てスクライブ領域１０３側に位置する部分の第１のパッシベーション膜１０９の端部はキャップ層１２５によって覆われることなくキャップ層１２５から離間している。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、第１のパッシベーション膜１０９に設けられた開口に配線６４と接続するパッド９０が形成されると共に、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、第１のパッシベーション膜１０９に設けられた開口に配線７４と接続する最上層配線７５が形成される。すなわち、本実施形態では、シールリング１０４の最上部である第２のシール配線１２４と接続するキャップ層１２５は、チップ領域１０２における配線・パッド形成工程において同時に形成される。これにより、新たにキャップ層形成工程を追加することなく、シールリング１０４の最上部である第２のシール配線１２４と接続するキャップ層１２５を形成することができる。

その後、図６（ｂ）に示すように、開口部１３１を含む第１のパッシベーション膜１０９の上及びキャップ層１２５の上に、つまり基板１０１上の全面に亘って、キャップ層１２５、パッド９０（図２（ｂ）参照）及び最上層配線７５（図２（ｃ）参照）の保護膜となる第２のパッシベーション膜１５０を堆積する。第２のパッシベーション膜１５０としては例えばＳｉＮ膜の単層構造を用いる。続いて、リソグラフィー法及びドライエッチング法を用いて、第１のパッシベーション膜１０９の開口部１３１の上及びキャップ層１２５の上に位置する部分の第２のパッシベーション膜１５０に開口部１６１を形成する。ここで、第２のパッシベーション膜１５０の開口部１６１と第１のパッシベーション膜１０９の開口部１３１とが一体となって、チップ領域１０２を連続的に取り囲む溝が構成される。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、パッド９０上に位置する部分の第２のパッシベーション膜１５０は開口される一方、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、最上層配線７５は第２のパッシベーション膜１５０によって覆われたままである。

以上に説明したように、本実施形態によると、パッシベーション膜１０９及び１５０がシールリング１０４の外側（チップ領域１０２の周縁部近傍）で開口部１３１及び１６１によって分離されているため、ウェハのダイシング時の衝撃によってチップ領域１０２の外側（つまりスクライブ領域１０３）のパッシベーション膜１０９及び１５０に剥がれが生じたとしても、チップ領域１０２の内側のパッシベーション膜１０９及び１５０まで連続的に剥がれてしまうことを防止することができる。また、パッシベーション膜１０９及び１５０をチップ領域１０２の内外で分離する開口部１３１及び１６１において下地である第２の層間絶縁膜１０７が露出した状態にあるため、当該開口部１３１及び１６１の全体にキャップ層等を埋め込んだ構成と比較して、チップ領域１０２の外側でパッシベーション膜１０９及び１５０が受けた衝撃が該パッシベーション膜１０９及び１５０を伝搬してチップ領域１０２の内部へ伝わることをより確実に防止することができる。従って、ウェハを個々のチップに分割する際のダイシングによって生じる欠けや割れ等がチップ領域１０２内に伝播することを防止でき、それによってチップ表面から水分や可動イオン等の汚染物質が装置内部に侵入することを防止できるので、半導体装置の信頼性及び耐湿性を向上させることができる。

また、本実施形態によると、パッシベーション膜１０９の開口部１３１はシールリング１０４（具体的にはシール配線１２４）上まで設けられており、当該シール配線１２４上に位置する部分の開口部１３１に当該シール配線１２４と接続するキャップ層１２５が形成されている。このため、ウェハのダイシング時にチップ領域１０２の外側（スクライブ領域１０３）からチップ領域１０２の内部に向かう衝撃や応力等を、靭性及び展性を有するキャップ層１２５及びシールリング１０４によって阻止することができるので、チップ領域１０２内のパッシベーション膜１０９及び１５０が剥がれてしまうことをより確実に防止でき、それによって半導体装置の信頼性及び耐湿性をより一層向上させることができる。

また、本実施形態によると、開口部１３１から見てチップ領域１０２側に位置する部分の第１のパッシベーション膜１０９の端部を覆うようにキャップ層１２５が形成されているため、チップ領域１０２内の第１のパッシベーション膜１０９における開口部１３１側の側面に、ウェハのダイシング時の衝撃によって発生した応力が集中することを防ぐことができる。従って、チップ領域１０２内の第１のパッシベーション膜１０９が剥がれてしまうことをより一層確実に防止することができる。

尚、本実施形態において、パッシベーション膜１０９に設けられる開口部１３１は、シールリング１０４の外側のチップ領域１０２の端部の上のみならず、スクライブ領域１０３のうちのダイシング残りの上にも形成されていてもよい。また、ウェハ状態でのスクライブ領域１０３にはパッシベーション膜１０９を形成しないことにより開口部１３１を設けてもよい。

また、本実施形態において、シールリング１０４（具体的にはシール配線１１４及び１２４）はパッシベーション膜１０９及びキャップ層１２５によって覆われているため、シールリング１０４に腐食が生じることはない。

また、本実施形態において、スクライブ領域１０３に位置する部分の層間絶縁膜１０５及び１０７中に配線構造を設けてもよい。

また、本実施形態において、例えば第２のシール配線１２４等の１個のシール配線の底面に対して例えば第２のシールビア１２３等の１個のシールビアが接続された構成を用いているが、これに代えて、１個のシール配線の底面に複数のシールビアが接続された構成を用いてもよい。

また、本実施形態において、開口部１３１における層間絶縁膜１０７の露出部分に溝が形成されていると、ウェハのダイシング時にチップ領域１０２の外側（スクライブ領域１０３）からチップ領域１０２の内部に向かう衝撃や応力等の伝搬経路を遮断することができるので、半導体装置の信頼性及び耐湿性の低下をより確実に防止することができる。

また、本実施形態において、シール配線１１４及び１２４並びに配線６４及び７４を確実に保護するために、第１のパッシベーション膜１０９の厚さは１５０ｎｍ以上であることが好ましい。

また、本実施形態において、シールリング１０４を構成する各シール配線及び各シールビアの構成材料は、特に限定されるものではないが、例えばＷ、Ａｌ及びＣｕのうちの少なくとも１つを用いてもよい。

また、本実施形態において、シールリング１０４と接続するキャップ層１２５の構成材料は、特に限定されるものではないが、キャップ層１２５が例えばＡｌから構成されていると、シールリング１０４（特にＣｕから構成されたシールリング１０４）の腐食を確実に防止することができる。

（第１の実施形態の第１変形例）
以下、本発明の第１の実施形態の第１変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図７は、本変形例に係る半導体装置（具体的にはダイシング後のチップ）の端部（図１に示すチップ領域１０２の周縁部に位置するシールリング１０４を含む半導体装置端部）の断面構成を示している。尚、図７は図２（ａ）のＡ−Ａ’線の断面図である。また、図７において、図３に示す第１の実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を適宜省略する。

本変形例が第１の実施形態と異なっている点は次の通りである。すなわち、第１の実施形態においては、図３に示すように、第１のパッシベーション膜１０９をチップ領域１０２側に位置する部分とスクライブ領域１０３側に位置する部分とに分離する開口部１３１が、チップ領域１０２から見てシールリング１０４の外側からシールリング１０４上まで配置されていた。それに対して、本変形例においては、図７に示すように、開口部１３１はシールリング１０４上には配置されず、チップ領域１０２から見てシールリング１０４の外側のみに配置されている。また、第１の実施形態においては、図３に示すように、シールリング１０４となる第２のシール配線１２４上に位置する部分の開口部１３１に、シールリング１０４となる第２のシール配線１２４と接続するキャップ層１２５が形成されていたが、本変形例においては、図７に示すように、開口部１３１から見てチップ領域１０２側に位置する部分の第１のパッシベーション膜１０９の端部を覆うようにキャップ層１２６が形成されており、当該キャップ層１２６はシールリング１０４と接続することなく、開口部１３１に露出する第２の層間絶縁膜１０７と部分的に接触している。すなわち、本変形例においては、図７に示すように、シールリング１０４（具体的にはシール配線１１４及び１２４）は第１のパッシベーション膜１０９のみによって覆われている。

尚、本変形例においても、第１の実施形態と同様に、図７に示すように、開口部１３１において第２の層間絶縁膜１０７の表面が露出しており、第１のパッシベーション膜１０９の上には、その開口部１３１上及びキャップ層１２６上に開口部１６１を有する第２のパッシベーション膜１５０が形成されている。

以下、図７に示す構造を有する本変形例の半導体装置を製造するための方法について説明する。尚、以下に説明する各工程は、基本的にダイシング前のウェハ状態で行われるものである。

まず、図４（ａ）〜図５（ａ）に示す第１の実施形態の各工程を実施する。その後、図７に示すように、最上層の層間絶縁膜である第２の層間絶縁膜１０７上に、シール配線１１４及び１２４並びに配線６４及び７４（図２（ｂ）及び（ｃ）参照）の保護膜となる第１のパッシベーション膜１０９を堆積する。第１のパッシベーション膜１０９としては例えばＳｉＮ膜の単層構造又はＴＥＯＳ膜（下層）とＳｉＮ膜（上層）との積層構造を用いる。続いて、リソグラフィー法及びドライエッチング法を用いて、チップ領域１０２から見てシールリング１０４の外側に位置する部分の第１のパッシベーション膜１０９に開口部１３１を形成する。尚、開口部１３１は、チップ領域１０２を連続的に取り囲む溝形状を有するが、シールリング１０４（具体的にはシール配線１２４）上には配置されていない。また、開口部１３１の下側において、第２の層間絶縁膜１０７に溝が形成されてもよい。

その後、開口部１３１を含む第１のパッシベーション膜１０９の上に全面に亘って、例えばスパッタ法により例えばＡｌ（アルミニウム）膜を堆積し、続いて、リソグラフィー法及びドライエッチング法を用いて、当該Ａｌ膜を所定の形状にパターニングする。具体的には、開口部１３１から見てチップ領域１０２側に位置する部分の第１のパッシベーション膜１０９の端部及びその近傍を除く他の領域に形成されている不要なＡｌ膜を除去する。これにより、図７に示すように、開口部１３１から見てチップ領域１０２側に位置する部分の第１のパッシベーション膜１０９の端部を覆うように（但しシールリング１０４とは接しないように）キャップ層１２６が形成される。すなわち、シールリング形成領域つまりチップ領域１０２の周縁部において、シールリング１０４の最上部である第２のシール配線１２４を第１のパッシベーション膜１０９を挟んでキャップ層１２６によって覆う。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、第１のパッシベーション膜１０９に設けられた開口に配線６４と接続するパッド９０が形成されると共に、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、第１のパッシベーション膜１０９に設けられた開口に配線７４と接続する最上層配線７５が形成される。すなわち、本変形例では、シールリング１０４と接続しないキャップ層１２６は、チップ領域１０２における配線・パッド形成工程において同時に形成される。これにより、新たにキャップ層形成工程を追加することなく、シールリング１０４の上方にキャップ層１２６を形成することができる。

その後、図７に示すように、開口部１３１を含む第１のパッシベーション膜１０９の上及びキャップ層１２６の上に、つまり基板１０１上の全面に亘って、キャップ層１２６、パッド９０（図２（ｂ）参照）及び最上層配線７５（図２（ｃ）参照）の保護膜となる第２のパッシベーション膜１５０を堆積する。第２のパッシベーション膜１５０としては例えばＳｉＮ膜の単層構造を用いる。続いて、リソグラフィー法及びドライエッチング法を用いて、第１のパッシベーション膜１０９の開口部１３１の上及びキャップ層１２６の上に位置する部分の第２のパッシベーション膜１５０に開口部１６１を形成する。ここで、第２のパッシベーション膜１５０の開口部１６１と第１のパッシベーション膜１０９の開口部１３１とが一体となって、チップ領域１０２を連続的に取り囲む溝が構成される。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、パッド９０上に位置する部分の第２のパッシベーション膜１５０は開口される一方、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、最上層配線７５は第２のパッシベーション膜１５０によって覆われたままである。

以上に説明したように、本変形例によると、パッシベーション膜１０９及び１５０がシールリング１０４の外側（チップ領域１０２の周縁部近傍）で開口部１３１及び１６１によって分離されているため、ウェハのダイシング時の衝撃によってチップ領域１０２の外側のパッシベーション膜１０９及び１５０に剥がれが生じたとしても、チップ領域１０２の内側のパッシベーション膜１０９及び１５０まで連続的に剥がれてしまうことを防止することができる。また、パッシベーション膜１０９及び１５０をチップ領域１０２の内外で分離する開口部１３１及び１６１において下地である第２の層間絶縁膜１０７が露出した状態にあるため、当該開口部１３１及び１６１の全体にキャップ層等を埋め込んだ構成と比較して、チップ領域１０２の外側でパッシベーション膜１０９及び１５０が受けた衝撃が該パッシベーション膜１０９及び１５０を伝搬してチップ領域１０２の内部へ伝わることをより確実に防止することができる。従って、ウェハを個々のチップに分割する際のダイシングによって生じる欠けや割れ等がチップ領域１０２内に伝播することを防止でき、それによってチップ表面から水分や可動イオン等の汚染物質が装置内部に侵入することを防止できるので、半導体装置の信頼性及び耐湿性を向上させることができる。

また、本変形例によると、開口部１３１から見てチップ領域１０２側に位置する部分の第１のパッシベーション膜１０９の端部を覆うようにキャップ層１２６が形成されているため、チップ領域１０２内の第１のパッシベーション膜１０９における開口部１３１側の側面に、ウェハのダイシング時の衝撃によって発生した応力が集中することを防ぐことができる。従って、チップ領域１０２内の第１のパッシベーション膜１０９が剥がれてしまうことをより一層確実に防止することができる。また、本変形例では、シールリング１０４が第１のパッシベーション膜１０９によって覆われているので、ウェハのダイシング時の衝撃や応力等によってキャップ層１２６が剥離されてもよい。

尚、本変形例において、シールリング１０４（具体的にはシール配線１１４及び１２４）はパッシベーション膜１０９によって覆われているため、シールリング１０４に腐食が生じることはない。

また、本変形例において、開口部１３１における層間絶縁膜１０７の露出部分に溝が形成されていると、ウェハのダイシング時にチップ領域１０２の外側からチップ領域１０２の内部に向かう衝撃や応力等の伝搬経路を遮断することができるので、半導体装置の信頼性及び耐湿性の低下をより確実に防止することができる。

（第１の実施形態の第２変形例）
以下、本発明の第１の実施形態の第２変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図８は、本変形例に係る半導体装置（具体的にはダイシング後のチップ）の端部（図１に示すチップ領域１０２の周縁部に位置するシールリング１０４を含む半導体装置端部）の断面構成を示している。尚、図８は図２（ａ）のＡ−Ａ’線の断面図である。また、図８において、図３に示す第１の実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を適宜省略する。

本変形例が第１の実施形態と異なっている点は、図８に示すように、シールリング１０４と接続するキャップ層１２５に加えて、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９の端部を覆うキャップ層１３６が形成されていることである。また、本変形例においては、図８に示すように、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９はキャップ層１３６と共に、同じ側に位置する部分の第２のパッシベーション膜１５０によって覆われる。

尚、本変形例においても、第１の実施形態と同様に、図８に示すように、開口部１３１において第２の層間絶縁膜１０７の表面が露出しており、第１のパッシベーション膜１０９の上には、その開口部１３１上に開口部１６１を有する第２のパッシベーション膜１５０が形成されている。

以下、図８に示す構造を有する本変形例の半導体装置を製造するための方法について説明する。尚、以下に説明する各工程は、基本的にダイシング前のウェハ状態で行われるものである。

まず、図４（ａ）〜図５（ｂ）に示す第１の実施形態の各工程を実施した後、開口部１３１を含む第１のパッシベーション膜１０９の上に全面に亘って、例えばスパッタ法により例えばＡｌ（アルミニウム）膜を堆積し、続いて、リソグラフィー法及びドライエッチング法を用いて、当該Ａｌ膜を所定の形状にパターニングする。具体的には、シール配線１２４上に位置する部分の開口部１３１及びその近傍、並びに開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９の端部及びその近傍を除く他の領域に形成されている不要なＡｌ膜を除去する。これにより、図８に示すように、シール配線１２４上に位置する部分の開口部１３１に、シール配線１２４と接続するキャップ層１２５が形成されると共に、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９の端部を覆うキャップ層１３６が形成される。尚、キャップ層１２５は、シールリング１０４の最上部、及び開口部１３１から見てチップ領域１０２側に位置する部分の第１のパッシベーション膜１０９の端部を覆うように形成される。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、第１のパッシベーション膜１０９に設けられた開口に配線６４と接続するパッド９０が形成されると共に、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、第１のパッシベーション膜１０９に設けられた開口に配線７４と接続する最上層配線７５が形成される。すなわち、本変形例では、キャップ層１２５及び１３６は、チップ領域１０２における配線・パッド形成工程において同時に形成される。これにより、新たにキャップ層形成工程を追加することなく、キャップ層１２５及び１３６を形成することができる。

その後、図８に示すように、開口部１３１を含む第１のパッシベーション膜１０９の上並びにキャップ層１２５及び１３６の上に、つまり基板１０１上の全面に亘って、キャップ層１２５及び１３６、パッド９０（図２（ｂ）参照）並びに最上層配線７５（図２（ｃ）参照）の保護膜となる第２のパッシベーション膜１５０を堆積する。第２のパッシベーション膜１５０としては例えばＳｉＮ膜の単層構造を用いる。続いて、リソグラフィー法及びドライエッチング法を用いて、第１のパッシベーション膜１０９の開口部１３１の上及びキャップ層１２５の上に位置する部分の第２のパッシベーション膜１５０に開口部１６１を形成する。但し、本変形例では、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９がキャップ層１３６と共に、同じ側に位置する部分の第２のパッシベーション膜１５０によって覆われるように開口部１６１を形成する。ここで、第２のパッシベーション膜１５０の開口部１６１と第１のパッシベーション膜１０９の開口部１３１とが一体となって、チップ領域１０２を連続的に取り囲む溝が構成される。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、パッド９０上に位置する部分の第２のパッシベーション膜１５０は開口される一方、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、最上層配線７５は第２のパッシベーション膜１５０によって覆われたままである。

以上に説明した本変形例によると、第１の実施形態と同様の効果に加えて、次のような効果が得られる。すなわち、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９の端部と、開口部１６１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第２のパッシベーション膜１５０の端部とが位置ずれしているため、最上層配線７５（図２（ｃ）参照）等を覆うために均等な厚さで平滑に形成される第２のパッシベーション膜１５０に対するエッチング加工を容易に行うことができる。

尚、本変形例において、開口部１３１における層間絶縁膜１０７の露出部分に溝が形成されていると、ウェハのダイシング時にチップ領域１０２の外側からチップ領域１０２の内部に向かう衝撃や応力等の伝搬経路を遮断することができるので、半導体装置の信頼性及び耐湿性の低下をより確実に防止することができる。

また、本変形例において、開口部１６１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第２のパッシベーション膜１５０は、同じ側に位置する部分の第１のパッシベーション膜１０９とキャップ層１３６とを覆うように形成されている。しかし、これに代えて、開口部１６１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第２のパッシベーション膜１５０の端部が、例えばキャップ層１３６上に位置していてもよいし、又は同じ側に位置する部分の第１のパッシベーション膜１０９上に位置していてもよい。

（第１の実施形態の第３変形例）
以下、本発明の第１の実施形態の第３変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図９は、本変形例に係る半導体装置（具体的にはダイシング後のチップ）の端部（図１に示すチップ領域１０２の周縁部に位置するシールリング１０４を含む半導体装置端部）の断面構成を示している。尚、図９は図２（ａ）のＡ−Ａ’線の断面図である。また、図９において、図３に示す第１の実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を適宜省略する。

本変形例が第１の実施形態と異なっている点は、図９に示すように、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９の端部と、開口部１６１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第２のパッシベーション膜１５０の端部とが位置ずれしていることである。具体的には、図９に示すように、開口部１６１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第２のパッシベーション膜１５０の端部は、同じ側に位置する部分の第１のパッシベーション膜１０９の上側に位置する。

尚、本変形例においても、第１の実施形態と同様に、図９に示すように、開口部１３１において第２の層間絶縁膜１０７の表面が露出しており、第１のパッシベーション膜１０９の上には、その開口部１３１上に開口部１６１を有する第２のパッシベーション膜１５０が形成されている。

以下、図９に示す構造を有する本変形例の半導体装置を製造するための方法について説明する。尚、以下に説明する各工程は、基本的にダイシング前のウェハ状態で行われるものである。

まず、図４（ａ）〜図６（ａ）に示す第１の実施形態の各工程を実施した後、図９に示すように、開口部１３１を含む第１のパッシベーション膜１０９の上及びキャップ層１２５の上に、つまり基板１０１上の全面に亘って、キャップ層１２５、パッド９０（図２（ｂ）参照）及び最上層配線７５（図２（ｃ）参照）の保護膜となる第２のパッシベーション膜１５０を堆積する。第２のパッシベーション膜１５０としては例えばＳｉＮ膜の単層構造を用いる。続いて、リソグラフィー法及びドライエッチング法を用いて、第１のパッシベーション膜１０９の開口部１３１の上及びキャップ層１２５の上に位置する部分の第２のパッシベーション膜１５０に開口部１６１を形成する。但し、本変形例では、開口部１６１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第２のパッシベーション膜１５０の端部が、同じ側に位置する部分の第１のパッシベーション膜１０９の上側に位置するように開口部１６１を形成する。ここで、第２のパッシベーション膜１５０の開口部１６１と第１のパッシベーション膜１０９の開口部１３１とが一体となって、チップ領域１０２を連続的に取り囲む溝が構成される。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、パッド９０上に位置する部分の第２のパッシベーション膜１５０は開口される一方、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、最上層配線７５は第２のパッシベーション膜１５０によって覆われたままである。

以上に説明した本変形例によると、第１の実施形態と同様の効果に加えて、次のような効果が得られる。すなわち、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９の端部と、開口部１６１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第２のパッシベーション膜１５０の端部とが位置ずれしているため、最上層配線７５（図２（ｃ）参照）等を覆うために均等な厚さで平滑に形成される第２のパッシベーション膜１５０に対するエッチング加工を容易に行うことができる。

尚、本変形例において、開口部１３１における層間絶縁膜１０７の露出部分に溝が形成されていると、ウェハのダイシング時にチップ領域１０２の外側からチップ領域１０２の内部に向かう衝撃や応力等の伝搬経路を遮断することができるので、半導体装置の信頼性及び耐湿性の低下をより確実に防止することができる。

（第１の実施形態の第４変形例）
以下、本発明の第１の実施形態の第４変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１０は、本変形例に係る半導体装置（具体的にはダイシング後のチップ）の端部（図１に示すチップ領域１０２の周縁部に位置するシールリング１０４を含む半導体装置端部）の断面構成を示している。尚、図１０は図２（ａ）のＡ−Ａ’線の断面図である。また、図１０において、図３に示す第１の実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を適宜省略する。

本変形例が第１の実施形態と異なっている点は、図１０に示すように、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９の端部と、開口部１６１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第２のパッシベーション膜１５０の端部とが位置ずれしていることである。具体的には、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９の端部は、同じ側に位置する部分の第２のパッシベーション膜１５０の下側に位置する。言い換えると、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９は、同じ側に位置する部分の第２のパッシベーション膜１５０によって覆われる。

尚、本変形例においても、第１の実施形態と同様に、図１０に示すように、開口部１３１において第２の層間絶縁膜１０７の表面が露出しており、第１のパッシベーション膜１０９の上には、その開口部１３１上に開口部１６１を有する第２のパッシベーション膜１５０が形成されている。

以下、図１０に示す構造を有する本変形例の半導体装置を製造するための方法について説明する。尚、以下に説明する各工程は、基本的にダイシング前のウェハ状態で行われるものである。

まず、図４（ａ）〜図６（ａ）に示す第１の実施形態の各工程を実施した後、図１０に示すように、開口部１３１を含む第１のパッシベーション膜１０９の上及びキャップ層１２５の上に、つまり基板１０１上の全面に亘って、キャップ層１２５、パッド９０（図２（ｂ）参照）及び最上層配線７５（図２（ｃ）参照）の保護膜となる第２のパッシベーション膜１５０を堆積する。第２のパッシベーション膜１５０としては例えばＳｉＮ膜の単層構造を用いる。続いて、リソグラフィー法及びドライエッチング法を用いて、第１のパッシベーション膜１０９の開口部１３１の上及びキャップ層１２５の上に位置する部分の第２のパッシベーション膜１５０に開口部１６１を形成する。但し、本変形例では、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９の端部が、同じ側に位置する部分の第２のパッシベーション膜１５０によって覆われるように開口部１６１を形成する。ここで、第２のパッシベーション膜１５０の開口部１６１と第１のパッシベーション膜１０９の開口部１３１とが一体となって、チップ領域１０２を連続的に取り囲む溝が構成される。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、パッド９０上に位置する部分の第２のパッシベーション膜１５０は開口される一方、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、最上層配線７５は第２のパッシベーション膜１５０によって覆われたままである。

以上に説明した本変形例によると、第１の実施形態と同様の効果に加えて、次のような効果が得られる。すなわち、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９の端部と、開口部１６１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第２のパッシベーション膜１５０の端部とが位置ずれしているため、最上層配線７５（図２（ｃ）参照）等を覆うために均等な厚さで平滑に形成される第２のパッシベーション膜１５０に対するエッチング加工を容易に行うことができる。

尚、本変形例において、開口部１３１における層間絶縁膜１０７の露出部分に溝が形成されていると、ウェハのダイシング時にチップ領域１０２の外側からチップ領域１０２の内部に向かう衝撃や応力等の伝搬経路を遮断することができるので、半導体装置の信頼性及び耐湿性の低下をより確実に防止することができる。

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１１は、第２の実施形態に係る半導体装置（具体的にはダイシング後のチップ）の端部（図１に示すチップ領域１０２の周縁部に位置するシールリング１０４を含む半導体装置端部）の断面構成を示している。尚、図１１は図２（ａ）のＡ−Ａ’線の断面図である。また、図１１において、図３に示す第１の実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を適宜省略する。

本実施形態が第１の実施形態と異なっている点は、図１１に示すように、第１のパッシベーション膜１０９が、チップ領域１０２から見てシールリング１０４の外側に位置する開口部１３１に加えて、シールリング１０４の最上部である第２のシール配線１２４上に位置する開口部１３２を有しており、当該開口部１３２にシールリング１０４（具体的にはシール配線１２４）と接続するキャップ層１２７が形成されていることである。

尚、本実施形態においても、第１の実施形態と同様に、図１１に示すように、開口部１３１において第２の層間絶縁膜１０７の表面が露出しており、第１のパッシベーション膜１０９の上には、その開口部１３１上及びキャップ層１２７上に開口部１６１を有する第２のパッシベーション膜１５０が形成されている。

また、本実施形態においては、図１１に示すように、開口部１３１における第２の層間絶縁膜１０７の露出部分には溝が形成されている。

以下、図１１に示す構造を有する本実施形態の半導体装置を製造するための方法について、図１２（ａ）、（ｂ）及び図１３（ａ）、（ｂ）の工程断面図を参照しながら説明する。尚、以下に説明する各工程は、基本的にダイシング前のウェハ状態で行われるものである。

まず、図４（ａ）〜図５（ａ）に示す第１の実施形態の各工程を実施する。その後、図１２（ａ）に示すように、最上層の層間絶縁膜である第２の層間絶縁膜１０７上に、第２のシール配線１１４及び１２４並びに配線６４及び７４（図２（ｂ）及び（ｃ）参照）の保護膜となる第１のパッシベーション膜１０９を堆積する。第１のパッシベーション膜１０９としては例えばＳｉＮ膜の単層構造又はＴＥＯＳ膜（下層）とＳｉＮ膜（上層）との積層構造を用いる。続いて、リソグラフィー法及びドライエッチング法を用いて、第１のパッシベーション膜１０９に、チップ領域１０２から見てシールリング１０４の外側に位置する開口部１３１と、シールリング１０４における第２のシール配線１２４上のみに位置する開口部１３２とを形成する。このとき、第１のパッシベーション膜１０９をエッチングする際の条件を調整することによって、開口部１３１（本実施形態ではスクライブ領域１０３に位置する）に露出する第２の層間絶縁膜１０７をエッチングして溝を形成する。尚、開口部１３１はシールリング１０４（具体的には第２のシール配線１２４）から離間しており、開口部１３１と開口部１３２との間には第１のパッシベーション膜１０９の一部分が介在しており、開口部１３１及び１３２は、チップ領域１０２を連続的に取り囲む溝形状を有する。

その後、開口部１３１及び１３２を含む第１のパッシベーション膜１０９の上に全面に亘って、例えばスパッタ法により例えばＡｌ（アルミニウム）膜を堆積し、続いて、リソグラフィー法及びドライエッチング法を用いて、当該Ａｌ膜を所定の形状にパターニングする。具体的には、第２のシール配線１２４上の開口部１３２及びその近傍を除く他の領域に形成されている不要なＡｌ膜を除去する。これにより、図１２（ｂ）に示すように、第２のシール配線１２４上の開口部１３２に、第２のシール配線１２４と接続するキャップ層１２７が形成される。すなわち、シールリング形成領域つまりチップ領域１０２の周縁部において、シールリング１０４の最上部のうちチップ領域１０２内部側の第２のシール配線１１４を第１のパッシベーション膜１０９によって覆い、シールリング１０４の最上部のうちスクライブ領域１０３側の第２のシール配線１２４を第１のパッシベーション膜１０９とキャップ層１２７とによって覆う。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、第１のパッシベーション膜１０９に設けられた開口に配線６４と接続するパッド９０が形成されると共に、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、第１のパッシベーション膜１０９に設けられた開口に配線７４と接続する最上層配線７５が形成される。すなわち、本実施形態では、シールリング１０４の最上部である第２のシール配線１２４と接続するキャップ層１２７は、チップ領域１０２における配線・パッド形成工程において同時に形成される。これにより、新たにキャップ層形成工程を追加することなく、シールリング１０４の最上部である第２のシール配線１２４と接続するキャップ層１２７を形成することができる。

その後、図１３（ａ）に示すように、開口部１３１を含む第１のパッシベーション膜１０９の上及びキャップ層１２７の上に、つまり基板１０１上の全面に亘って、キャップ層１２７、パッド９０（図２（ｂ）参照）及び最上層配線７５（図２（ｃ）参照）の保護膜となる第２のパッシベーション膜１５０を堆積する。第２のパッシベーション膜１５０としては例えばＳｉＮ膜の単層構造を用いる。続いて、図１３（ｂ）に示すように、リソグラフィー法及びドライエッチング法を用いて、第１のパッシベーション膜１０９の開口部１３１の上からキャップ層１２７の上までに位置する部分の第２のパッシベーション膜１５０に開口部１６１を形成する。ここで、第２のパッシベーション膜１５０の開口部１６１と第１のパッシベーション膜１０９の開口部１３１とが一体となって、チップ領域１０２を連続的に取り囲む溝が構成される。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、パッド９０上に位置する部分の第２のパッシベーション膜１５０は開口される一方、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、最上層配線７５は第２のパッシベーション膜１５０によって覆われたままである。

以上に説明したように、本実施形態によると、パッシベーション膜１０９及び１５０がシールリング１０４の外側（チップ領域１０２の周縁部近傍）で開口部１３１及び１６１によって分離されているため、ウェハのダイシング時の衝撃によってチップ領域１０２の外側（つまりスクライブ領域１０３）のパッシベーション膜１０９及び１５０に剥がれが生じたとしても、チップ領域１０２の内側のパッシベーション膜１０９及び１５０まで連続的に剥がれてしまうことを防止することができる。また、パッシベーション膜１０９及び１５０をチップ領域１０２の内外で分離する開口部１３１及び１６１において下地である第２の層間絶縁膜１０７が露出した状態にあるため、当該開口部１３１及び１６１の全体にキャップ層等を埋め込んだ構成と比較して、チップ領域１０２の外側（つまりスクライブ領域１０３）でパッシベーション膜１０９及び１５０が受けた衝撃が該パッシベーション膜１０９及び１５０を伝搬してチップ領域１０２の内部へ伝わることをより確実に防止することができる。従って、ウェハを個々のチップに分割する際のダイシングによって生じる欠けや割れ等がチップ領域１０２内に伝播することを防止でき、それによってチップ表面から水分や可動イオン等の汚染物質が装置内部に侵入することを防止できるので、半導体装置の信頼性及び耐湿性を向上させることができる。

また、本実施形態によると、シールリング１０４における第２のシール配線１２４上に位置する部分の第１のパッシベーション膜１０９に開口部１３２が設けられており、開口部１３２に第２のシール配線１２４と接続するキャップ層１２７が形成されている。このため、ウェハのダイシング時にチップ領域１０２の外側（つまりスクライブ領域１０３）からチップ領域１０２の内部に向かう衝撃や応力等を、靭性及び展性を有するキャップ層１２７及びシールリング１０４によって阻止することができるので、チップ領域１０２内のパッシベーション膜１０９及び１５０が剥がれてしまうことをより確実に防止でき、それによって半導体装置の信頼性及び耐湿性をより一層向上させることができる。

また、本実施形態によると、シールリング１０４の外側に位置する部分の第１のパッシベーション膜１０９に設けられた開口部１３１において露出する第２の層間絶縁膜１０７に溝が形成されている。言い換えると、当該溝の底面は、比較的硬度が低くやわらかい第２の層間絶縁膜１０７中に位置する。このため、ウェハのダイシング時にチップ領域１０２の外側（つまりスクライブ領域１０３）からチップ領域１０２の内部に向かう衝撃や応力等の伝搬経路を遮断することができる。その結果、ウェハのダイシング時にパッシベーション膜１０９及び１５０にクラック等が生じることを抑制でき、それによってチップ領域１０２の内部におけるパッシベーション膜１０９及び１５０の剥がれを防止できる。従って、半導体装置の信頼性及び耐湿性の低下をより確実に防止することができる。

尚、本実施形態において、パッシベーション膜１０９に設けられる開口部１３１は、シールリング１０４の外側のチップ領域１０２の端部の上のみならず、スクライブ領域１０３のうちのダイシング残りの上にも形成されていてもよい。また、ウェハ状態でのスクライブ領域１０３にはパッシベーション膜１０９を形成しないことにより開口部１３１を設けてもよい。

また、本実施形態において、シールリング１０４（具体的には第２のシール配線１１４及び１２４）はパッシベーション膜１０９及びキャップ層１２７によって覆われているため、シールリング１０４に腐食が生じることはない。

また、本実施形態において、スクライブ領域１０３に位置する部分の層間絶縁膜１０５及び１０７中に配線構造を設けてもよい。

また、本実施形態において、第２のシール配線１１４及び１２４並びに配線６４及び７４を確実に保護するために、第１のパッシベーション膜１０９の厚さは１５０ｎｍ以上であることが好ましい。

また、本実施形態において、シールリング１０４を構成する各シール配線及び各シールビアの構成材料は、特に限定されるものではないが、例えばＷ、Ａｌ及びＣｕのうちの少なくとも１つを用いてもよい。

また、本実施形態において、シールリング１０４における第２のシール配線１２４と接続するキャップ層１２７の構成材料は、特に限定されるものではないが、キャップ層１２７が例えばＡｌから構成されていると、シールリング１０４（特にＣｕから構成されたシールリング１０４）の腐食を確実に防止することができる。

また、本実施形態において、開口部１３１における第２の層間絶縁膜１０７の露出部分に溝を形成したが、これに代えて、当該溝を形成しなくてもよい。すなわち、第１のパッシベーション膜１０９の下面と、開口部１３１における第２の層間絶縁膜１０７の露出部分の表面とが同じ高さに位置していてもよい。

（第２の実施形態の第１変形例）
以下、本発明の第２の実施形態の第１変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１４は、本変形例に係る半導体装置（具体的にはダイシング後のチップ）の端部（図１に示すチップ領域１０２の周縁部に位置するシールリング１０４を含む半導体装置端部）の断面構成を示している。尚、図１４は図２（ａ）のＡ−Ａ’線の断面図である。また、図１４において、図３に示す第１の実施形態又は図１１に示す第２の実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を適宜省略する。

本変形例が図１１に示す第２の実施形態と異なっている点は、図１４に示すように、開口部１３１と開口部１３２との間に位置する部分の第１のパッシベーション膜１０９における開口部１３１側の側面に、キャップ層１２７と同一の材料からなるサイドウォールスペーサ１４２が形成されていることである。尚、本変形例においては、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９における開口部１３１側の側面にもサイドウォールスペーサ１４２が形成されている。また、本変形例においては、図１４に示すように、開口部１３１における第２の層間絶縁膜１０７の露出部分には溝が形成されており、サイドウォールスペーサ１４２の下面は第１のパッシベーション膜１０９の下面よりも下方に位置する。

尚、本変形例においても、第１及び第２の実施形態と同様に、図１４に示すように、開口部１３１において第２の層間絶縁膜１０７の表面が露出しており、第１のパッシベーション膜１０９の上には、その開口部１３１上及びキャップ層１２７上に開口部１６１を有する第２のパッシベーション膜１５０が形成されている。

また、本変形例においても、第２の実施形態と同様に、図１４に示すように、第１のパッシベーション膜１０９が、チップ領域１０２から見てシールリング１０４の外側に位置する開口部１３１に加えて、シールリング１０４における第２のシール配線１２４上に位置する開口部１３２を有しており、当該開口部１３２に第２のシール配線１２４と接続するキャップ層１２７が形成されている。

以下、図１４に示す構造を有する本変形例の半導体装置を製造するための方法について、図１５（ａ）、（ｂ）及び図１６（ａ）、（ｂ）の工程断面図を参照しながら説明する。尚、以下に説明する各工程は、基本的にダイシング前のウェハ状態で行われるものである。

まず、図４（ａ）〜図５（ａ）に示す第１の実施形態の各工程を実施する。その後、図１５（ａ）に示すように、最上層の層間絶縁膜である第２の層間絶縁膜１０７上に、第２のシール配線１１４及び１２４並びに配線６４及び７４（図２（ｂ）及び（ｃ）参照）の保護膜となる第１のパッシベーション膜１０９を堆積する。第１のパッシベーション膜１０９としては例えばＳｉＮ膜の単層構造又はＴＥＯＳ膜（下層）とＳｉＮ膜（上層）との積層構造を用いる。続いて、リソグラフィー法及びドライエッチング法を用いて、第１のパッシベーション膜１０９に、チップ領域１０２から見てシールリング１０４の外側に位置する開口部１３１と、シールリング１０４（具体的には第２のシール配線１２４）上に位置する開口部１３２とを形成する。このとき、第１のパッシベーション膜１０９をエッチングする際の条件を調整することによって、開口部１３１（本実施形態ではスクライブ領域１０３に位置する）に露出する第２の層間絶縁膜１０７をエッチングして溝を形成する。尚、開口部１３１はシールリング１０４（具体的には第２のシール配線１２４）から離間しており、開口部１３１と開口部１３２との間には第１のパッシベーション膜１０９の一部分が介在しており、開口部１３１及び１３２は、チップ領域１０２を連続的に取り囲む溝形状を有する。

その後、開口部１３１及び１３２を含む第１のパッシベーション膜１０９の上に全面に亘って、例えばスパッタ法により例えばＡｌ（アルミニウム）膜を堆積し、続いて、リソグラフィー法及びドライエッチング法を用いて、当該Ａｌ膜を所定の形状にパターニングする。具体的には、第２のシール配線１２４上の開口部１３２及びその近傍を除く他の領域に形成されている不要なＡｌ膜を除去する。これにより、図１５（ｂ）に示すように、第２のシール配線１２４上の開口部１３２に、第２のシール配線１２４と接続するキャップ層１２７が形成される。すなわち、シールリング形成領域つまりチップ領域１０２の周縁部において、第１のパッシベーション膜１０９に形成された開口部１３２内に露出するシールリング１０４の最上部（具体的には第２のシール配線１２４）をキャップ層１２７によって覆う。ここで、本変形例においては、キャップ層１２７となるＡｌ膜をエッチングする際の条件を調整することによって、開口部１３１と開口部１３２との間に位置する部分の第１のパッシベーション膜１０９における開口部１３１側の側面に、キャップ層１２７と同一の材料からなるサイドウォールスペーサ１４２を形成する。このとき、開口部１３１から見てチップ領域１０２の反対側（つまりスクライブ領域１０３側）に位置する部分の第１のパッシベーション膜１０９における開口部１３１側の側面にもサイドウォールスペーサ１４２を形成する。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、第１のパッシベーション膜１０９に設けられた開口に配線６４と接続するパッド９０が形成されると共に、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、第１のパッシベーション膜１０９に設けられた開口に配線７４と接続する最上層配線７５が形成される。すなわち、本実施形態では、シールリング１０４の最上部である第２のシール配線１２４と接続するキャップ層１２７は、チップ領域１０２における配線・パッド形成工程において同時に形成される。これにより、新たにキャップ層形成工程を追加することなく、シールリング１０４の最上部である第２のシール配線１２４と接続するキャップ層１２７を形成することができる。

その後、図１６（ａ）に示すように、サイドウォールスペーサ１４２及び開口部１３１を含む第１のパッシベーション膜１０９の上並びにキャップ層１２７の上に、つまり基板１０１上の全面に亘って、キャップ層１２７、パッド９０（図２（ｂ）参照）及び最上層配線７５（図２（ｃ）参照）の保護膜となる第２のパッシベーション膜１５０を堆積する。第２のパッシベーション膜１５０としては例えばＳｉＮ膜の単層構造を用いる。続いて、図１６（ｂ）に示すように、リソグラフィー法及びドライエッチング法を用いて、第１のパッシベーション膜１０９の開口部１３１の上からキャップ層１２７の上までに位置する部分の第２のパッシベーション膜１５０に開口部１６１を形成する。ここで、第２のパッシベーション膜１５０の開口部１６１と第１のパッシベーション膜１０９の開口部１３１とが一体となって、チップ領域１０２を連続的に取り囲む溝が構成される。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、パッド９０上に位置する部分の第２のパッシベーション膜１５０は開口される一方、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、最上層配線７５は第２のパッシベーション膜１５０によって覆われたままである。

以上に説明した本変形例によると、第２の実施形態と同様の効果に加えて、次のような効果が得られる。すなわち、開口部１３１と開口部１３２との間に位置する部分の第１のパッシベーション膜１０９における開口部１３１側の側面に、キャップ層１２７と同一の材料からなるサイドウォールスペーサ１４２が形成されている。このため、チップ領域１０２内の第１のパッシベーション膜１０９における開口部１３１側の側面に、ウェハのダイシング時の衝撃によって発生した応力が集中することを防ぐことができるので、チップ領域１０２内の第１のパッシベーション膜１０９が剥がれてしまうことをより一層確実に防止することができる。

尚、本変形例において、開口部１３１における第２の層間絶縁膜１０７の露出部分に溝を形成したが、これに代えて、当該溝を形成しなくてもよい。すなわち、第１のパッシベーション膜１０９の下面と、開口部１３１における第２の層間絶縁膜１０７の露出部分の表面とが同じ高さに位置していてもよい。言い換えると、第１のパッシベーション膜１０９の下面と、サイドウォールスペーサ１４２の下面とが同じ高さに位置していてもよい。

（第２の実施形態の第２変形例）
以下、本発明の第２の実施形態の第２変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１７は、本変形例に係る半導体装置（具体的にはダイシング後のチップ）の端部（図１に示すチップ領域１０２の周縁部に位置するシールリング１０４を含む半導体装置端部）の断面構成を示している。尚、図１７は図２（ａ）のＡ−Ａ’線の断面図である。また、図１７において、図３に示す第１の実施形態又は図１１若しくは図１４に示す第２の実施形態若しくはその第１変形例に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を適宜省略する。

本変形例が図１４に示す第２の実施形態の第１変形例と異なっている点は、図１７に示すように、第１のパッシベーション膜１０９の開口部１３１におけるサイドウォールスペーサ１４２に囲まれた領域に露出する部分の第２の層間絶縁膜１０７に溝１４５が形成されていることである。従って、本変形例においては、図１７に示すように、溝１４５の底面つまり第２の層間絶縁膜１０７の露出部分の表面は、サイドウォールスペーサ１４２の下面よりも下方に位置する。尚、本変形例においても、第２の実施形態の第１変形例と同様に、図１７に示すように、サイドウォールスペーサ１４２の下面は第１のパッシベーション膜１０９の下面よりも下方に位置する。

すなわち、図１７に示す構造を有する本変形例の半導体装置は、第２の実施形態の第１変形例における図１５（ａ）に示す工程で、第１のパッシベーション膜１０９をエッチングする際の条件を調整することによって、開口部１３１に露出する第２の層間絶縁膜１０７をエッチングして溝を形成し、第２の実施形態の第１変形例における図１６（ｂ）に示す工程で、第２のパッシベーション膜１５０をエッチングする際の条件を調整することによって、開口部１３１におけるサイドウォールスペーサ１４２に囲まれた領域に露出する第２の層間絶縁膜１０７をさらにエッチングして溝１４５を形成したものである。ここで、第２のパッシベーション膜１５０の開口部１６１と第１のパッシベーション膜１０９の開口部１３１と第２の層間絶縁膜１０７の溝１４５とが一体となって、チップ領域１０２を連続的に取り囲む溝が構成される。

尚、本変形例においても、第１及び第２の実施形態と同様に、図１７に示すように、開口部１３１において第２の層間絶縁膜１０７の表面が露出しており、第１のパッシベーション膜１０９の上には、その開口部１３１上及びキャップ層１２７上に開口部１６１を有する第２のパッシベーション膜１５０が形成されている。

また、本変形例においても、第２の実施形態と同様に、図１７に示すように、第１のパッシベーション膜１０９が、チップ領域１０２から見てシールリング１０４の外側に位置する開口部１３１に加えて、シールリング１０４における第２のシール配線１２４上に位置する開口部１３２を有しており、当該開口部１３２にシールリング１０４（具体的にはシール配線１２４）と接続するキャップ層１２７が形成されている。

以上に説明した本変形例によると、第２の実施形態又はその第１変形例と同様の効果に加えて、次のような効果が得られる。すなわち、第１のパッシベーション膜１０９の開口部１３１におけるサイドウォールスペーサ１４２に囲まれた領域に露出する部分の第２の層間絶縁膜１０７に溝１４５が形成されている。言い換えると、溝１４５の底面は、比較的硬度が低くやわらかい第２の層間絶縁膜１０７中に位置する。このため、ウェハのダイシング時にチップ領域１０２の外側（つまりスクライブ領域１０３）からチップ領域１０２の内部に向かう衝撃や応力等の伝搬経路を遮断することができる。その結果、ウェハのダイシング時にパッシベーション膜１０９及び１５０にクラック等が生じることを抑制でき、それによってチップ領域１０２の内部におけるパッシベーション膜１０９及び１５０の剥がれを防止できる。従って、半導体装置の信頼性及び耐湿性の低下をより確実に防止することができる。

尚、本変形例において、第２の実施形態の第１変形例における図１５（ａ）に示す工程で、第１のパッシベーション膜１０９をエッチングする際の条件を調整することによって、開口部１３１に露出する第２の層間絶縁膜１０７をエッチングして溝を形成したが、これに代えて、当該工程では溝を形成しなくてもよい。すなわち、第１のパッシベーション膜１０９の下面と、サイドウォールスペーサ１４２の下面とが同じ高さに位置していてもよい。

（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図１８は、第３の実施形態に係る半導体装置（具体的にはダイシング後のチップ）の端部（図１に示すチップ領域１０２の周縁部に位置するシールリング１０４を含む半導体装置端部）の断面構成を示している。尚、図１８は図２（ａ）のＡ−Ａ’線の断面図である。また、図１８において、図３に示す第１の実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を適宜省略する。

本実施形態が第１の実施形態と異なっている点は、図１８に示すように、第１のパッシベーション膜１０９が、チップ領域１０２から見てシールリング１０４の外側に位置する開口部１３１に加えて、シールリング１０４における第２のシール配線１２４上に位置する開口部１３２を有しており、当該開口部１３２にシールリング１０４（具体的にはシール配線１２４）と接続するキャップ層１２７が形成されていることである。

尚、本実施形態においても、第１の実施形態と同様に、図１８に示すように、開口部１３１において第２の層間絶縁膜１０７の表面が露出しており、第１のパッシベーション膜１０９の上には、その開口部１３１上及びキャップ層１２７上に開口部１６１を有する第２のパッシベーション膜１５０が形成されている。

また、本実施形態においては、図１８に示すように、開口部１３１における第２の層間絶縁膜１０７の露出部分には溝１４５が形成されている。

以下、図１８に示す構造を有する本実施形態の半導体装置を製造するための方法について、図１９（ａ）、（ｂ）及び図２０（ａ）、（ｂ）の工程断面図を参照しながら説明する。尚、以下に説明する各工程は、基本的にダイシング前のウェハ状態で行われるものである。

まず、図４（ａ）〜図５（ａ）に示す第１の実施形態の各工程を実施する。その後、図１９（ａ）に示すように、最上層の層間絶縁膜である第２の層間絶縁膜１０７上に、第２のシール配線１１４及び１２４並びに配線６４及び７４（図２（ｂ）及び（ｃ）参照）の保護膜となる第１のパッシベーション膜１０９を堆積する。第１のパッシベーション膜１０９としては例えばＳｉＮ膜の単層構造又はＴＥＯＳ膜（下層）とＳｉＮ膜（上層）との積層構造を用いる。続いて、リソグラフィー法及びドライエッチング法を用いて、第１のパッシベーション膜１０９に、シールリング１０４における第２のシール配線１２４上に位置する開口部１３２のみを形成する。言い換えると、この時点では、チップ領域１０２から見てシールリング１０４の外側に位置する開口部１３１の形成は行わない。尚、開口部１３２は、チップ領域１０２を連続的に取り囲む溝形状を有する。

その後、開口部１３２を含む第１のパッシベーション膜１０９の上に全面に亘って、例えばスパッタ法により例えばＡｌ（アルミニウム）膜を堆積し、続いて、リソグラフィー法及びドライエッチング法を用いて、当該Ａｌ膜を所定の形状にパターニングする。具体的には、第２のシール配線１２４上の開口部１３２及びその近傍を除く他の領域に形成されている不要なＡｌ膜を除去する。これにより、図１９（ｂ）に示すように、第２のシール配線１２４上の開口部１３２に、第２のシール配線１２４と接続するキャップ層１２７が形成される。すなわち、シールリング形成領域つまりチップ領域１０２の周縁部において、第１のパッシベーション膜１０９に設けられた開口部１３２内に露出するシールリング１０４の最上部（具体的には第２のシール配線１２４）をキャップ層１２７によって覆う。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、第１のパッシベーション膜１０９に設けられた開口に配線６４と接続するパッド９０が形成されると共に、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、第１のパッシベーション膜１０９に設けられた開口に配線７４と接続する最上層配線７５が形成される。すなわち、本実施形態では、シールリング１０４の最上部である第２のシール配線１２４と接続するキャップ層１２７は、チップ領域１０２における配線・パッド形成工程において同時に形成される。これにより、新たにキャップ層形成工程を追加することなく、シールリング１０４の最上部である第２のシール配線１２４と接続するキャップ層１２７を形成することができる。

その後、図２０（ａ）に示すように、第１のパッシベーション膜１０９の上及びキャップ層１２７の上に、つまり基板１０１上の全面に亘って、キャップ層１２７、パッド９０（図２（ｂ）参照）及び最上層配線７５（図２（ｃ）参照）の保護膜となる第２のパッシベーション膜１５０を堆積する。第２のパッシベーション膜１５０としては例えばＳｉＮ膜の単層構造を用いる。続いて、図２０（ｂ）に示すように、リソグラフィー法及びドライエッチング法を用いて、チップ領域１０２から見てシールリング１０４の外側からキャップ層１２７の上までに位置する部分の第２のパッシベーション膜１５０に開口部１６１を形成する。このとき、第２のパッシベーション膜１５０をエッチングする際の条件を調整することによって、チップ領域１０２から見てシールリング１０４の外側に位置する部分の（キャップ層１２７が形成されていない部分の開口部１６１の下側の）第１のパッシベーション膜１０９及び第２の層間絶縁膜１０７を順次エッチングする。これにより、チップ領域１０２から見てシールリング１０４の外側において、第１のパッシベーション膜１０９に開口部１３１が形成されると共に開口部１３１における第２の層間絶縁膜１０７の露出部分に溝１４５が形成される。ここで、第２のパッシベーション膜１５０の開口部１６１と第１のパッシベーション膜１０９の開口部１３１と第２の層間絶縁膜１０７の溝１４５とが一体となって、チップ領域１０２を連続的に取り囲む溝が構成される。また、このとき、チップ領域１０２のうちのパッド形成領域においては、図２（ｂ）に示すように、パッド９０上に位置する部分の第２のパッシベーション膜１５０は開口される一方、チップ領域１０２のうちの最上層配線形成領域においては、図２（ｃ）に示すように、最上層配線７５は第２のパッシベーション膜１５０によって覆われたままである。

以上に説明したように、本実施形態によると、パッシベーション膜１０９及び１５０がシールリング１０４の外側（チップ領域１０２の周縁部近傍）で開口部１３１及び１６１によって分離されているため、ウェハのダイシング時の衝撃によってチップ領域１０２の外側（つまりスクライブ領域１０３）のパッシベーション膜１０９及び１５０に剥がれが生じたとしても、チップ領域１０２の内側のパッシベーション膜１０９及び１５０まで連続的に剥がれてしまうことを防止することができる。また、パッシベーション膜１０９及び１５０をチップ領域１０２の内外で分離する開口部１３１及び１６１において下地である第２の層間絶縁膜１０７が露出した状態にあるため、当該開口部１３１及び１６１の全体にキャップ層等を埋め込んだ構成と比較して、チップ領域１０２の外側（つまりスクライブ領域１０３）でパッシベーション膜１０９及び１５０が受けた衝撃が該パッシベーション膜１０９及び１５０を伝搬してチップ領域１０２の内部へ伝わることをより確実に防止することができる。従って、ウェハを個々のチップに分割する際のダイシングによって生じる欠けや割れ等がチップ領域１０２内に伝播することを防止でき、それによってチップ表面から水分や可動イオン等の汚染物質が装置内部に侵入することを防止できるので、半導体装置の信頼性及び耐湿性を向上させることができる。

また、本実施形態によると、シールリング１０４上に位置する部分の第１のパッシベーション膜１０９に開口部１３２が設けられており、開口部１３２にシールリング１０４と接続するキャップ層１２７が形成されている。このため、ウェハのダイシング時にチップ領域１０２の外側（つまりスクライブ領域１０３）からチップ領域１０２の内部に向かう衝撃や応力等を、靭性及び展性を有するキャップ層１２７及びシールリング１０４によって阻止することができるので、チップ領域１０２内のパッシベーション膜１０９及び１５０が剥がれてしまうことをより確実に防止でき、それによって半導体装置の信頼性及び耐湿性をより一層向上させることができる。

また、本実施形態によると、シールリング１０４の外側に位置する部分の第１のパッシベーション膜１０９に設けられた開口部１３１において露出する第２の層間絶縁膜１０７に溝１４５が形成されている。言い換えると、当該溝１４５の底面は、比較的硬度が低くやわらかい第２の層間絶縁膜１０７中に位置する。このため、ウェハのダイシング時にチップ領域１０２の外側（つまりスクライブ領域１０３）からチップ領域１０２の内部に向かう衝撃や応力等の伝搬経路を遮断することができる。その結果、ウェハのダイシング時にパッシベーション膜１０９及び１５０にクラック等が生じることを抑制でき、それによってチップ領域１０２の内部におけるパッシベーション膜１０９及び１５０の剥がれを防止できる。従って、半導体装置の信頼性及び耐湿性の低下をより確実に防止することができる。

尚、本実施形態において、パッシベーション膜１０９に設けられる開口部１３１は、シールリング１０４の外側のチップ領域１０２の端部の上のみならず、スクライブ領域１０３のうちのダイシング残りの上にも形成されていてもよい。また、ウェハ状態でのスクライブ領域１０３にはパッシベーション膜１０９を形成しないことにより開口部１３１を設けてもよい。

また、本実施形態において、シールリング１０４（具体的には第２のシール配線１１４及び１２４）はパッシベーション膜１０９及びキャップ層１２７によって覆われているため、シールリング１０４に腐食が生じることはない。

また、本実施形態において、スクライブ領域１０３に位置する部分の層間絶縁膜１０５及び１０７中に配線構造を設けてもよい。

また、本実施形態において、第２のシール配線１１４及び１２４並びに配線６４及び７４を確実に保護するために、第１のパッシベーション膜１０９の厚さは１５０ｎｍ以上であることが好ましい。

また、本実施形態において、シールリング１０４を構成する各シール配線及び各シールビアの構成材料は、特に限定されるものではないが、例えばＷ、Ａｌ及びＣｕのうちの少なくとも１つを用いてもよい。

また、本実施形態において、シールリング１０４と接続するキャップ層１２７の構成材料は、特に限定されるものではないが、キャップ層１２７が例えばＡｌから構成されていると、シールリング１０４（特にＣｕから構成されたシールリング１０４）の腐食を確実に防止することができる。

また、本実施形態において、開口部１３１における第２の層間絶縁膜１０７の露出部分に溝１４５を形成したが、これに代えて、溝１４５を形成しなくてもよい。すなわち、第１のパッシベーション膜１０９の下面と、開口部１３１における第２の層間絶縁膜１０７の露出部分の表面とが同じ高さに位置していてもよい。

（第３の実施形態の変形例）
以下、本発明の第３の実施形態の変形例に係る半導体装置及びその製造方法について図面を参照しながら説明する。

図２１は、本変形例に係る半導体装置（具体的にはダイシング後のチップ）の端部（図１に示すチップ領域１０２の周縁部に位置するシールリング１０４を含む半導体装置端部）の断面構成を示している。尚、図２１は図２（ａ）のＡ−Ａ’線の断面図である。また、図２１において、図３に示す第１の実施形態又は図１８に示す第３の実施形態に係る半導体装置と同一の構成要素には同一の符号を付すことにより、重複する説明を適宜省略する。

本変形例が図１８に示す第３の実施形態と異なっている点は次の通りである。すなわち、第３の実施形態においては、図１８に示すように、チップ領域１０２から見てシールリング１０４の外側に位置する部分の第１のパッシベーション膜１０９に開口部１３１が形成されていた。それに対して、本変形例においては、図２１に示すように、開口部１３１は形成されておらず、チップ領域１０２から見てシールリング１０４の外側に位置する部分の第１のパッシベーション膜１０９が薄膜化されており、当該薄膜化部分１３３が露出している。

すなわち、図２１に示す構造を有する本変形例の半導体装置は、第３の実施形態における図２０（ｂ）に示す工程で、第２のパッシベーション膜１５０をエッチングする際の条件を調整することによって、チップ領域１０２から見てシールリング１０４の外側に位置する部分の（キャップ層１２７が形成されていない部分の開口部１６１の下側の）第１のパッシベーション膜１０９を途中までエッチングして薄膜化部分１３３を形成したものである。ここで、第２のパッシベーション膜１５０の開口部１６１と第１のパッシベーション膜１０９の薄膜化部分１３３とが一体となって、チップ領域１０２を連続的に取り囲む溝が構成される。

以上に説明したように、本変形例によると、パッシベーション膜１５０がシールリング１０４の外側（チップ領域１０２の周縁部近傍）で開口部１６１によって分離されていると共に、シールリング１０４の外側（チップ領域１０２の周縁部近傍）において、つまり開口部１６１の下側においてパッシベーション膜１０９が薄膜化されている。このため、ウェハのダイシング時の衝撃によってチップ領域１０２の外側のパッシベーション膜１０９及び１５０に剥がれが生じたとしても、当該剥がれをパッシベーション膜１０９の薄膜化部分１３３で終端させることができるので、チップ領域１０２の内側のパッシベーション膜１０９及び１５０まで連続的に剥がれてしまうことを防止することができる。また、ウェハのダイシング時にチップ領域１０２の外側からチップ領域１０２の内部に向かう衝撃や応力等の伝搬経路であるパッシベーション膜１０９をシールリング１０４の外側で薄膜化することによって、当該薄膜化部分１３３で衝撃や応力等の伝搬を遮断することができる。従って、ウェハを個々のチップに分割する際のダイシングによって生じる欠けや割れ等がチップ領域１０２内に伝播することを防止でき、それによってチップ表面から水分や可動イオン等の汚染物質が装置内部に侵入することを防止できるので、半導体装置の信頼性及び耐湿性を向上させることができる。

また、本変形例によると、シールリング１０４上に位置する部分の第１のパッシベーション膜１０９に開口部１３２が設けられており、開口部１３２にシールリング１０４と接続するキャップ層１２７が形成されている。このため、ウェハのダイシング時にチップ領域１０２の外側からチップ領域１０２の内部に向かう衝撃や応力等を、靭性及び展性を有するキャップ層１２７及びシールリング１０４によって阻止することができるので、チップ領域１０２内のパッシベーション膜１０９及び１５０が剥がれてしまうことをより確実に防止でき、それによって半導体装置の信頼性及び耐湿性をより一層向上させることができる。

尚、本変形例において、パッシベーション膜１０９に設けられる薄膜化部分１３３は、シールリング１０４の外側のチップ領域１０２の端部の上のみならず、スクライブ領域１０３のうちのダイシング残りの上にも形成されていてもよい。

以上に説明したように、本発明は、チップ領域を取り囲むように形成されたシールリングを有する半導体装置及びその製造方法に関し、本発明の適用により、ウェハを個々のチップに分割する際のダイシングによってチップ（半導体装置）側面に生じる欠けや割れ等がチップ領域内に伝播することを防止できるという効果が得られ、非常に有用である。

６０ 活性層
６１ プラグ（ビア）
６２ 配線
６３ プラグ（ビア）
６４ 配線
７０ 活性層
７１ プラグ（ビア）
７２ 配線
７３ プラグ（ビア）
７４ 配線
７５ 最上層配線
９０ パッド
１０１ 基板
１０２ チップ領域
１０３ スクライブ領域
１０４ シールリング
１０５ 第１の層間絶縁膜
１０５ａ 溝状凹部
１０５ｃ 配線溝
１０７ 第２の層間絶縁膜
１０７ａ 溝状凹部
１０７ｃ 配線溝
１０９ 第１のパッシベーション膜
１１０ 活性層（又は導電層）
１１１ 第１のシールビア
１１２ 第１のシール配線
１１３ 第２のシールビア
１１４ 第２のシール配線
１２１ 第１のシールビア
１２２ 第１のシール配線
１２３ 第２のシールビア
１２４ 第２のシール配線
１２５ キャップ層
１２６ キャップ層
１２７ キャップ層
１３１ 開口部
１３２ 開口部
１３３ 薄膜化部分
１３６ キャップ層
１４２ サイドウォールスペーサ
１４５ 溝
１５０ 第２のパッシベーション膜
１６１ 開口部
２０１ ウェハ

Claims (14)

1. 基板上に形成された層間絶縁膜と、
   前記基板のチップ領域に位置する部分の前記層間絶縁膜中に形成された配線と、
   前記チップ領域の周縁部に位置する部分の前記層間絶縁膜中に形成され且つ前記チップ領域を連続的に取り囲むシールリングと、
   前記配線と前記シールリングとが設けられた前記層間絶縁膜上に形成された第１の保護膜と、
   前記第１の保護膜上に形成された第２の保護膜とを備え、
   前記第１の保護膜には前記チップ領域から見て前記シールリングの外側に位置する部分に第１の開口部と、前記シールリング上に位置する部分に第２の開口部とが設けられており、
   前記第１の開口部から露出する前記層間絶縁膜の露出部分に溝が形成されており、
   前記第２の開口部において前記第１の保護膜の端部を覆うように前記シールリングと接続するキャップ層が形成されており、
   前記第１の開口部上及び前記キャップ層上に位置する部分の前記第２の保護膜に第３の開口部が設けられており、
   前記チップ領域側に位置する前記キャップ層の端部は、前記第２の保護膜に覆われていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１の開口部と前記第２の開口部との間に位置する部分の前記第１の保護膜における前記第１の開口部側の側面に、前記キャップ層と同一の材料からなるサイドウォールスペーサが形成されていることを特徴とする半導体装置。
3. 請求項２に記載の半導体装置において、
   前記サイドウォールスペーサの下面は前記第１の保護膜の下面よりも下方に位置することを特徴とする半導体装置。
4. 請求項２又は３に記載の半導体装置において、
   前記層間絶縁膜の露出部分の表面は前記サイドウォールスペーサの下面よりも下方に位置することを特徴とする半導体装置。
5. 請求項１〜４のいずれか１項に記載の半導体装置において、
   前記配線上に位置する部分の前記第１の保護膜にパッド用開口部が設けられており、当該パッド用開口部に前記配線と接続するパッドが形成されていることを特徴とする半導体装置。
6. 請求項１〜５のいずれか１項に記載の半導体装置において、
   前記配線上に位置する部分の前記第１の保護膜に最上層配線用開口部が設けられており、当該最上層配線用開口部に前記配線と接続する最上層配線が形成されていることを特徴とする半導体装置。
7. 請求項１〜６のいずれか１項に記載の半導体装置において、
   前記第１の開口部から見て前記チップ領域の反対側に位置する部分の前記第１の保護膜の端部と、前記第３の開口部から見て前記チップ領域の反対側に位置する部分の前記第２の保護膜の端部とは位置ずれしていることを特徴とする半導体装置。
8. 請求項７に記載の半導体装置において、
   前記第３の開口部から見て前記チップ領域の反対側に位置する部分の前記第２の保護膜の端部は、前記第１の開口部から見て前記チップ領域の反対側に位置する部分の前記第１の保護膜の上側に位置することを特徴とする半導体装置。
9. 請求項７に記載の半導体装置において、
   前記第１の開口部から見て前記チップ領域の反対側に位置する部分の前記第１の保護膜の端部は、前記第３の開口部から見て前記チップ領域の反対側に位置する部分の前記第２の保護膜の下側に位置することを特徴とする半導体装置。
10. 請求項１〜９のいずれか１項に記載の半導体装置において、
    前記第１の保護膜の厚さは１５０ｎｍ以上であることを特徴とする半導体装置。
11. 請求項１〜１０のいずれか１項に記載の半導体装置において、
    前記キャップ層は、アルミニウムであることを特徴とする半導体装置。
12. 請求項１〜１１のいずれか１項に記載の半導体装置において、
    前記シールリングは、シール配線とシールビアとから構成されており、前記シール配線の一つの底面には、複数の前記シールビアが接続されていることを特徴とする半導体装置。
13. 請求項１〜１２のいずれか１項に記載の半導体装置において、
    前記第１の保護膜はシリコン窒化膜を含むことを特徴とする半導体装置。
14. 請求項１〜１３のいずれか１項に記載の半導体装置において、
    前記チップ領域から見て前記シールリングの外側に位置する部分の前記層間絶縁膜に形成された配線を備えたことを特徴とする半導体装置。

Images