JP5541345B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5541345B2 JP5541345B2 JP2012247938A JP2012247938A JP5541345B2 JP 5541345 B2 JP5541345 B2 JP 5541345B2 JP 2012247938 A JP2012247938 A JP 2012247938A JP 2012247938 A JP2012247938 A JP 2012247938A JP 5541345 B2 JP5541345 B2 JP 5541345B2
- Authority
- JP
- Japan
- Prior art keywords
- moisture
- resistant ring
- layer pattern
- uppermost layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
[第2の実施形態]
次に本発明の第2の実施形態を、図8A〜8Cを参照しながら説明する。ただし図8A〜8C中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
[第3の実施形態]
図11は、本発明の第3の実施形態による半導体装置40の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
[第4の実施形態]
図14は、本発明の第4の実施形態による半導体装置60の構成を示す。
[第5の実施形態]
図15は本発明の第5の実施形態による半導体装置80の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
11A〜11D 素子領域
12A,12B,12C,12D,22A 耐湿リング
13,23 回路領域
14A,24A 保護溝部
15,25 半導体基板
15Tr,25Tr トランジスタ
15a,15b,25a,25b 拡散領域
15c,15d,25c,25d シリサイド層
16A,16B,16C,16D,16E,16F,16G,26A、26B,26C,26D,26E,26F 層間絶縁膜
16a,16b,16c,16d,16e,16f,16g,26a,26b,26c,26d,26e,26f 配線パターン、ビアプラグ
16aR,16bR,16cR,16dR,16eR,16fR,16gR,26aR,26bR,26cR,26dR,26eR,26fR 耐湿リングパターン
17A,17B,17C,17D,17E,17F,27A,27B,27C,27D,27E,27F エッチングストッパ膜
18,28 シリコン酸化膜
18A,28A,28C,29D,28E Alパターン
18B,28B Alパッド電極
19,29 SiNパッシベーション膜
Claims (8)
- 活性素子が形成された素子領域を有する基板と、
前記基板上に形成され、多層配線構造を含む積層体と、
前記積層体中に、前記素子領域を囲んで連続的に延在する耐湿リングと、
前記積層体中、前記耐湿リングの外側に、前記耐湿リングに沿って連続的に、前記基板の表面に達して形成された保護溝部と、
前記積層体上に形成され、前記保護溝部の外縁に沿って延在する第1の金属マスクパターンと、
前記積層体上に形成され、前記保護溝部の内縁に沿って延在する第2の金属マスクパターンと、
を有し、
前記積層体中、前記保護溝部の外側には、前記耐湿リングと同じ層構造の別のリングが、連続的に延在しており、
前記別のリングは積層構造を有し、
前記別のリングは、前記積層構造の最上層に最上層パターンを有し、
前記最上層パターンは、前記第1の金属マスクパターンを有することを特徴とする半導体装置。 - 活性素子が形成された素子領域を有する基板と、
前記基板上に形成され、多層配線構造を含む積層体と、
少なくとも前記積層体中に形成され、積層構造を有し、前記素子領域を囲んで連続的に延在する耐湿リングと、
前記積層体中、前記耐湿リングの外側に、前記耐湿リングに沿って連続的に、前記基板の表面に達して形成された保護溝部と、
前記積層体上に形成され、前記保護溝部の外縁に沿って延在する第1の最上層パターンと、
前記積層体上に前記積層構造の最上層として形成され、前記保護溝部の内縁に沿って延在する第2の最上層パターンと、
前記素子領域の前記積層体上に、前記第2の最上層パターンと分離して形成され、前記第2の最上層パターンと同一の積層した構造を有するパッド電極と、
を有することを特徴とする半導体装置。 - 前記保護溝部の側壁上及び底面上に形成された保護膜を有することを特徴とした請求項1または2に記載の半導体装置。
- 前記保護溝部の前記側壁と前記保護膜との間に形成され、SiとCを主成分とする界面膜を有することを特徴とする請求項3に記載の半導体装置。
- 活性素子が形成された素子領域を有する基板上に、前記素子領域を囲んで位置する積層構造を有する耐湿リングと、前記耐湿リングを囲んで位置し前記積層構造と同じ層構造を有する別のリングと、多層配線構造とを含む積層体を形成する工程と、
前記耐湿リングの外側の前記積層体上に、前記別のリングの最上層として前記耐湿リングを連続して囲んで位置する第1の最上層パターンを形成し、前記積層体上に前記積層構造の最上層として前記素子領域を囲んで位置する第2の最上層パターンを形成する工程と、
前記第1の最上層パターン及び前記第2の最上層パターンをマスクとして前記積層体を除去して、前記第1の最上層パターン及び前記第2の最上層パターンの間に、前記耐湿リングを囲んで位置し、前記基板に達する保護溝部を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 活性素子が形成された素子領域を有する基板上に、前記素子領域を囲んで位置する積層構造を有する耐湿リングと多層配線構造とを含む積層体とを形成する工程と、
前記耐湿リングの外側の前記積層体上に前記耐湿リングを連続して囲んで位置する第1の最上層パターンを形成し、前記積層体上に前記積層構造の最上層として前記素子領域を囲んで位置する第2の最上層パターンを形成し、前記素子領域の前記積層体上に前記第2の最上層パターンと分離するパッド電極を形成する工程と、
前記第1の最上層パターン及び前記第2の最上層パターンをマスクとして前記積層体を除去して、前記第1の最上層パターン及び前記第2の最上層パターンの間に、前記耐湿リングを囲んで位置し、前記基板に達する保護溝部を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記保護溝部を形成する工程の後に、前記保護溝部の側壁面及び底面上に保護膜を形成する工程を有することを特徴とする請求項5または6に記載の半導体装置の製造方法。
- 前記保護膜を形成する工程の前に、前記保護溝部の前記側壁面にSiとCを主成分とする界面膜を形成する工程を有することを特徴とする請求項7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012247938A JP5541345B2 (ja) | 2012-11-09 | 2012-11-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012247938A JP5541345B2 (ja) | 2012-11-09 | 2012-11-09 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009508816A Division JP5365514B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013030818A JP2013030818A (ja) | 2013-02-07 |
JP5541345B2 true JP5541345B2 (ja) | 2014-07-09 |
Family
ID=47787492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012247938A Expired - Fee Related JP5541345B2 (ja) | 2012-11-09 | 2012-11-09 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5541345B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4434606B2 (ja) * | 2003-03-27 | 2010-03-17 | 株式会社東芝 | 半導体装置、半導体装置の製造方法 |
US20050026397A1 (en) * | 2003-07-28 | 2005-02-03 | International Business Machines Corporation | Crack stop for low k dielectrics |
US7224060B2 (en) * | 2004-01-30 | 2007-05-29 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit with protective moat |
JP2007073808A (ja) * | 2005-09-08 | 2007-03-22 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
-
2012
- 2012-11-09 JP JP2012247938A patent/JP5541345B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013030818A (ja) | 2013-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5365514B2 (ja) | 半導体装置およびその製造方法 | |
JP5448304B2 (ja) | 半導体装置 | |
US9640489B2 (en) | Seal ring structure with capacitor | |
JP4088120B2 (ja) | 半導体装置 | |
US9105706B2 (en) | Semiconductor device fabrication method capable of scribing chips with high yield | |
US8334582B2 (en) | Protective seal ring for preventing die-saw induced stress | |
JP5235378B2 (ja) | 半導体装置 | |
WO2011125928A1 (ja) | 半導体装置およびその製造方法 | |
US7067922B2 (en) | Semiconductor device | |
JP4926918B2 (ja) | 半導体装置の製造方法 | |
JP2012089668A (ja) | 半導体装置及びその製造方法 | |
KR100732773B1 (ko) | 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법 | |
JP5655844B2 (ja) | 半導体装置およびその製造方法 | |
JP2014078579A (ja) | 半導体装置の製造方法 | |
JP5541345B2 (ja) | 半導体装置およびその製造方法 | |
JP2008140829A (ja) | 半導体装置およびその製造方法 | |
JP5726989B2 (ja) | 半導体装置 | |
JP2008041804A (ja) | 半導体装置及びその製造方法 | |
JP4932944B2 (ja) | 半導体装置およびその製造方法 | |
KR100808585B1 (ko) | 반도체 소자의 제조방법 | |
JP2006269837A (ja) | 半導体素子集合体、半導体素子製造方法、及び半導体素子 | |
TW200839938A (en) | Semiconductor device | |
JP2009021474A (ja) | 半導体装置 | |
JP2006005213A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2013065915A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5541345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |