JP4932944B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、半導体装置の保護構造であるパッシベーション膜およびダイエッジシールに関するものである。

半導体装置の回路形成領域を外界の雰囲気からの水分やイオンの影響から保護するために、ダイシングラインの内側、即ちチップ（ダイ）のエッジ部近傍に、ダイエッジシール（Ｄｉｅ Ｅｄｇｅ Ｓｅａｌ）あるいはガードリング、シールリングと呼ばれる保護構造が設けられる。シールリングは、回路形成領域と同様の配線層およびコンタクトによって形成され、半導体装置の回路形成領域を囲むように形成される。さらに、半導体装置の表面を保護し外界の雰囲気の影響を避ける手段として、当該表面をパッシベーション膜と呼ばれる保護膜が設けられる。

ところで近年、半導体装置における構造の微細化並びに高集積化、動作の高速化が進むにつれ、配線の低抵抗化の重要性が高まっている。それに伴い、比較的抵抗の小さい銅（Ｃｕ）が、配線材料として多く用いられるようになっている。即ち、上記のシールリング構造にも銅が使用されるケースが増加しつつある。

図２９は、従来の半導体装置の構成を示す図であり、シールリングが形成された領域の拡大断面図である。上記したように、シールリングはダイシングラインの内側に形成されるものであり、図２９に示した領域の左側に回路形成領域、右側にダイシング領域がそれぞれ存在する。なお、同図において半導体装置の回路部分の図示は省略している。

同図に示すように、シールリング１１０は、第１コンタクト１１１、第１配線層１１２、第２コンタクト１１３、第２配線層１１４により構成されている。素子分離膜１０２が形成されたシリコン基板１０１上には、第１コンタクト１１１が形成された層間絶縁膜１０３、銅を材料とする第１配線層１１２が形成された層間絶縁膜１０５、第２コンタクト１１３が形成された層間絶縁膜１０７、銅を材料とする第２配線層１１４が形成された層間絶縁膜１０９が形成されている。また、層間絶縁膜１０３と層間絶縁膜１０５との間にはエッチングストッパ層１０４が、層間絶縁膜１０５と層間絶縁膜１０７との間にはエッチングストッパ層１０６が、層間絶縁膜１０７と層間絶縁膜１０９との間にはエッチングストッパ層１０８が、それぞれ形成されている。

第１コンタクト１１１および第２コンタクト１１３の材料は、例えばタングステン（Ｗ）であり、層間絶縁膜１０３，１０５，１０７，１０９の材料は、例えばプラズマ酸化膜である。また、エッチングストッパ層１０４，１０６，１０８の材料は、例えばプラズマ窒化膜である。

また、最上層の層間絶縁膜上にはパッシベーション膜１２０が形成されている。この例では、パッシベーション膜１２０は、プラズマ窒化膜層１２１とポリイミド層１２２との２層構造である。

シールリング１１０およびパッシベーション膜１２０の存在により、半導体装置の回路形成領域は外界の雰囲気からの水分やイオンの影響から保護され、長期間に渡って当該半導体装置の特性を安定させることができる。

また、シールリング１１０は、ダイシング領域をダイシングする際に回路形成領域にクラックが発生するのを抑える作用も有している。ダイシングの際にはダイシング領域にクラックが発生することがあるが、ダイシング領域と回路形成領域との間にシールリング１１０が存在するため、そのクラックが回路形成領域にまで達することが防止されるからである。

パッシベーション膜１２０は、シールリング１１０の回路形成領域側にのみ形成されており、ダイシング領域側は層間絶縁膜１０９上面が露出している。その理由は、パッシベーション膜１２０をダイシング領域を含むウェハ表面全体に形成したままの場合、ダイシング領域をダイシングする際にダイシングに起因する応力（あるいはクラック）がパッシベーション膜１２０を介して回路形成領域にまで伝わりやすく、回路形成領域にクラックが発生してしまう恐れがあるからである。

よって、従来の半導体装置においては、図２９に示すようにシールリング１１０の最上層である第２配線層１１４の上面が露出した構造となっていた。即ち、第２配線層１１４の上面は外気に曝されていた。銅は他の金属配線材料（例えばアルミニウム）よりも比較的酸化、腐食しやすい。よって、この例のように、シールリング構造の最上層である第２配線層１１４が銅である場合、第２配線層１１４が酸化、腐食してしまう。そして、当該シールリング１１０による半導体装置の保護効果の劣化を招いてしまう。

本発明は以上のような課題を解決するためになされたものであり、最上層に銅を材料とする層を有するシールリングの酸化および腐食を防止しつつ、ダイシングの際の回路形成領域におけるクラック発生を防止できる半導体装置およびその製造方法を提供することを目的とする。

本発明に係る半導体装置の製造方法では、半導体基板上の層間絶縁膜に銅金属を含有するシールリングを形成し、その上面を覆うアルミニウム金属層を形成する。そして層間絶縁膜及びアルミニウム金属層上にパッシベーション膜を形成し、ダイシング領域のパッシベーション膜を除去する。

本発明に係る半導体装置の製造方法によれば、シールリングの銅金属層の上面は外気に曝されないので、それが酸化、腐食し、当該シールリングによる半導体装置の保護効果が劣化するのを防止することができる。また、パッシベーション膜がダイシング領域で除去されているので、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝わり難くなり、回路形成領域にクラックが入ってしまうことを防止することができる。

実施の形態１に係る半導体装置の構成を示す図である。 実施の形態１に係る半導体装置の製造工程を説明するための図である。 実施の形態１に係る半導体装置の製造工程を説明するための図である。 実施の形態１に係る半導体装置の製造工程を説明するための図である。 実施の形態１に係る半導体装置の製造工程を説明するための図である。 実施の形態１に係る半導体装置の製造工程を説明するための図である。 実施の形態１に係る半導体装置の製造工程を説明するための図である。 実施の形態２に係る半導体装置の構成を示す図である。 実施の形態２に係る半導体装置の製造工程を説明するための図である。 実施の形態２に係る半導体装置の製造工程を説明するための図である。 実施の形態２に係る半導体装置の製造工程を説明するための図である。 実施の形態３に係る半導体装置の構成を示す図である。 実施の形態３に係る半導体装置の製造工程を説明するための図である。 実施の形態３に係る半導体装置の製造工程を説明するための図である。 実施の形態３に係る半導体装置の製造工程を説明するための図である。 実施の形態３に係る半導体装置の変形例を示す図である。 実施の形態４に係る半導体装置の構成を示す図である。 実施の形態４に係る半導体装置の製造工程を説明するための図である。 実施の形態４に係る半導体装置の製造工程を説明するための図である。 実施の形態４に係る半導体装置の製造工程を説明するための図である。 実施の形態４に係る半導体装置の変形例を示す図である。 実施の形態５に係る半導体装置の構成を示す図である。 実施の形態５に係る半導体装置の製造工程を説明するための図である。 実施の形態５に係る半導体装置の製造工程を説明するための図である。 実施の形態６に係る半導体装置の構成を示す図である。 実施の形態６に係る半導体装置の製造工程を説明するための図である。 実施の形態６に係る半導体装置の製造工程を説明するための図である。 実施の形態６に係る半導体装置の製造工程を説明するための図である。 従来の半導体装置の構成を示す図である。

＜実施の形態１＞
図１は、実施の形態１に係る半導体装置の構成を示す図であり、シールリングが形成された領域の拡大断面図である。この図において、図２９に図示したものと同一の要素には同一符号を付してあるので、それらの詳細な説明は省略する。なお、図１においても、図示した領域の左側に回路形成領域、右側にダイシング領域がそれぞれ存在する。また、第１配線層１１２および第２配線層１１４は共に銅を材料としている。

本実施の形態において、パッシベーション膜１２０には、層間絶縁膜１０９にまで到達する開口部１２３（プラズマ窒化膜層１２１の開口部１２３ａおよびポリイミド層１２２の開口部１２３ｂ）が形成されている。即ち、開口部１２３においてパッシベーション膜１２０は完全に除去されており、言い換えれば、開口部１２３はパッシベーション膜１２０が形成されていない領域である。

開口部１２３はスリット形状を有しており、シールリング１１０の外側を囲むよう配置されている。つまり、開口部１２３の位置と第２配線層１１４上面の位置とは互いにずれており、開口部１２３の方がチップの外側（即ちダイシング領域側）に位置している。従って、第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第２配線層１１４の上面は外気に曝されない。よって、第２配線層１１４が酸化、腐食し、シールリング１１０による半導体装置の保護効果が劣化するのを防止することができる。

さらに、開口部１２３の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜１２０にまで伝わり難く、回路形成領域にクラックが入ってしまうことを防止することができる。

図２〜図７は、図１に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。

シリコン基板１０１にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法で例えば厚さ３００ｎｍのトレンチ分離（素子分離膜１０２）を形成する。次に、例えば高密度プラズマ（ＨＤＰ：Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜を１０００ｎｍ堆積して、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により３００ｎｍ研磨することによって、層間絶縁膜１０３を形成する。そして層間絶縁膜１０３を、例えば０．１０μｍ径のレジストマスクを用いたドライエッチングにより、第１コンタクト１１１を形成するための開口を形成する。このとき、シリコン基板１０１と、層間絶縁膜１０３とは充分エッチング選択比のある条件でエッチングしている。続いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、例えばＴｉＮおよびＴｉをそれぞれ２０ｎｍずつ堆積させたバリアメタル（不図示）を形成した後、同じくＣＶＤ法により第１コンタクト１１１の材料であるタングステンを堆積させる。その後、ＣＭＰ法を用いて、層間絶縁膜１０３上のタングステンおよびバリアメタルを除去することで、第１コンタクト１１１が形成される（図２）。

次に、例えばプラズマ窒化膜を５０ｎｍ堆積させることで、エッチングストッパ層１０４を形成する。さらに、例えばプラズマ酸化膜４００ｎｍ堆積させ、ＣＭＰ法を用いて２００ｎｍ研磨することにより層間絶縁膜１０５を形成する。そして、層間絶縁膜１０５をレジストマスク１３１をマスクとしてドライエッチングすることにより、第１配線層１１２を形成するための開口を形成する（図３）。

レジストマスク１３１を除去した後、ＴａＮおよびＴａをそれぞれ１０ｎｍずつスパッタ法により成膜することでバリアメタル（不図示）を形成し、続いて第１配線層１１２の材料となる銅をめっき法で４００ｎｍ堆積させる。そして、ＣＭＰ法を用いて層間絶縁膜１０５上の銅およびバリアメタルを除去することで、第１配線層１１２が形成される。

さらに、例えばプラズマ窒化膜を５０ｎｍ堆積させることで、エッチングストッパ層１０６を形成する。続いて例えばプラズマ酸化膜４００ｎｍ堆積させ、ＣＭＰ法を用いて２００ｎｍ研磨することにより層間絶縁膜１０７を形成する。その後、層間絶縁膜１０７を、例えば０．１０μｍ径のレジストマスクを用いたドライエッチングにより、第２コンタクト１１３を形成するための開口を形成する。そして、ＣＶＤ法により、例えばＴｉＮおよびＴｉをそれぞれ２０ｎｍずつ堆積させたバリアメタル（不図示）を形成した後、同じくＣＶＤ法により第２コンタクト層１１３の材料であるタングステンを２００ｎｍ堆積させる。その後、ＣＭＰ法を用いて、層間絶縁膜１０７に形成された開口の外のタングステンおよびバリアメタルを除去することで、第２コンタクト１１３が形成される。

そして、プラズマ窒化膜を３０ｎｍ堆積させることで、エッチングストッパ層１０８を形成し、例えばプラズマ酸化膜４００ｎｍ堆積させ、ＣＭＰ法を用いて２００ｎｍ研磨することにより層間絶縁膜１０９を形成する。その後、レジストマスク１３２をマスクとするドライエッチングにより、第２配線層１１４を形成するための開口を形成する（図４）。

レジストマスク１３２を除去した後、ＴａＮおよびＴａをそれぞれ１０ｎｍずつスパッタ法により成膜することでバリアメタル（不図示）を形成し、続いて第２配線層１１４の材料となる銅をめっき法で４００ｎｍ堆積させる。そして、ＣＭＰ法を用いて層間絶縁膜１０９上の銅およびバリアメタルを除去することで、第２配線層１１４が形成される（図５）。以上の工程で、シールリング１１０の形成が完了する。

次に、パッシベーション膜１２０のプラズマ窒化膜層１２１を８００ｎｍ堆積する（図６）。そして、プラズマ窒化膜層１２１上にレジストマスク１３３を形成し、レジストマスク１３３をマスクとしてプラズマ窒化膜層１２１をエッチングして開口部１２３ａを形成する。このとき、開口部１２３ａは、シールリング構造（シールリング１１０）の外側を囲むように形成される。開口部１２３ａは、例えば１μｍのスリット状に形成される（図７）。

そして最後に、ポリイミド層１２２（ポリイミド膜）を堆積し、開口部１２３ａ上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド層１２２に開口部１２３ｂを形成する。以上の工程により、図１に示した本実施の形態に係る半導体装置が形成される。

なお、上記の説明において、層間絶縁膜１０３，１０５，１０７，１０９は、プラズマ酸化膜としたが、例えば、ＦＳＧ（Ｆ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜や、有機膜、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣＦ等の低誘電率膜（ｌｏｗ−ｋ膜）であってもよい。またそれら層間絶縁膜の厚さは上で示したものに限定されるものではなく、例えば０〜２００ｎｍであってもよい。また、エッチングストッパ層１０４，１０６，１０８はプラズマ窒化膜としたが、例えばＳｉＣ、ＳｉＯＮであってもよい。また、厚さは上で示したものに限定されるものではない。さらに、第１および第２コンタクト１１１，１１２の材料は、タングステン以外の例えばＡｌ、ＴｉＮ、Ｒｕ等のメタルやポリシリコンなどでもよい。

パッシベーション膜１２０は、プラズマ窒化膜層１２１およびポリイミド層１２２の２層構造としたが、単層構造であってもよいし２層以上の多層構造であってもよい。また、パッシベーション膜１２０の材料としては、プラズマ窒化膜およびポリイミド以外にも、例えばＦＳＧ膜、有機膜、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣＦ等の低誘電率材料であってもよい。パッシベーション膜１２０に形成される開口部１２３の幅は１μｍに限定されるものではない。

パッシベーション膜１２０にはシールリング構造の外側の開口部１２３だけでなく、レイアウト可能であればシールリング１１０の内側にも回路形成領域を囲むスリット状の開口を形成してもよい。その場合、回路形成領域でのクラックの発生を抑える効果はさらに向上される。但しその場合、パッシベーション膜１２０による保護効果が劣化する恐れがあるので注意が必要である。

また、開口部１２３は、スリット形状でなくてもよく、例えば、ダイシング領域側のパッシベーション膜が全て除去される構成であってもよい。

さらにまた、図１において、開口部１２３を構成するプラズマ窒化膜層１２１の開口部１２３ａおよびポリイミド層１２２の開口部１２３ｂの幅はほぼ同じ大きさで示したが、レイアウト可能であればプラズマ窒化膜層１２１の開口部１２３ａの幅をより大きく（あるいは、露光可能であれば、ポリイミド層１２２の開口部１２３ｂをより小さく）形成してもよい。それにより、開口部１２３ａと開口部１２３ｂとの位置合わせずれに対するマージンを大きくとることができる。

また、開口部１２３の形成工程は、プラズマ窒化膜層１２１の開口部１２３ａを形成した後にポリイミド層１２２を堆積し、開口部１２３ｂを形成することによって行われるように説明したが、次のように行ってもよい。即ち、まずプラズマ窒化膜層１２１およびポリイミド層１２２を堆積し、ポリイミド層１２２に開口部１２３ｂを形成した後、そのポリイミド層をマスクとして自己整合的にプラズマ窒化膜層１２１に開口部１２３ａを形成してもよい。その場合、開口部１２３ａと開口部１２３ｂとの位置合わせを行う必要がなくなると共に製造工程数を削減することができる。

なお、本実施の形態においては、２層配線構造を有する半導体装置について説明したが、例えば単層構造や３層以上の多層配線構造の場合でも、上記と同様の効果を得ることができることは明らかである。

＜実施の形態２＞
実施の形態１では、シールリング１１０を構成する各層は全てシングルダマシン法によって形成するものとしたが、主回路領域（回路形成領域）における回路形成工程に応じて、デュアルダマシン法を用いるものであってもよい。図８はその一例として、シールリング１１０の第２コンタクト１１３および第２配線層１１４をデュアルダマシン法を用いて形成した場合の構成を示した図である。同図において、図１と同様の要素には同一符号を付してある。デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので第２コンタクト１１３と第２配線層１１４は共に銅で形成される。

本実施の形態においても、パッシベーション膜１２０には、層間絶縁膜１０９にまで到達するスリット形状の開口部１２３が、シールリング１１０の外側を囲むよう形成されている。また、第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第２配線層１１４の上面は外気に曝されない。

よって、実施の形態１と同様に、第２配線層１１４が酸化、腐食し、シールリングによる半導体装置の保護効果が劣化するのを防止することができる。また、開口部１２３の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝わり難く、回路形成領域にクラックが入ってしまうことを防止することができる。

図９〜図１１は、図８に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。

まず、素子分離膜１０２が形成されたシリコン基板１０１上に、層間絶縁膜１０３、エッチングストッパ層１０４、層間絶縁膜１０５、第１コンタクト１１１および第１配線層１１２を形成する。なお、それらの工程は実施の形態１と同様であるので、ここでの説明は省略する。

そして、例えばプラズマ窒化膜のエッチングストッパ層１０６を形成し、続いて例えばプラズマ酸化膜の層間絶縁膜１０７を形成する。その後、層間絶縁膜１０７上に、第２コンタクト１１３を形成する領域が開口されたレジストマスク１３４を形成する。そして、レジストマスク１３４をマスクとするドライエッチングにより、第２コンタクト１１３を形成するための開口を形成する（図９）。

レジストマスク１３４を除去した後、さらに第２配線層１１４を形成する領域が開口されたレジストマスク１３５を形成し、それをマスクとするドライエッチングにより層間絶縁膜１０７に第２配線層１１４を形成するための開口を形成する（図１０）。

レジストマスク１３５を除去した後、ＴａＮおよびＴａをそれぞれ１０ｎｍずつスパッタ法により成膜することでバリアメタル（不図示）を形成し、続いて銅をめっき法で堆積させる。そして、ＣＭＰ法を用いて層間絶縁膜１０７上の銅およびバリアメタルを除去することで、層間絶縁膜１０７に第２コンタクト１１３並びに第２配線層１１４が形成される（図１１）。

そして、実施の形態１と同様の工程で、開口部１２３を有するパッシベーション膜１２０を形成することで、図８に示した本実施の形態に係る半導体装置が形成される。

デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンを小さくできるので、シールリング１１０をより確実に形成することができる。

＜実施の形態３＞
図１２は、実施の形態３に係る半導体装置の構成を示す図である。この図において、図１と同様の要素には同一符号を付してある。同図に示すように、シールリング１１０の最上層である第２配線層１１４上に、当該第２配線層１１４上面を覆うアルミ配線層１４１を形成する。

なお、本実施の形態においても、パッシベーション膜１２０には、層間絶縁膜１０９にまで到達するスリット形状の開口部１２３が、シールリング１１０の外側を囲むよう形成されている。また第２配線層１１４上面は、アルミ配線層１４１により完全に覆われているので、第２配線層１１４の上面は外気に曝されない。

よって、実施の形態１と同様に、第２配線層１１４が酸化、腐食して、シールリング１１０による半導体装置の保護効果が劣化するのを防止することができる。また、開口部１２３の存在により、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝わり難く、回路形成領域にクラックが入ってしまうことを防止することができる。

また、例えば実施の形態１において、開口部１２３が位置合わせのずれにより第２配線層１１４の上方に形成されてしまった場合、第２配線層１１４は開口部１２３に露出してしまう。しかし、本実施の形態では、開口部１２３が第２配線層１１４の上方に形成された場合、アルミ配線層１４１が開口部１２３に露出するが、その下の第２配線層１１４は露出しない。アルミは銅に比較して酸化および腐食は生じ難いため、結果としてシールリング１１０による半導体装置の保護効果の劣化は防止される。よって、開口部１２３形成の際に高精度な位置合わせ精度を得ることができない場合に有効である。

さらに、ダイシング領域とシールリング１１０との間に、開口部１２３を形成するためのスペースを確保できない場合、開口部１２３を意図的にアルミ配線層１４１上方に形成してもよい。即ち、開口部１２３をシールリング１１０の上方や内側に形成しても、当該開口部１２３がアルミ配線層１４１の上に位置していれば、当該開口部１２３に第２配線層１１４やシールリング１１０の内側の層間絶縁膜１０９が露出しないので、シールリング１１０およびパッシベーション膜１２０による半導体装置の保護効果の劣化は生じない。

図１３〜図１５は、図１２に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。

まず、実施の形態１で図２〜図５に示したものと同様の工程で、シールリング１１０を形成する。それらの工程の詳細は実施の形態１で説明したとおりであるので、ここでの説明は省略する。その後、シールリング１１０の第２配線層１１４および層間絶縁膜１０９上にアルミ配線層１４１を形成する（図１３）。

そして第２配線層１１４の上方に、レジストマスク１４２を形成し、それをマスクとしてアルミ配線層１４１をエッチングする。その結果、第２配線層１１４の上面を覆うアルミ配線層１４１が形成される（図１４）。このとき、第２配線層１１４とアルミ配線層１４１との位置合わせずれを考慮し、アルミ配線層１４１は第２配線層１１４よりもひと回り大きい幅で形成する。即ち、アルミ配線層１４１を第２配線層１１４よりも位置合わせずれ量以上大きい幅に形成することで、アルミ配線層１４１は第２配線層１１４の上面を完全に覆うことができる。

レジストマスク１４２を除去した後、パッシベーション膜１２０のプラズマ窒化膜層１２１を堆積する。そして、プラズマ窒化膜層１２１上にレジストマスク１４３を形成し、レジストマスク１４３をマスクとしてプラズマ窒化膜層１２１をエッチングして開口部１２３ａを形成する。このとき、開口部１２３ａは、シールリング構造（シールリング１１０）の外側を囲むように形成される（図１５）。

そして最後に、ポリイミド層１２２を堆積し、開口部１２３ａ上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド層１２２に開口部１２３ｂを形成する。以上の工程により、図１２に示した本実施の形態に係る半導体装置が形成される。

なお、以上の説明においては、シールリング１１０を構成する各層は全てシングルダマシン法によって形成するものとしたが、実施の形態２に示したように、デュアルダマシン法を用いるものであってもよい。図１６はその一例として、シールリング１１０の第２コンタクト１１３および第２配線層１１４をデュアルダマシン法を用いて形成した場合の構成を示した図である。デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので第２コンタクト１１３と第２配線層１１４は共に銅で形成される。図１６に示したシールリング１１０の製造工程については、実施の形態２と同様であるのでここでの説明は省略する。

デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンが大きいので、シールリング１１０をより確実に形成することができる。

＜実施の形態４＞
例えば実施の形態１において、開口部１２３が位置合わせのずれにより第２配線層１１４の上方に形成された場合、第２配線層１１４は開口部１２３に露出してしまう。そこで実施の形態３において、それを防止するために第２配線層１１４を覆うアルミ配線層１４１を有する構成を示した。しかしその場合、上述したようにアルミ配線層１４１を第２配線層１１４よりもひと回り大きく形成する必要があり、半導体装置の小型化の妨げとなる。

一方、開口部１２３に第２配線層１１４が露出してしまうのを防止するために、第２配線層１１４および層間絶縁膜１０９上に、プラズマ窒化膜層１２１とのエッチング選択性を有する保護膜を形成することが考えられる。しかしその場合、ダイシングの際のクラックが当該保護膜を介して回路形成領域にまで達してしまう恐れが生じる。

図１７は、実施の形態４に係る半導体装置の構成を示す図である。この図において、図１と同様の要素には同一符号を付してある。本実施の形態においては、シールリング１１０上方のパッシベーション膜１２０は、ポリイミド層１２２、プラズマ窒化膜層１２１およびプラズマ酸化膜層１５１の３層構造となっている。プラズマ酸化膜層１５１は、プラズマ窒化膜層１２１に対するエッチング選択性を有している。また、プラズマ酸化膜層１５１は第２配線層１１４上に開口部１５１ａを有しており、開口部１５１ａにはアルミ配線層１５２が形成されている。

本実施の形態によれば、開口部１２３が第２配線層１１４の上方に形成された場合でも、プラズマ窒化膜層１２１に対するエッチング選択性を有するプラズマ酸化膜層１５１あるいはアルミ配線層１５２が第２配線層１１４を覆っているため、第２配線層１１４は露出しない。よって、開口部１２３形成の際に高精度な位置合わせ精度を得ることができない場合に有効である。

また、実施の形態３と異なり、アルミ配線層１５２は第２配線層１１４よりも大きく形成する必要はないので、装置の小型化に寄与できる。さらに、プラズマ酸化膜層１５１にはアルミ配線層１５２が形成された開口部１５１ａを有しているので、ダイシングの際のクラックがプラズマ酸化膜層１５１を介して回路形成領域にまで達することを防止できる。

さらに、開口部１２３をシールリング１１０の上方や内側に形成しても、当該開口部１２３に第２配線層１１４やシールリング１１０の内側の層間絶縁膜１０９が露出しないので、シールリング１１０およびパッシベーション膜１２０による半導体装置の保護効果の劣化は生じない。

本実施の形態においては、図１７で参照部号１５１で示した第１のパッシベーション膜としての層はプラズマ酸化膜、１２１で示した第２のパッシベーション膜としての層はプラズマ窒化膜という組み合わせについて説明する。しかし、第１のパッシベーション膜と第２のパッシベーション膜との間にエッチング選択性を有する組み合わせであれば、他の組み合わせでもよい。

図１８〜図２０は、図１７に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。

まず、実施の形態１で図２〜図５に示したものと同様の工程で、シールリング１１０を形成する。それらの工程の詳細は実施の形態１で説明したとおりであるので、ここでの説明は省略する。

その後、シールリング１１０の第２配線層１１４および層間絶縁膜１０９上にプラズマ酸化膜層１５１を形成し、第２配線層１１４上方を開口したレジストマスク１５３を形成し、当該レジストマスク１５３をマスクとしてプラズマ酸化膜層１５１をエッチングすることで、開口部１５１ａを形成する（図１８）。このとき、開口部１５１ａの幅は第２配線層１１４の幅よりも狭いものでよい。

次に、プラズマ酸化膜層１５１上にアルミ配線層１５２を堆積させる。そして、開口部１５１ａの上方にレジストマスク１５４を形成し、レジストマスク１５４をマスクとしてアルミ配線層１５２をエッチングする（図１９）。このとき、レジストマスク１５４は開口部１５１ａの幅よりもひと回り大きく形成すればよく、必ずしも第２配線層１１４の幅よりも大きくする必要は無い。アルミ配線層１５２の幅はレジストマスク１５４の幅により規定されるので、レジストマスク１５４を第２配線層１１４の幅よりも狭くすれば、実施の形態３よりもシールリング１１０が形成される領域の幅を狭くレイアウトすることが可能になり、半導体装置の小型化に寄与できる。

レジストマスク１５４を除去した後、パッシベーション膜１２０のプラズマ窒化膜層１２１を堆積する。そして、プラズマ窒化膜層１２１上にレジストマスク１５５を形成し、レジストマスク１５５をマスクとしてプラズマ窒化膜層１２１をエッチングして開口部１２３ａを形成する。このとき、開口部１２３ａは、シールリング構造の外側を囲むように形成される（図２０）。

そして最後に、ポリイミド層１２２を堆積し、開口部１２３ａ上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド層１２２に開口部１２３ｂを形成する。以上の工程により、図１７に示した本実施の形態に係る半導体装置が形成される。

なお、以上の説明においては、シールリング１１０を構成する各層は全てシングルダマシン法によって形成するものとしたが、実施の形態２に示したように、デュアルダマシン法を用いるものであってもよい。図２１はその一例として、シールリング１１０の第２コンタクト１１３および第２配線層１１４をデュアルダマシン法を用いて形成した場合の構成を示した図である。デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので第２コンタクト１１３と第２配線層１１４は共に銅で形成される。図２１に示したシールリング１１０の製造工程については、実施の形態２と同様であるのでここでの説明は省略する。

デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンが大きいので、シールリング１１０をより確実に形成することができる。

＜実施の形態５＞
図２２は、実施の形態５に係る半導体装置の構成を示す図である。この図において、図１と同様の要素には同一符号を付してある。同図に示すように、開口部１２３はエッチングストッパ層１０８にまで到達している。即ち、開口部１２３は、ポリイミド層１２２の開口部１２３ｂ、プラズマ窒化膜層１２１の開口部１２３ａおよび層間絶縁膜１０９の開口部１２３ｃとから成る。この場合、ダイシング領域をダイシングする際の応力は、図１の場合よりもさらに回路形成領域へ伝わりにくくなる。よって、回路形成領域にクラックが入ってしまうことを防止される効果は実施の形態１よりもさらに向上される。

また、本実施の形態は、層間絶縁膜として上記したような低誘電率膜（ｌｏｗ−ｋ膜）を使用したケースに特に有効である。一般に、低誘電率膜はポーラスなものが多く、そのため加熱処理等における収縮が大きいものが多い。従って、例えば層間絶縁膜として１０９としてそのような低誘電率膜を使用した場合、その収縮によるストレス（応力）が層間絶縁膜１０９自身に加わり、クラックが発生しやすくなる。よって、層間絶縁膜１０９が開口部１２３ｃを有することで、その収縮による応力を緩和することができ、クラック発生を防止することができる。

図２３および図２４は、図２２に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。

まず、実施の形態１で図２〜図６に示したものと同様の工程で、シールリング１１０を形成し、その上にパッシベーション膜１２０のプラズマ窒化膜層１２１を堆積する（図２３）。それらの工程の詳細は実施の形態１で説明したとおりであるので、ここでの説明は省略する。

そして、プラズマ窒化膜層１２１上にレジストマスク１５６を形成し、レジストマスク１５６をマスクとしてプラズマ窒化膜層１２１をエッチングしてシールリング構造（シールリング１１０）の外側を囲む開口部１２３ａを形成すると共に、層間絶縁膜１０９をエッチングして開口部１２３ｃを形成する（図２４）。

そして最後に、ポリイミド層１２２を堆積し、開口部１２３ａ上を開口したレジストマスクをマスクとしてエッチングして、ポリイミド層１２２に開口部１２３ｂを形成する。以上の工程により、図２２に示した本実施の形態に係る半導体装置が形成される。

なお、以上の説明においては、シールリング１１０を構成する各層は全てシングルダマシン法によって形成するものとしたが、実施の形態２に示したように、デュアルダマシン法を用いるものであってもよい。その場合、図８において開口部１２３が層間絶縁膜１０７の下のエッチングストッパ層１０６にまで達する構成となる。

デュアルダマシン法では、コンタクトと配線層の埋め込みは同時に行われるので製造工程数の削減を図ることができる。また一般に、シングルダマシンフローに比べ、デュアルダマシンフローの方が位置合わせマージンが大きいので、シールリング１１０をより確実に形成することができる。

＜実施の形態６＞
例えば、主回路領域（回路形成領域）における回路形成工程にデュアルダマシン法が用いられる場合、実施の形態２のように、シールリング１１０の形成にもデュアルダマシン法を用いればよい。しかし、シールリングの各層はデュアルダマシンフローのうちのコンタクト形成工程のみによっても形成することができる。

図２５は本実施の形態に係る半導体装置の構成を示す図である。同図において、図１と同様の要素には同一符号を付してある。ここで、当該半導体装置は配線の材料として銅を用いるものと仮定する。

同図に示すように、シールリング２１０は、第１コンタクト２１１、第１配線層２１２、第２コンタクト２１３、第３コンタクト２１４および第４コンタクト２１５から構成されている。第１コンタクト２１１および第１配線層２１２はシングルダマシン法で形成され、第２コンタクト２１３、第３コンタクト２１４および第４コンタクト２１５はデュアルダマシンのコンタクト形成工程で形成されている。デュアルダマシン法では、コンタクトは配線層と同じ材料で形成されるので、第２コンタクト２１３、第３コンタクト２１４および第４コンタクト２１５は銅で形成される。

素子分離膜１０２が形成されたシリコン基板１０１上には、第１コンタクト２１１が形成された層間絶縁膜２０１、第１配線層２１２が形成された層間絶縁膜２０３、第２コンタクト２１３が形成された層間絶縁膜２０５、第３コンタクト２１４が形成された層間絶縁膜２０７、第４コンタクト２１５が形成された層間絶縁膜２０９が形成されている。また、層間絶縁膜２０１と層間絶縁膜２０３との間にはエッチングストッパ層２０２、層間絶縁膜２０３と層間絶縁膜２０５との間にはエッチングストッパ層２０４が、層間絶縁膜２０５と層間絶縁膜２０７との間にはエッチングストッパ層２０６が、層間絶縁膜２０７と層間絶縁膜２０９との間にはエッチングストッパ層２０８がそれぞれ形成されている。

パッシベーション膜１２０には、層間絶縁膜２０９にまで到達する開口部１２３（プラズマ窒化膜層１２１の開口部１２３ａおよびポリイミド層１２２の開口部１２３ｂ）が形成されている。即ち、開口部１２３においてパッシベーション膜１２０は完全に除去されている。よって、実施の形態１と同様に、ダイシング時に回路形成領域にクラックが入ってしまうことを防止することができる。また、第２配線層１１４上面は、パッシベーション膜１２０により完全に覆われているので、第４コンタクト２１５が酸化、腐食してシールリング２１０による半導体装置の保護効果が劣化するのを防止することができる。

図２６〜図２８は、図２５に示した半導体装置の製造工程を示す図である。以下、これらの図に基づき本実施の形態に係る半導体装置の製造方法について説明する。

まず、素子分離膜１０２が形成されたシリコン基板１０１上に、層間絶縁膜２０１、エッチングストッパ層２０２、層間絶縁膜２０３、第１コンタクト２１１および第１配線層２１２を形成する。なお、それらの工程は実施の形態１と同様であるので、ここでの説明は省略する。

その後、例えばプラズマ窒化膜によるエッチングストッパ層２０４を形成し、続いて例えばプラズマ酸化膜により層間絶縁膜２０５を形成する。その後、層間絶縁膜２０５上に、第２コンタクト２１３を形成する領域が開口されたレジストマスク２２１を形成する。そして、レジストマスク２２１をマスクとするドライエッチングにより、第２コンタクト２１３を形成するための開口を形成する（図２６）。レジストマスク２２１を除去した後、回路形成領域においては配線のためのトレンチ形成が行われるが、このときシールリング２１０を形成する領域においては何の処理も行わない。

そして、バリアメタル（不図示）を形成した後、銅をめっき法で堆積させる。そして、ＣＭＰ法を用いて層間絶縁膜２０５上の銅およびバリアメタルを除去することで、層間絶縁膜２０５に第２コンタクト２１３が形成される（図２７）。このように、第２コンタクト２１３は、デュアルダマシンフローのうちのコンタクト形成工程のみによって形成される。

その後、上と同様にデュアルダマシンフローのうちのコンタクト形成工程のみを使用して、エッチングストッパ層２０６、層間絶縁膜２０７、第３コンタクト２１４を形成し、さらにその上にエッチングストッパ層２０８、層間絶縁膜２０９、第４コンタクト２１５を形成する（図２８）。以上の工程で、シールリング２１０の形成が完了する。

そして、実施の形態１と同様の工程で、開口部１２３を有するパッシベーション膜１２０を形成することで、図２５に示した本実施の形態に係る半導体装置が形成される。

このように、本実施の形態においては、シールリング２１０を構成する所定の層（第２コンタクト２１３、第３コンタクト２１４、第４コンタクト２１５）は、デュアルダマシンフローのうちのコンタクト形成工程のみによって形成される。その場合、デュアルダマシンフローのコンタクト形成工程と配線形成工程との両方を用いる場合と異なり、シールリング２１０の配線層とコンタクトとの位置合わせを行わないため、当該位置合わせずれに対するマージンをとる必要がない。よって、上記した他の実施の形態よりも、シールリングの幅を狭く構成できる。

なお、以上説明では、シールリング２１０を構成する層のうちの一部が、デュアルダマシンフローのうちのコンタクト形成工程のみにより形成されるものとして説明したが、回路形成領域のコンタクトおよび配線の形成手法に応じて、全ての層がデュアルダマシンフローのうちのコンタクト形成工程のみによって形成されるものであってもよい。

１０１ シリコン基板、１０２ 素子分離膜、１０３，１０５，１０７，１０９，２０１，２０３，２０５，２０９ 層間絶縁膜、１０４，１０６，１０８，２０２，２０４，２０６，２０８ エッチングストッパ層、１１０，２１０ シールリング、１１１，２１１ 第１コンタクト、１１２，２１２ 第１配線層、１１３，２１３ 第２コンタクト、１１４ 第２配線層、１２０ パッシベーション膜、１２１ プラズマ窒化膜層、１２２ ポリイミド層、１２３ 開口部、１４１ アルミ配線層、２１４ 第３コンタクト、２１５ 第４コンタクト。

Claims (38)

1. 半導体基板と、
   前記半導体基板上に積層された複数の層間絶縁膜と、
   回路形成領域を囲むように形成され、前記複数の層間絶縁膜内にそれらを貫くように形成され、銅金属層を含む複数の金属層から成るシールリングと、
   前記複数の層間絶縁膜を覆い、前記シールリングの最上の銅金属層よりも上層に形成された絶縁層と、
   前記絶縁層を覆うようなパッシベーション膜と、
   前記シールリングの最上の銅金属層上に連なるアルミニウム層とを有し、
   前記アルミニウム層の上面は前記パッシベーション層に覆われており、
   前記パッシベーション膜は、前記シールリングで取り囲まれた領域の外側では除去されており、
   前記パッシベーション膜の除去された箇所は、前記シールリングの最上の銅金属層の上面よりも高い位置で終端していることを特徴とする半導体装置。
2. 断面視において、前記アルミニウム金属層は前記シールリングの上面の一部を覆っており、
   前記パッシベーション膜は窒化膜を含有することを特徴とする請求項１に記載の半導体装置。
3. 前記シールリングは、
   前記半導体基板と底部が接続されたタングステンを含有する第１部位と、
   前記第１部位よりも上の部位であり、前記第１部位に接続した前記銅金属層を含む第２部位とを有することを特徴とする請求項１に記載の半導体装置。
4. 前記パッシベーション膜の上にポリイミド膜を更に有し、
   前記シールリングで取り囲まれた領域の外側の前記ポリイミド膜は除去されていることを特徴とする請求項１に記載の半導体装置。
5. 前記パッシベーション膜の除去された箇所は、前記絶縁層が露出していることを特徴とする請求項１に記載の半導体装置。
6. 半導体基板と、
   前記半導体基板上に形成された第１層間絶縁膜と、
   前記第１層間絶縁膜上に形成された第１エッチングストッパと、
   前記第１エッチングストッパ上に形成された第２層間絶縁膜と、
   前記第２層間絶縁膜上に形成された第２エッチングストッパと、
   前記第２エッチングストッパ上に形成された第３層間絶縁膜と、
   前記第３層間絶縁膜上に形成された絶縁層と、
   前記絶縁層上に形成されたパッシベーション膜と、
   前記第１層間絶縁膜、前記第１エッチングストッパ、前記第２層間絶縁膜、前記第２エッチングストッパ及び前記第３層間絶縁膜内に、それらを貫くように形成され、回路形成領域を囲むように形成され、少なくとも前記第３層間絶縁膜内では銅金属層を含有するシールリングと、
   前記第３層間絶縁膜内の前記シールリング上に連なるアルミニウム層とを有し、
   前記アルミニウム層の上面は前記パッシベーション層に覆われており、
   ダイシング領域の前記パッシベーション膜は除去されており、
   前記パッシベーション膜の除去された箇所は、前記シールリングを構成する前記第３層間絶縁膜内の前記銅金属層の上面よりも高い位置で終端していることを特徴とする半導体装置。
7. 断面視において、前記アルミニウム金属層は前記シールリングの上面の一部を覆っており、
   前記シールリングを取り囲むように、前記ダイシング領域にて前記パッシベーション膜は除去されており、
   前記パッシベーション膜は窒化膜を含有していることを特徴とする請求項６に記載の半導体装置。
8. 前記パッシベーション膜の上にポリイミド膜を更に有し、
   前記ダイシング領域にて前記ポリイミド膜が除去されていることを特徴とする請求項６に記載の半導体装置。
9. 前記第２層間絶縁膜は、ＦＳＧ膜、有機膜、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣＦのうちのいずれか一つで構成されており、
   前記第１エッチングストッパ及び前記第２エッチングストッパの膜厚は、前記パッシベーション膜の膜厚より薄いことを特徴とする請求項６に記載の半導体装置。
10. 前記第１エッチングストッパ及び前記第２エッチングストッパは、プラズマ窒化膜、ＳｉＣ、ＳｉＯＮのうちのいずれか一つを含有していることを特徴とする請求項６に記載の半導体装置。
11. 前記半導体基板に素子分離領域が設けられており、
    前記シールリングは、前記素子分離領域以外の前記半導体基板上に設けられていることを特徴とする請求項６に記載の半導体装置。
12. 前記銅金属層はめっき法で堆積されることにより形成されることを特徴とする請求項６に記載の半導体装置。
13. 前記複数の層間絶縁膜のうちの少なくとも一つは、低誘電率膜で形成されていることを特徴とする請求項６に記載の半導体装置。
14. 前記低誘電率膜はポーラスなものであることを特徴とする請求項１３に記載の半導体装置。
15. 前記シールリングは、
    前記第１層間絶縁膜内に形成されたタングステン、Ａｌ、ＴｉＮ、Ｒｕ、ポリシリコンのうちのいずれかを含有する第１部位と、
    前記第１エッチングストッパ、前記第２層間絶縁膜、前記第２エッチングストッパ、及び前記第３層間絶縁膜内に形成された銅金属を含有する第２部位とを有し、
    前記第１層間絶縁膜は、プラズマ酸化膜、ＦＳＧ膜、有機膜、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣＦのうちのいずれか一つで構成されていることを特徴とする請求項６に記載の半導体装置。
16. 前記パッシベーション膜が除去されている箇所では、前記絶縁層が露出していることを特徴とする請求項６に記載の半導体装置。
17. 回路形成領域とダイシング領域とを有する半導体基板を準備する工程と、
    前記半導体基板上に第１層間絶縁膜を形成する工程と、
    前記第１層間絶縁膜内に第１溝を形成してからめっき法により銅金属を前記第１溝内に堆積することにより、前記回路形成領域を取り囲むような前記銅金属を含有するシールリングを形成する工程と、
    前記第１層間絶縁膜及び前記シールリング上に絶縁層を形成する工程と、
    前記絶縁層上にアルミニウム金属膜を形成する工程と、
    前記アルミニウム金属膜をエッチングすることにより、前記シールリングの上面を覆うようなアルミニウム金属層を形成する工程と、
    前記アルミニウム金属層上及び絶縁層上にパッシベーション膜を形成する工程と、
    前記パッシベーション膜に、第１マスクを用いてエッチングすることにより、前記シールリングを構成する銅金属の最上層の表面よりも底面が高い位置で終端するように、前記ダイシング領域の前記パッシベーション膜を除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
18. 前記半導体基板を準備する工程と前記第１層間絶縁膜を形成する工程との間に、
    前記半導体基板上に第２層間絶縁膜を形成する工程と、
    前記第２層間絶縁膜内に第２溝を形成してからタングステンを前記第２溝に堆積して前記半導体基板に接続されるタングステンコンタクトを形成する工程と、
    を更に有し、
    前記タングステンコンタクトは前記シールリングの一部であり、前記半導体基板と前記第１層間絶縁膜との間に前記第２層間絶縁膜が形成されることを特徴とする請求項１７に記載の半導体装置の製造方法。
19. 前記シールリングを形成する工程は、
    第２マスクを用いてエッチングすることにより前記第１溝上に前記第１層間絶縁膜内の第３溝を形成し、前記第１溝と第３溝の内部に前記銅金属を堆積することにより前記シールリングを形成する工程を含む
    ことを特徴とする請求項１７に記載の半導体装置の製造方法。
20. 前記パッシベーション膜は前記シールリングを取り囲むように除去されていることを特徴とする請求項１７に記載の半導体装置の製造方法。
21. 前記パッシベーション膜は窒化膜を含有することを特徴とする請求項１７に記載の半導体装置の製造方法。
22. 前記第２層間絶縁膜は、プラズマ酸化膜、ＦＳＧ膜、有機膜、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣＦのうちのいずれか一つで構成されていることを特徴とする請求項１８に記載の半導体装置の製造方法。
23. 前記パッシベーション膜を除去する工程によって、前記絶縁層が露出されることを特徴とする請求項１７に記載の半導体装置の製造方法。
24. 断面視において、前記アルミニウム金属層は前記シールリングの上面の一部を覆っていることを特徴とする請求項１７に記載の半導体装置の製造方法。
25. 回路形成領域とダイシング領域とを有する半導体基板を準備する工程と、
    前記半導体基板上に第１層間絶縁膜を形成する工程と、
    前記第１層間絶縁膜内に第１溝を形成する工程と、
    前記第１溝内にタングステンを埋め込んでタングステンコンタクトを形成する工程と、
    前記第１層間絶縁膜及び前記タングステンコンタクト上に第１エッチングストッパを形成する工程と、
    前記第１エッチングストッパ上に第２層間絶縁膜を形成する工程と、
    前記第２層間絶縁膜及び第１エッチングストッパ内に第２溝を形成する工程と、
    前記第２溝内にめっき法により第１銅金属を堆積する工程と、
    前記第２層間絶縁膜及び前記第２溝内に堆積された前記第１銅金属上に第２エッチングストッパを形成する工程と、
    前記第２エッチングストッパ上に第３層間絶縁膜を形成する工程と、
    前記第３層間絶縁膜及び第２エッチングストッパ内に第３溝を形成する工程と、
    前記第３溝内にめっき法により第２銅金属を堆積することにより、前記回路形成領域を取り囲むようであり、前記タングステンコンタクトと前記第２溝内に堆積された前記第１銅金属と前記第３溝内に堆積された前記第２銅金属とで構成されるシールリングを形成する工程と、
    前記第３層間絶縁膜及び前記シールリング上に絶縁層を設ける工程と、
    前記絶縁層上にアルミニウム金属膜を形成する工程と、
    前記アルミニウム金属膜をエッチングすることにより、前記シールリングの上面を覆うようなアルミニウム金属層を形成する工程と、
    前記アルミニウム金属層上及び絶縁層上にパッシベーション膜を設ける工程と、
    前記パッシベーション膜に、第１マスクを用いてエッチングすることにより、前記シールリングの前記第２銅金属の表面よりも高い位置で終端するよう、前記ダイシング領域の前記パッシベーション膜を除去する工程とを有することを特徴とする半導体装置の製造方法。
26. 前記シールリングを形成する工程は、
    第２マスクを用いてエッチングすることにより前記第３溝上に前記第３層間絶縁膜内の第４溝を形成し、前記第３溝と第４溝の内部に前記第２銅金属を堆積することにより前記シールリングを形成する工程を含むことを特徴とする請求項２５に記載の半導体装置の製造方法。
27. 前記パッシベーション膜は前記シールリングを取り囲むように除去されていることを特徴とする請求項２５に記載の半導体装置の製造方法。
28. 前記第２層間絶縁膜は、プラズマ酸化膜、ＦＳＧ膜、有機膜、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣＦのうちのいずれか一つで構成されていることを特徴とする請求項２５に記載の半導体装置の製造方法。
29. 前記第１エッチングストッパ及び前記第２エッチングストッパはプラズマ窒化膜、ＳｉＣ、ＳｉＯＮのうちのいずれか一つは含有していることを特徴とする請求項２５に記載の半導体装置の製造方法。
30. 前記第１エッチングストッパ及び前記第２エッチングストッパの膜厚は前記窒化膜の膜厚よりも薄いことを特徴とする請求項２５に記載の半導体装置の製造方法。
31. 断面視において、前記アルミニウム金属層は前記シールリングの上面の一部を覆っていることを特徴とする請求項２５に記載の半導体装置の製造方法。
32. 前記パッシベーション膜を除去する工程により、前記絶縁層が露出されることを特徴とする請求項２５に記載の半導体装置の製造方法。
33. 回路形成領域とダイシング領域とを有する半導体基板を準備する工程と、
    前記半導体基板上に第１層間絶縁膜を形成する工程と、
    前記第１層間絶縁膜内に第１溝を形成してからめっき法により銅金属を前記第１溝内に堆積することにより、前記回路形成領域を取り囲むような前記銅金属を含有するシールリングを形成する工程と、
    前記第１層間絶縁膜及び前記シールリング上に絶縁層を形成する工程と、
    前記絶縁層上にアルミニウム金属膜を形成する工程と、
    前記アルミニウム金属膜をエッチングすることにより、前記シールリングの上面を覆うようなアルミニウム金属層を形成する工程と、
    前記アルミニウム金属層上及び絶縁層上にパッシベーション膜を形成する工程と、
    前記パッシベーション膜に、第１マスクを用いてエッチングすることにより、前記ダイシング領域の前記パッシベーション膜を除去する工程と、
    を有し、
    前記パッシベーション膜を除去する工程により、前記絶縁層が露出され、
    上記エッチングに関して、前記絶縁層は前記パッシベーション膜に対してエッチング選択性を有することを特徴とする半導体装置の製造方法。
34. 前記半導体基板を準備する工程と前記第１層間絶縁膜を形成する工程との間に、
    前記半導体基板上に第２層間絶縁膜を形成する工程と、
    前記第２層間絶縁膜内に第２溝を形成してからタングステンを前記第２溝に堆積して前記半導体基板に接続されるタングステンコンタクトを形成する工程と、
    を更に有し、
    前記タングステンコンタクトは前記シールリングの一部であり、
    前記半導体基板と前記第１層間絶縁膜との間に前記第２層間絶縁膜が形成されることを特徴とする請求項３３に記載の半導体装置の製造方法。
35. 前記シールリングを形成する工程は、
    第２マスクを用いてエッチングすることにより前記第１溝上に前記第１層間絶縁膜内の第３溝を形成し、前記第１溝と第３溝の内部に前記銅金属を堆積することにより前記シールリングを形成する工程を含むことを特徴とする請求項３３に記載の半導体装置の製造方法。
36. 断面視において、前記アルミニウム金属層は前記シールリングの上面の一部を覆っており、
    前記シールリングを取り囲むように前記パッシベーション膜は除去されることを特徴とする請求項３３に記載の半導体装置の製造方法。
37. 前記パッシベーション膜は窒化膜を含有することを特徴とする請求項３３に記載の半導体装置の製造方法。
38. 前記第２層間絶縁膜は、プラズマ酸化膜、ＦＳＧ膜、有機膜、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣＦのうちのいずれか一つで構成されていることを特徴とする請求項３４に記載の半導体装置の製造方法。

Images