JP2000068269A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JP2000068269A JP2000068269A JP10237029A JP23702998A JP2000068269A JP 2000068269 A JP2000068269 A JP 2000068269A JP 10237029 A JP10237029 A JP 10237029A JP 23702998 A JP23702998 A JP 23702998A JP 2000068269 A JP2000068269 A JP 2000068269A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- wiring layer
- wiring
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
頼性が高く、かつ、腐食に対する信頼性の高い配線を備
えた半導体装置およびその製造方法を提供する。 【解決手段】 銅配線層30と、銅配線層30に比べ酸
素による腐食の少ないアルミ配線層32を銅配線層30
の上に形成した積層構造の配線層33を形成する。した
がって、配線層33が銅配線層30を有するため、エレ
クトロマイグレーションによる断線が生じ難く、大電流
を流す場合や長期間使用する場合の信頼性を向上させる
ことができる。また、配線層33形成後に配線層33が
露出した状態で酸素を含む雰囲気中における処理を行な
う場合でも、配線層33が腐食されにくい。すなわち、
大電流を流す場合や長期間使用する場合の信頼性が高
く、かつ、腐食に対する信頼性の高い配線層33を得る
ことができる。
Description
び半導体装置の製造方法に関し、特に、半導体装置の内
部配線を形成する技術に関する。
線が用いられている。アルミニウム(Al)は、比較的
低温で金(Au)との間で合金を形成することができる
ため、金ワイヤをボンディングする際の信頼性が高い。
しかし、アルミ配線はエレクトロマイグレーションによ
る断線が生じやすいことから、大電流を流す場合や長期
間使用する場合の信頼性が低い。
銅や銅合金を用いた技術が提案されている。配線として
銅や銅合金を用いれば、エレクトロマイグレーションに
よる断線が生じ難いので、大電流を流す場合や長期間使
用する場合の信頼性を向上させることができる。
場合の従来の製造工程の一部を示す。まず、図7Aに示
すように、層間膜2の上部に配線溝2aを設け、この上
に窒化チタン(TiN)等により構成されたバリアメタ
ル層4と銅配線層6を、この順に形成する。つぎに、図
7Bに示すように、CMP(化学的機械的研磨)法等を
用いて、バリアメタル層4と銅配線層6のうち不要部分
を除去することにより、配線8を形成する。
めのアニール処理や結晶欠陥を除去するための水素を用
いた加熱処理などの低温熱処理を行なう。この後、図7
Cに示すように、この上にパッシベーション膜10を形
成する。
ション膜10上に所定形状のレジスト12を形成し、レ
ジスト12をマスクとして、エッチングを行なうことに
より、配線8の一部表面をパッド部8aとして露出させ
る。つぎに、アッシング処理によりレジスト12を除去
した後、図8Bに示すように、パッド部8aに、ワイヤ
14をボンディングする。
合金を用いた配線を製造する方法には、次のような問題
がある。上述のアニール処理や水素を用いた加熱処理
は、不活性ガス雰囲気中で行なわれるが、実際には若干
の酸素を巻き込んでしまう。一方、銅や銅合金は、アル
ミニウムに比べ、酸素等により腐食されやすい。このた
め、銅配線層6が露出した状態(図7B参照)で行なわ
れる上述の低温熱処理において、露出した銅配線層6が
酸素により腐食され、最悪の場合、配線の切断に至る。
ズマを用いて行なわれるため、レジスト12をアッシン
グにより除去する際、露出したパッド部8a(図8A参
照)が酸素により腐食されてしまう。
を製造する方法には、配線を腐食させ配線の信頼性を低
下させるという問題点があった。
大電流を流す場合や長期間使用する場合の信頼性が高
く、かつ、腐食に対する信頼性の高い配線を備えた半導
体装置およびその製造方法を提供することを目的とす
る。
請求項1および請求項6の半導体装置の製造方法におい
ては、銅を含む第1の導電体層を形成するとともに、第
1の導電体層に比べ銅腐食性物質を含む雰囲気中におけ
る腐食の少ない第2の導電体層を第1の導電体層の上に
形成することにより、第1の導電体層と、第1の導電体
層を実質的に覆う第2の導電体層と、を備えた積層構造
の配線層を形成することを特徴とする。
体層を有するため、エレクトロマイグレーションによる
断線が生じ難く、大電流を流す場合や長期間使用する場
合の信頼性を向上させることができる。
による腐食の少ない第2の導電体層を第1の導電体層の
上に形成した積層構造の配線層を形成するようにしたの
で、配線層形成後に配線層が露出した状態で銅腐食性物
質を含む雰囲気中における処理を行なう場合でも、配線
層が腐食されにくい。
する場合の信頼性が高く、かつ、腐食に対する信頼性の
高い配線を得ることができる。
は、絶縁膜を形成する工程と、エッチングにより絶縁膜
に所定パターンの配線用凹部を形成する工程と、配線用
凹部内に所定パターンの第1の導電体層を形成する工程
と、所定パターンに形成された第1の導電体層および絶
縁膜上に、第2の導電体層を形成する工程と、エッチン
グにより第2の導電体層を所定パターンに形成する工程
とを備え、エッチングにより第2の導電体層を所定パタ
ーンに形成する工程に用いるマスクとして、エッチング
により絶縁膜に所定パターンの配線用凹部を形成する工
程に用いたマスクを反転したパターンのマスクを用いる
ことを特徴とする。
法を用いて配線層を形成することで、異方性エッチング
が困難な銅を含む配線層を微細加工することが可能とな
る。
成する工程に用いるマスクとして、絶縁膜に所定パター
ンの配線用凹部を形成する工程に用いたマスクを反転し
たパターンのマスクを用いることで、容易かつ完全に第
1の導電体層を実質的に覆う第2の導電体層を形成する
ことができる。
は、絶縁膜を形成する工程と、絶縁膜に所定パターンの
配線用凹部を形成する工程と、配線用凹部を含む絶縁膜
上にバリアメタル層を形成する工程と、バリアメタル層
の上に、第1の導電体層を形成する工程と、配線用凹部
以外の部分のバリアメタル層が露出するまで第1の導電
体層を研磨により除去することで、第1の導電体層を所
定パターンに形成する工程と、所定パターンに形成され
た第1の導電体層および露出したバリアメタル層上に、
第2の導電体層を形成する工程と、第2の導電体層およ
び露出したバリアメタル層を所定パターンに形成する工
程とを備えたことを特徴とする。
縁膜との間にバリアメタル層を形成することにより、銅
が絶縁層に拡散するのを防止することができる。
電体層を形成する工程においては、第1の導電体層に比
し研磨し難いバリアメタル層を研磨することなく放置
し、その後、第2の導電体層を所定パターンに形成する
際、同時にバリアメタル層を所定パターンに形成するよ
うにしたので、研磨により所定パターンの第1の導電体
層を形成する工程において、第1の導電体層にディッシ
ングが生ずることが少なくなる。したがって、より均一
な厚さの配線層を得ることができる。
拡散するのを防止することができ、かつ、ディッシング
の生じにくいより均一な厚さの配線層を得ることができ
る。
は、銅腐食性物質を含む雰囲気中で行なう処理は、配線
層が露出した状態における低温加熱処理であることを特
徴とする。
晶粒を調整するためのアニール処理や結晶欠陥を除去す
るための水素を用いた加熱処理などの低温熱処理を行な
う場合、第1の配線層は第2の配線層に覆われているた
め、巻き込まれた酸素により第1の配線層が腐食される
ことはない。
は、銅腐食性物質を含む雰囲気中で行なう処理は、配線
層が露出した状態におけるフォトレジストの灰化処理で
あることを特徴とする。
配線のためのパッド部を露出させる工程等に用いるフォ
トレジストを酸素プラズマを用いて灰化処理するような
場合であっても、第1の配線層は第2の配線層に覆われ
ているため、酸素により第1の配線層が腐食されること
はない。
は、第2の導電体層は、アルミニウムまたはアルミニウ
ム合金により構成された金属層であることを特徴とす
る。
合金化が容易なアルミニウムまたはアルミニウム合金に
より構成された金属層で第1の導電体層を覆う積層構造
の配線層を形成するようにしたので、配線層のうち外部
配線のためのパッド部において、金(Au)ワイヤを容
易かつ確実に接続することができる。
を、銅または実質的にアルミニウムを含まない銅合金に
より構成された第1の導電体層と、アルミニウムまたは
アルミニウム合金により構成され第1の導電体層を実質
的に覆うように配置された第2の導電体層と、を備えた
積層構造としたことを特徴とする。
アルミニウムを含まない銅合金により構成された第1の
導電体層を有するため、エレクトロマイグレーションに
よる断線が生じ難く、大電流を流す場合や長期間使用す
る場合の信頼性を向上させることができる。
性に優れるアルミニウムまたはアルミニウム合金により
構成された第2の導電体層で第1の導電体層を実質的に
覆うようにしたので、配線層自体の耐湿性や耐食性が高
い。
する場合の信頼性が高く、かつ、耐湿性や耐食性の高い
半導体装置を得ることができる。
る半導体装置18の断面構成の一部を示す。半導体装置
18は、絶縁膜である層間膜24上部に形成された配線
層33を備えている。配線層33は、バリアメタル層2
8、第1の導電体層である銅配線層30、別のバリアメ
タル層31および第2の導電体層であるアルミ配線層3
2を備えている。
ニウムを含まない銅合金、たとえば、銅・マグネシウム
(Cu−Mg)合金等により構成され、層間膜24上部に
形成された配線用凹部24a内に、バリアメタル層28
を介して形成されている。
比は特に限定されるものではないが、たとえば、マグネ
シウムの比率を、約1パーセント程度ないし約5パーセ
ント程度にするとよい。
上面を覆うように、バリアメタル層31を介して、アル
ミ配線層32が形成されている。アルミ配線層32は、
アルミニウムまたはアルミニウム合金、たとえば、アル
ミニウム・シリコン(Al−Si)合金、アルミニウム・
シリコン・銅(Al−Si−Cu)合金、アルミニウム・
銅(Al−Cu)合金等により構成されている。
の成分比は特に限定されるものではないが、たとえば、
シリコンの比率を、約0.5パーセント程度ないし約2
パーセント程度にするとよい。
−Si−Cu)合金の成分比は特に限定されるものではな
いが、たとえば、シリコンの比率を、約0.5パーセン
ト程度ないし約1.5パーセント程度とし、銅の比率
を、約0.5パーセント程度ないし約1.5パーセント
程度にするとよい。
の成分比は特に限定されるものではないが、たとえば、
銅の比率を、約0.5パーセント程度ないし約3パーセ
ント程度にするとよい。
に、パッシベーション膜36が形成されている。パッシ
ベーション膜36には、配線層33のパッド部33aに
到達する開口36aが設けられている。パッド部33a
には、金(Au)で構成されたワイヤ40が接続されて
いる。
20が形成されており、層間膜20の上部には、別の配
線層22が形成されている。配線層22と配線層33と
は、コンタクトホール24bを介して接続されている。
3を、銅配線層30と、銅配線層30を実質的に覆うよ
うに配置されたアルミ配線層32とを備えた積層構造と
している。
有するため、エレクトロマイグレーションによる断線が
生じ難く、大電流を流す場合や長期間使用する場合の信
頼性を向上させることができる。
に優れるアルミ配線層32で銅配線層30を実質的に覆
うようにしたので、配線層33自体の耐湿性や耐食性が
高い。つまり、図6のように、パッド部33aが露出し
ているにも拘らず、耐湿性や耐食性を確保することがで
きる。
を流す場合や長期間使用する場合の信頼性が高く、か
つ、耐湿性や耐食性が高い。
製造する方法を説明するための断面図である。図1Aな
いし図5Bおよび図6に基づいて、半導体装置18の製
造方法を説明する。
(図示せず)に設けられた層間膜20の上部に配線層2
2を形成したものを用意する。配線層22は、どのよう
にして形成してもよいが、たとえば、CMP(化学的機
械的研磨)法等を用いて形成する。配線層22の材質は
特に限定しないが、たとえば、下面および側面をバリア
メタル層で覆った銅または銅合金の層により構成するこ
とができる。
層間膜24は、たとえば、シリコン酸化物をCVD法
(化学的気相成長法)等を用いて堆積させることにより
形成する。
の上部に配線用凹部24aを形成する。配線用凹部24
aを形成するには、層間膜24の上部に所定形状のフォ
トレジスト26を形成し、フォトレジスト26をマスク
として、RIE(反応性イオンエッチング)を行なえば
よい。
のフォトレジスト(図示せず)を用いて、図2Aに示す
ように、コンタクトホール24bを形成する。
バリアメタル層28を形成する。バリアメタル層28の
材質は特に限定するものではないが、たとえば、窒化チ
タン(TiN)、窒化タンタル(TaN)、窒化タングス
テン(WN)等を用いればよい。また、バリアメタル層
28の形成方法は特に限定するものではないが、たとえ
ば、スパッタリング法や、CVD法を用いればよい。
Aに示すように、銅配線層30を形成する。銅配線層3
0の形成方法は特に限定するものではないが、たとえ
ば、めっき法や、CVD法を用いて形成することができ
る。
の導電体層)と層間膜24(絶縁膜)との間にバリアメ
タル層28を形成することで、銅配線層30の銅が層間
膜24に拡散するのを防止することができ、好都合であ
る。
を上から研磨する。研磨は、図3Bに示すように、配線
用凹部24a以外の部分に形成されたバリアメタル層2
8の上面が露出した時点で終了する。この研磨工程によ
って、銅配線層30が所定形状にパタニングされる。
別のバリアメタル層31およびアルミ配線層32をこの
順に重ねて形成する。バリアメタル層31の材質および
形成方法は特に限定するものではないが、たとえば、前
述のバリアメタル層28の材質と同様の材質を用い、バ
リアメタル層28と同様の形成方法を用いて形成するこ
とができる。また、アルミ配線層32の形成方法は特に
限定するものではないが、たとえば、スパッタリング法
等を用いて形成する。
の導電体層)とアルミ配線層32(第2の導電体層)と
の間にバリアメタル層31を形成することで、銅配線層
30の銅とアルミ配線層32のアルミニウムとの相互接
触による合金化を防止することができ、好都合である。
層32、バリアメタル層31およびバリアメタル層28
を所定形状にパタニングする。アルミ配線層32、バリ
アメタル層31およびバリアメタル層28を所定形状に
パタニングするには、アルミ配線層32の上部に所定形
状のフォトレジスト34を形成し、フォトレジスト34
をマスクとして、RIE(反応性イオンエッチング)を
行なえばよい。このフォトレジスト34は、前述の配線
用凹部24aを形成する際に用いたフォトレジスト26
(図1B参照)を反転したパターンのフォトレジストで
ある。
配線層30、バリアメタル層31、アルミ配線層32を
この順に積層した構造の配線層33が形成される。
結晶粒を調整するためのアニール処理や結晶欠陥を除去
するための水素を用いた加熱処理などの低温熱処理を行
なう。これらの処理は不活性ガス雰囲気中で行なわれる
が、実際には、銅腐食性物質である酸素を若干巻き込ん
でしまう。
および層間膜24を覆うようにパッシベーション膜36
を形成する。パッシベーション膜36の材質は特に限定
されるものではないが、たとえば、シリコン窒化膜等を
用いればよい。また、パッシベーション膜36の形成方
法は特に限定されるものではないが、たとえば、CVD
法等を用いることができる。
ション膜36上に所定形状のフォトレジスト38を形成
し、フォトレジスト38をマスクとして、RIEを行な
うことにより、パッシベーション膜36に開口36aを
設ける。これにより、配線層33の一部表面が露出す
る。この露出した部分がパッド部33aである。
りレジスト38を除去する。アッシング処理は、酸素プ
ラズマを用いて行なう。
aに、ワイヤ40をボンディングする。このようにし
て、半導体装置18を製造する。
配線層30を形成するとともに、銅配線層30に比べ酸
素による腐食の少ないアルミ配線層32を銅配線層30
の上に形成することにより、銅配線層30と、この銅配
線層30を実質的に覆うアルミ配線層32と、を備えた
積層構造の配線層33を形成するようにしている。
有するため、エレクトロマイグレーションによる断線が
生じ難く、大電流を流す場合や長期間使用する場合の信
頼性を向上させることができる。
の少ないアルミ配線層32を銅配線層30の上に形成し
た積層構造の配線層33を形成するようにしたので、配
線層33形成後に配線層33が露出した状態で酸素を含
む雰囲気中における処理を行なう場合でも、配線層33
が腐食されにくい。
する場合の信頼性が高く、かつ、腐食に対する信頼性の
高い配線層33を得ることができる。
4を形成する工程と、エッチングにより層間膜24に所
定パターンの配線用凹部24aを形成する工程と、配線
用凹部24a内に所定パターンの銅配線層30を形成す
る工程と、所定パターンに形成された銅配線層30およ
び層間膜24上に、アルミ配線層32を形成する工程
と、エッチングによりアルミ配線層32を所定パターン
に形成する工程とを備え、エッチングによりアルミ配線
層32を所定パターンに形成する工程に用いるフォトレ
ジスト34として、エッチングにより層間膜24に所定
パターンの配線用凹部24aを形成する工程に用いたフ
ォトレジスト26を反転したパターンのフォトレジスト
を用いるようにしている。
を用いて配線層33を形成することで、異方性エッチン
グが困難な銅を含む配線層33を微細加工することが可
能となる。
形成する工程に用いるフォトレジスト34として、層間
膜24に所定パターンの配線用凹部24aを形成する工
程に用いたフォトレジスト26を反転したパターンのフ
ォトレジストを用いることで、容易かつ完全に銅配線層
30を実質的に覆うアルミ配線層32を形成することが
できる。
4を形成する工程と、層間膜24に所定パターンの配線
用凹部24aを形成する工程と、配線用凹部24aを含
む層間膜24上にバリアメタル層28を形成する工程
と、バリアメタル層28の上に、銅配線層30を形成す
る工程と、配線用凹部24a以外の部分のバリアメタル
層28が露出するまで銅配線層30を研磨により除去す
ることで、銅配線層30を所定パターンに形成する工程
と、所定パターンに形成された銅配線層30および露出
したバリアメタル層28上に、アルミ配線層32を形成
する工程と、アルミ配線層32および露出したバリアメ
タル層28を所定パターンに形成する工程とを備えてい
る。
の間にバリアメタル層28形成することにより、銅配線
層30に含まれる銅が層間膜24に拡散するのを防止す
ることができる。
30を形成する工程においては、銅配線層30に比し研
磨し難いバリアメタル層28を研磨することなく放置
し、その後、アルミ配線層32を所定パターンに形成す
る際、同時にバリアメタル層28を所定パターンに形成
するようにしたので、研磨により所定パターンの銅配線
層30を形成する工程において、銅配線層30にディッ
シングが生ずることが少なくなる。したがって、より均
一な厚さの配線層33を得ることができる。
膜24に拡散するのを防止することができ、かつ、ディ
ッシングの生じにくいより均一な厚さの配線層33を得
ることができる。
Bに示すように、CMP法を用いて、バリアメタル層4
と銅配線層6の不要部分を同時に除去している。上述の
ように、バリアメタル層4に比し銅配線層6の方が研磨
されやすいので、このような従来の方法では、銅配線層
6の上部にディッシング(さら状の凹部)6aが生じて
しまう。特に、パッド部8aのように配線の投影面積が
大きい部分では、ディッシングが深くなる。このため、
配線8の厚さがかなり薄い部分が生じ、配線の信頼性が
低下する等の不都合が生ずることとなる。
は、酸素を含む雰囲気中で行なう処理として、配線層3
3が露出した状態における低温加熱処理が含まれる。
するためのアニール処理や結晶欠陥を除去するための水
素を用いた加熱処理などの低温熱処理を行なう場合、銅
配線層30はアルミ配線層32に覆われているため、こ
のような処理の際に巻き込まれた酸素により銅配線層3
0が腐食されることはない。
む雰囲気中で行なう処理として、配線層33が露出した
状態におけるフォトレジストのアッシング処理が含まれ
る。
ボンディングするためのパッド部33aを露出させる工
程等に用いるフォトレジスト38を酸素プラズマを用い
てアッシング処理するような場合であっても、銅配線層
30はアルミ配線層32に覆われているため、露出した
銅配線層30が酸素により腐食されることはない。
線層32は、アルミニウムまたはアルミニウム合金によ
り構成されている。
u)との合金化が容易なアルミニウムまたはアルミニウ
ム合金により構成されたアルミ配線層32で銅配線層3
0を覆う積層構造の配線層33を形成するようにしたの
で、パッド部33aにおいて、金(Au)により構成さ
れたワイヤ40を容易かつ確実にボンディングすること
ができる。
性物質を含む雰囲気中で行なう処理として、低温加熱処
理やフォトレジストの灰化処理を例示したが、この発明
における銅腐食性物質を含む雰囲気中で行なう処理は、
これに限定されるものではない。
メタル層28およびバリアメタル層31を持つ配線層に
ついて説明したが、この発明は、バリアメタル層28お
よびバリアメタル層31のいずれか一方または双方を持
たない配線層にも適用することができる。
導電体層として、アルミニウムまたはアルミニウム合金
により構成された金属層を例に説明したが、第2の導電
体層は、アルミニウムまたはアルミニウム合金により構
成された金属層に限定されるものではない。第2の導電
体層は、要は、第1の導電体層に比べ銅腐食性物質を含
む雰囲気中における腐食の少ない導電体層であればよ
い。
性物質として酸素を例示したが、銅腐食性物質は、酸素
に限定されるものではない。
法を用いて配線層を形成する場合を例に説明したが、こ
の発明はこれに限定されるものではない。CMP法以外
の方法を用いて配線層を形成する場合にも、この発明を
適用することができる。
による半導体装置18の製造方法を説明するための断面
図である。
による半導体装置18の製造方法を説明するための断面
図である。
による半導体装置18の製造方法を説明するための断面
図である。
による半導体装置18の製造方法を説明するための断面
図である。
による半導体装置18の製造方法を説明するための断面
図である。
断面構成の一部を示す図面である。
造方法を説明するための断面図である。
造方法を説明するための断面図である。
Claims (8)
- 【請求項1】配線層を形成する工程と、形成された配線
層が露出している状態において銅腐食性物質を含む雰囲
気中で処理を行なう工程と、を有する半導体装置の製造
方法であって、 配線層を形成する工程において、 銅を含む第1の導電体層を形成するとともに、第1の導
電体層に比べ銅腐食性物質を含む雰囲気中における腐食
の少ない第2の導電体層を第1の導電体層の上に形成す
ることにより、第1の導電体層と、第1の導電体層を実
質的に覆う第2の導電体層と、を備えた積層構造の配線
層を形成すること、 を特徴とする、半導体装置の製造方法。 - 【請求項2】請求項1の半導体装置の製造方法におい
て、 前記配線層を形成する工程は、 絶縁膜を形成する工程と、 エッチングにより前記絶縁膜に所定パターンの配線用凹
部を形成する工程と、 配線用凹部内に所定パターンの前記第1の導電体層を形
成する工程と、 所定パターンに形成された第1の導電体層および前記絶
縁膜上に、前記第2の導電体層を形成する工程と、 エッチングにより第2の導電体層を所定パターンに形成
する工程と、 を備え、 エッチングにより第2の導電体層を所定パターンに形成
する工程に用いるマスクとして、エッチングにより絶縁
膜に所定パターンの配線用凹部を形成する工程に用いた
マスクを反転したパターンのマスクを用いること、 を特徴とするもの。 - 【請求項3】請求項1の半導体装置の製造方法におい
て、 前記配線層を形成する工程は、前記第1の導電体層の下
部にさらにバリアメタル層を備えた配線層を形成する工
程であって、 絶縁膜を形成する工程と、 前記絶縁膜に所定パターンの配線用凹部を形成する工程
と、 配線用凹部を含む前記絶縁膜上にバリアメタル層を形成
する工程と、 バリアメタル層の上に、前記第1の導電体層を形成する
工程と、 配線用凹部以外の部分のバリアメタル層が露出するまで
第1の導電体層を研磨により除去することで、第1の導
電体層を所定パターンに形成する工程と、 所定パターンに形成された第1の導電体層および露出し
たバリアメタル層上に、前記第2の導電体層を形成する
工程と、 第2の導電体層および前記露出したバリアメタル層を所
定パターンに形成する工程と、 を備えたことを特徴とするもの。 - 【請求項4】請求項1ないし請求項3のいずれかの半導
体装置の製造方法において、 前記銅腐食性物質を含む雰囲気中で行なう処理は、前記
配線層が露出した状態における低温加熱処理であるこ
と、 を特徴とするもの。 - 【請求項5】請求項1ないし請求項3のいずれかの半導
体装置の製造方法において、 前記銅腐食性物質を含む雰囲気中で行なう処理は、前記
配線層が露出した状態におけるフォトレジストの灰化処
理であること、 を特徴とするもの。 - 【請求項6】請求項1ないし請求項5のいずれかの半導
体装置の製造方法において、 前記第1の導電体層は、銅または実質的にアルミニウム
を含まない銅合金により構成された金属層であること、 を特徴とするもの。 - 【請求項7】請求項1ないし請求項6のいずれかの半導
体装置の製造方法において、 前記第2の導電体層は、アルミニウムまたはアルミニウ
ム合金により構成された金属層であること、 を特徴とするもの。 - 【請求項8】外気に接する部分を有する配線層を備えた
半導体装置において、 当該配線層を、銅または実質的にアルミニウムを含まな
い銅合金により構成された第1の導電体層と、アルミニ
ウムまたはアルミニウム合金により構成され第1の導電
体層を実質的に覆うように配置された第2の導電体層
と、を備えた積層構造としたこと、 を特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10237029A JP2000068269A (ja) | 1998-08-24 | 1998-08-24 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10237029A JP2000068269A (ja) | 1998-08-24 | 1998-08-24 | 半導体装置および半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005286371A Division JP2006024968A (ja) | 2005-09-30 | 2005-09-30 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000068269A true JP2000068269A (ja) | 2000-03-03 |
Family
ID=17009348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10237029A Pending JP2000068269A (ja) | 1998-08-24 | 1998-08-24 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000068269A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351920A (ja) * | 2000-06-07 | 2001-12-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002313910A (ja) * | 2001-04-13 | 2002-10-25 | Fujitsu Ltd | 半導体装置とその製造方法 |
US6897143B2 (en) | 1999-10-04 | 2005-05-24 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device including two-step polishing operation for cap metal |
JP2008060606A (ja) * | 2007-11-14 | 2008-03-13 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2008135692A (ja) * | 2006-10-24 | 2008-06-12 | Denso Corp | 半導体装置 |
US7755192B2 (en) | 2008-03-25 | 2010-07-13 | Tohoku University | Copper interconnection structure, barrier layer including carbon and hydrogen |
JP2011091445A (ja) * | 2011-02-04 | 2011-05-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US8258626B2 (en) | 2008-09-16 | 2012-09-04 | Advanced Interconnect Materials, Llc | Copper interconnection, method for forming copper interconnection structure, and semiconductor device |
US8324730B2 (en) | 2008-12-19 | 2012-12-04 | Advanced Interconnect Materials Llc | Copper interconnection structure and method for forming copper interconnections |
-
1998
- 1998-08-24 JP JP10237029A patent/JP2000068269A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6897143B2 (en) | 1999-10-04 | 2005-05-24 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device including two-step polishing operation for cap metal |
JP2001351920A (ja) * | 2000-06-07 | 2001-12-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4523194B2 (ja) * | 2001-04-13 | 2010-08-11 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
JP2002313910A (ja) * | 2001-04-13 | 2002-10-25 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2008135692A (ja) * | 2006-10-24 | 2008-06-12 | Denso Corp | 半導体装置 |
JP2008060606A (ja) * | 2007-11-14 | 2008-03-13 | Renesas Technology Corp | 半導体装置の製造方法 |
US7755192B2 (en) | 2008-03-25 | 2010-07-13 | Tohoku University | Copper interconnection structure, barrier layer including carbon and hydrogen |
US8163649B2 (en) | 2008-03-25 | 2012-04-24 | Advanced Interconnect Materials, Llc | Copper interconnection structure, semiconductor device, and method for forming copper interconnection structure |
US8258626B2 (en) | 2008-09-16 | 2012-09-04 | Advanced Interconnect Materials, Llc | Copper interconnection, method for forming copper interconnection structure, and semiconductor device |
US8420535B2 (en) | 2008-09-16 | 2013-04-16 | Advanced Interconnect Materials, Llc | Copper interconnection, method for forming copper interconnection structure, and semiconductor device |
US8324730B2 (en) | 2008-12-19 | 2012-12-04 | Advanced Interconnect Materials Llc | Copper interconnection structure and method for forming copper interconnections |
US8580688B2 (en) | 2008-12-19 | 2013-11-12 | Advanced Interconect Materials, LLC | Copper interconnection structure and method for forming copper interconnections |
JP2011091445A (ja) * | 2011-02-04 | 2011-05-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7220663B2 (en) | Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby | |
US8035230B2 (en) | Semiconductor device and method for manufacturing same | |
US6376353B1 (en) | Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects | |
JP4555540B2 (ja) | 半導体装置 | |
US7795128B2 (en) | Method of manufacturing a semiconductor device having an enhanced electrode pad structure | |
US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
US20080073790A1 (en) | METHOD OF FABRICATING A WIRE BOND PAD WITH Ni/Au METALLIZATION | |
US20050029665A1 (en) | Barrier-less integration with copper alloy | |
JP3737482B2 (ja) | 自己不動態化Cu合金を用いて接着されたCuパッド/Cuワイヤ | |
US6130157A (en) | Method to form an encapsulation layer over copper interconnects | |
JP2003031575A (ja) | 半導体装置及びその製造方法 | |
JP3149846B2 (ja) | 半導体装置及びその製造方法 | |
JP2010508673A (ja) | 終端アルミニウム金属層のないメタライゼーション層積層体 | |
US6620721B1 (en) | Method of forming a self-aligning pad | |
JP2000068269A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH08264538A (ja) | 配線の形成方法 | |
JPH02125447A (ja) | 半導体装置およびその製造方法 | |
JP3647631B2 (ja) | 半導体装置及びその製造方法 | |
US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
JP2006024968A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
JPS61214538A (ja) | 配線構造体の製造方法 | |
JP2723023B2 (ja) | 半導体装置およびその製造方法 | |
JP2003243392A (ja) | 半導体装置及びその製造方法 | |
JP2007194566A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050802 |