JP2009054646A

JP2009054646A - 半導体装置

Info

Publication number: JP2009054646A
Application number: JP2007217422A
Authority: JP
Inventors: Ryosuke Nakagawa; 良輔中川
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2007-08-23
Filing date: 2007-08-23
Publication date: 2009-03-12

Abstract

【課題】配線間におけるリーク電流の発生を防止することができる、半導体装置を提供する。
【解決手段】層間絶縁膜１は、ＳｉＯ₂からなる。層間絶縁膜１には、その上面から掘り下がった溝２ａ，２ｂが形成されている。この溝２ａ，２ｂには、ＣｕＭｎからなる配線４ａ，４ｂが埋設されている。層間絶縁膜１および配線４ａ、４ｂ上には、ＳｉＯ₂からなるバリア形成用膜５が積層されている。バリア形成用膜５上には、パッシベーション膜６が積層されている。また、配線４ａ，４ｂと層間絶縁膜１およびバリア形成用膜５との間には、ＭｎＳｉＯからなるバリア膜３ａ，３ｂが介在されている。このバリア膜３ａ，３ｂによって、配線４ａ，４ｂの全面が被覆されている。
【選択図】図１

Description

本発明は、半導体装置に関する。

半導体装置では、Ａｌ（アルミニウム）合金からなるＡｌ配線を備えるものが最も一般的である。
図３は、Ａｌ配線を備える半導体装置の表層部の模式的な断面図である。
Ａｌ配線３１は、たとえば、ＳｉＯ₂（酸化シリコン）からなる層間絶縁膜３２上に所定のパターンで形成されている。このＡｌ配線３１は、Ａｌ合金からなる主配線層３３の上下をＴｉＮ（窒化チタン）／Ｔｉ（チタン）からなる反射防止膜３４とＴｉ／ＴｉＮ／Ｔｉからなるバリア膜３５とで挟み込んだ積層構造を有している。Ａｌ配線３１の表面は、Ａｌ配線３１の腐食防止のために、ＳｉＮ（窒化シリコン）からなるパッシベーション膜３６により覆われている。
特開平１０−２０９１５５号公報

ところが、図３に示す構造では、Ａｌ配線３１がＳｉＯ₂からなる層間絶縁膜３２とパッシベーション膜３６との界面に接しているため、Ａｌ配線３１間に、その界面を伝って流れるリーク電流が発生するおそれがある。
そこで、本発明の目的は、配線間におけるリーク電流の発生を防止することができる、半導体装置を提供することである。

前記の目的を達成するための請求項１記載の発明は、ＳｉおよびＯを含む絶縁性材料からなる層間絶縁膜と、Ｃｕを含む導電性材料からなり、前記層間絶縁膜の上面から掘り下がった溝に埋設された配線と、ＳｉおよびＯを含む絶縁性材料からなり、前記層間絶縁膜および前記配線上に積層されたバリア形成用膜と、前記バリア形成用膜上に積層されたパッシベーション膜と、Ｍｎ_xＳｉ_yＯ_z（ｘ，ｙ，ｚ：零よりも大きい数）からなり、前記配線と前記層間絶縁膜および前記バリア形成用膜との間に介在され、前記配線の全面を被覆するバリア膜とを含む、半導体装置である。

この構成によれば、層間絶縁膜は、Ｓｉ（シリコン）およびＯ（酸素）を含む絶縁性材料からなる。層間絶縁膜には、その上面から掘り下がった溝が形成されている。この溝には、Ｃｕを含む導電性材料からなる配線が埋設されている。層間絶縁膜および配線上には、ＳｉおよびＯを含む絶縁性材料からなるバリア形成用膜が積層されている。バリア形成用膜上には、パッシベーション膜が積層されている。また、配線と層間絶縁膜およびバリア形成用膜との間には、Ｍｎ_xＳｉ_yＯ_z（以下、単に「ＭｎＳｉＯ」という。）からなるバリア膜が介在されている。このバリア膜によって、配線の全面が被覆されている。そのため、配線は、層間絶縁膜とパッシベーション膜との界面に接触しない。その結果、配線間を層間絶縁膜とパッシベーション膜との界面を伝って流れるリーク電流の発生を防止することができる。

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態における半導体装置の構造を示す模式的な断面図である。
この半導体装置は、たとえば、半導体基板（図示せず）上に複数の配線層とＳｉＯ₂からなる層間絶縁膜とが交互に積層された、いわゆる多層配線構造を有している。最上の層間絶縁膜１には、その上面から掘り下がった溝２ａ，２ｂが互いに間隔を空けて形成されている。

溝２ａ，２ｂには、それぞれＭｎ（マンガン）を含んだＣｕ（以下、単に「ＣｕＭｎ」という。）からなる配線４ａ，４ｂが埋設されている。配線４ａ，４ｂの上面は、層間絶縁膜１の上面と面一をなしている。配線４ａ，４ｂには、たとえば、１００〜１０００Ｖの高電圧が印加される。
配線４ａ，４ｂおよび層間絶縁膜１上には、ＳｉＯ₂からなるバリア形成用膜５が積層されている。このバリア形成用膜５上には、ＳｉＮからなるパッシペーション膜６が積層されている。

配線４ａと層間絶縁膜１およびバリア形成用膜５との界面には、ＭｎＳｉＯからなるバリア膜３ａが形成されている。また、配線４ｂと層間絶縁膜１およびバリア形成用膜５との界面には、ＭｎＳｉＯからなるバリア膜３ｂが形成されている。
図２Ａ〜２Ｅは、図１の半導体装置の製造方法を示す模式的な断面図である。
まず、層間絶縁膜１上に、溝２ａ，２ｂを形成すべき部分に対応する位置に開口を有するマスク（図示せず）が形成される。このマスクを介して、層間絶縁膜１がエッチングされることにより、図２Ａに示すように、層間絶縁膜１の上面に溝２ａ，２ｂが形成される。

次いで、図２Ｂに示すように、スパッタ法により、溝２ａ，２ｂの内面を含む層間絶縁膜１上に、Ｃｕ−Ｍｎ合金からなるシード膜７が形成される。
その後、図２Ｃに示すように、めっき法により、シード膜７上に、Ｃｕからなる金属膜８が形成される。金属膜８は、溝２ａ，２ｂを埋め尽くす厚さに形成される。
その後、熱処理が行われることによって、図２Ｄに示すように、シード膜７中のＭｎが、層間絶縁膜１に含まれるＳｉおよびＯ（酸素）と結合し、ＭｎＳｉＯ膜９が形成される。また、このとき、シード膜７中のＭｎの一部は、金属膜８中を移動し、金属膜８の表面に析出する。なお、ＭｎＳｉＯ膜９の形成に伴って、シード膜７は、金属膜８と実質的に一体となる。また、シード膜７中のＭｎの一部が金属膜８中に拡散することにより、金属膜８には、Ｍｎが微量に含まれる。

次いで、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、銅膜８およびＭｎＳｉＯ膜９が研磨される。この研磨処理は、図２Ｅに示すように、銅膜８およびＭｎＳｉＯ膜９の溝２ａ，２ｂ外に形成されている不要部分がすべて除去されて、溝２ａ，２ｂ外の層間絶縁膜１の表面が露出し、その層間絶縁膜１の表面と溝２ａ，２ｂ内の銅膜８の表面とが面一になるまで続けられる。これにより、溝２ａに埋設された配線４ａおよびＭｎＳｉＯ膜９ａと、溝２ｂに埋設された配線４ｂおよびＭｎＳｉＯ膜９ｂとが得られる。

次に、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、層間絶縁膜１および配線４ａ，４ｂの上にバリア形成用膜５が積層される。
バリア形成用膜５の積層後、熱処理が再び行われる。この熱処理によって、図２Ｆに示すように、配線４ａ中に残留していたＭｎがバリア形成用膜５に含まれるＳｉおよびＯと結合し、バリア形成用膜５と配線４ａとの間に、ＭｎＳｉＯ膜１０ａが形成される。その結果、層間絶縁膜１と配線４ａとの間、およびバリア形成用膜５と配線４ａとの間に、ＭｎＳｉＯ膜９ａ，１０ａからなるバリア膜３ａが形成される。また、配線４ｂ中に残留していたＭｎがバリア形成用膜５に含まれるＳｉおよびＯと結合し、バリア形成用膜５と配線４ｂとの間に、ＭｎＳｉＯ膜１０ｂが形成される。その結果、層間絶縁膜１と配線４ｂとの間、およびバリア形成用膜５と配線４ｂとの間に、ＭｎＳｉＯ膜９ｂ，１０ｂからなるバリア膜３ｂが形成される。

この後、バリア形成用膜５上に、ＣＶＤ法により、パッシベーション膜６が積層される。これにより、図１に示す半導体装置を得ることができる。
以上のように、層間絶縁膜１は、ＳｉＯ₂からなる。層間絶縁膜１には、その上面から掘り下がった溝２ａ，２ｂが形成されている。この溝２ａ，２ｂには、ＣｕＭｎからなる配線４ａ，４ｂが埋設されている。層間絶縁膜１および配線４ａ、４ｂ上には、ＳｉＯ₂からなるバリア形成用膜５が積層されている。バリア形成用膜５上には、パッシベーション膜６が積層されている。また、配線４ａ，４ｂと層間絶縁膜１およびバリア形成用膜５との間には、ＭｎＳｉＯからなるバリア膜３ａ，３ｂが介在されている。このバリア膜３ａ，３ｂによって、配線４ａ，４ｂの全面が被覆されている。そのため、配線４ａ，４ｂは、層間絶縁膜１とパッシベーション膜６との界面に接触しない。その結果、配線４ａ，４ｂ間を層間絶縁膜１とパッシベーション膜６との界面を伝って流れるリーク電流の発生を防止することができる。

以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、層間絶縁膜１およびバリア形成用膜５の材料として、ＳｉＯ₂を例示したが、ＳｉおよびＯを含む材料であればよく、たとえば、ＳｉＯＣ（炭素が添加された酸化シリコン）などを用いることができる。

また、上記の実施形態では、層間絶縁膜１と配線４ａ，４ｂとの間にＭｎＳｉＯ膜９ａ，９ｂを形成する熱処理と、バリア形成用膜５と配線４ａ，４ｂとの間にＭｎＳｉＯ膜１０ａ，１０ｂを形成する熱処理とを２回の工程に分けて行っているが、ＭｎＳｉＯ膜９ａ，９ｂ，１０ａ，１０ｂは、１回の熱処理工程によって形成されてもよい。すなわち、金属膜８を堆積させた後に、熱処理を行わずに、バリア形成用膜５を積層した後に熱処理を行うことにより、層間絶縁膜１と配線４ａとの間、ならびに、バリア形成用膜５と配線４ａとの間にＭｎＳｉＯからなるバリア膜３ａ（ＭｎＳｉＯ膜９ａ，１０ａ）が形成され、層間絶縁膜１と配線４ｂとの間、ならびに、バリア形成用膜５と配線４ｂとの間にＭｎＳｉＯからなるバリア膜３ｂ（ＭｎＳｉＯ膜９ｂ，１０ｂ）が形成されてもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

本発明の一実施形態に係る半導体装置の構造を模式的に示す断面図である。半導体装置の製造工程を示す模式的な断面図である。図２Ａの次の工程を示す模式的な断面図である。図２Ｂの次の工程を示す模式的な断面図である。図２Ｃの次の工程を示す模式的な断面図である。図２Ｄの次の工程を示す模式的な断面図である。図２Ｅの次の工程を示す模式的な断面図である。従来の多層配線構造の最上層部分を示す模式的な断面図である。

符号の説明

１層間絶縁膜
２ａ溝
２ｂ溝
３ａバリア膜
３ｂバリア膜
４ａ配線
４ｂ配線
５バリア形成用膜
６パッシベーション膜

Claims

ＳｉおよびＯを含む絶縁性材料からなる層間絶縁膜と、
Ｃｕを含む導電性材料からなり、前記層間絶縁膜の上面から掘り下がった溝に埋設された配線と、
ＳｉおよびＯを含む絶縁性材料からなり、前記層間絶縁膜および前記配線上に積層されたバリア形成用膜と、
前記バリア形成用膜上に積層されたパッシベーション膜と、
Ｍｎ_xＳｉ_yＯ_z（ｘ，ｙ，ｚ：零よりも大きい数）からなり、前記配線と前記層間絶縁膜および前記バリア形成用膜との間に介在され、前記配線の全面を被覆するバリア膜とを含む、半導体装置。