JP5734757B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5734757B2
JP5734757B2 JP2011134043A JP2011134043A JP5734757B2 JP 5734757 B2 JP5734757 B2 JP 5734757B2 JP 2011134043 A JP2011134043 A JP 2011134043A JP 2011134043 A JP2011134043 A JP 2011134043A JP 5734757 B2 JP5734757 B2 JP 5734757B2
Authority
JP
Japan
Prior art keywords
film
wiring
wirings
forming
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011134043A
Other languages
English (en)
Other versions
JP2013004716A (ja
Inventor
林 厚 伸 磯
林 厚 伸 磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011134043A priority Critical patent/JP5734757B2/ja
Priority to US13/362,174 priority patent/US8779590B2/en
Publication of JP2013004716A publication Critical patent/JP2013004716A/ja
Application granted granted Critical
Publication of JP5734757B2 publication Critical patent/JP5734757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置の製造方法に関する。
最先端の半導体装置で用いられる微細化された多層配線において、配線のついてのＲＣ時定数を低減する施策、すなわち配線間の容量を低減する施策として配線間にエアギャップを形成する手法が提案されている。
特開２０１０−１６５８６４号公報
本発明は、高温化下でも安定な高信頼性を有する配線を容易に精度良く形成する方法を提供するものである。
本発明の実施形態によれば、半導体装置の製造方法は、半導体基板上方に窒化チタンからなる第１の絶縁層を形成し、前記第１の絶縁層に複数の溝を形成し、前記複数の溝の底面及び側壁下部を覆う部分が前記複数の溝の側壁上部を覆う部分よりも厚くなるように、前記複数の溝の底面及び側壁を覆うバリアメタルを形成し、前記複数の溝であって、前記バリアメタル上に金属膜を埋め込み、複数の配線を形成し、前記第１の絶縁層を除去して、隣り合う前記複数の配線の間に前記配線に接するような空隙を形成し、前記複数の配線の上面に、金属又は酸化物からなるキャップ膜を形成し、前記キャップ膜を形成した後、前記複数の配線の上面及び側壁を覆うようにシリコンナイトライドカーバイド膜、又は、窒化ボロン膜からなる拡散防止膜を形成し、前記複数の配線の上面を覆い、且つ、前記複数の配線間に前記空隙が形成されるように、前記複数の配線の上に第２の絶縁層を形成する。
第１の実施形態にかかる半導体装置の製造工程を説明するための断面図（その１）である。 第１の実施形態にかかる半導体装置の製造工程を説明するための断面図（その２）である。 第１の実施形態にかかる半導体装置の製造工程を説明するための断面図（その３）である。 第１の実施形態にかかる半導体装置の製造工程を説明するための断面図（その４）である。 第１の実施形態にかかる半導体装置の製造工程を説明するための断面図（その５）である。 第１の実施形態にかかる半導体装置の断面図である。 第２の実施形態にかかる半導体装置の断面図である。 第３の実施形態にかかる半導体装置の製造工程を説明するための断面図（その１）である。 第３の実施形態にかかる半導体装置の製造工程を説明するための断面図（その２）である。 第３の実施形態にかかる半導体装置の製造工程を説明するための断面図（その３）である。
以下、図面を参照して実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
エアギャップ（空隙）の形成方法としては主に２つ挙げられる。一つは、犠牲膜として誘電率の比較的低い酸化膜を用い、酸化膜に形成した溝に金属膜を埋め込むことにより配線を形成し、さらにリソグラフィプロセスにより酸化膜をエッチングして、配線間にエアギャップを形成する方法である。もう一つは、熱、紫外線（Ultra Violet）、又は、電子線（Electron Beam）により気化する材料を犠牲膜として用いることにより、配線間にエアギャップを形成する方法である。
いずれの方法においても、金属配線の両隣にエアギャップが接する構造が形成される。このような構造においては、金属配線の熱膨張を抑制する膜が無いがために、例えばエレクトロマイグレーションやストレスマイグレーションといった不良が起きやすくなることが懸念される。
さらに、犠牲膜として酸化膜を用いたエアギャップの形成方法によれば、配線に隣接する酸化膜から配線に水分が吸収され、配線を劣化させる恐れがある。よって、このような配線の劣化を防止するために、厚い金属膜で配線を覆う必要がある。また、この酸化膜を用いた形成方法においては、配線を形成する際に酸化膜中にダメージが生じ、この酸化膜のうちのダメージを受けた部分を選択的にエッチングすることによりエアギャップを形成している。従って、自由にエアギャップの大きさを制御して、配線間容量を所望のものとして形成することは難しい。さらに、この形成方法においては、酸化膜に形成された溝に金属膜を埋め込み、ＣＭＰ（Chemical Mechanical Planarization）を行うことにより形成する、すなわち、ダマシンプロセスにより配線を形成しているが、酸化膜はＣＭＰを行う際の削りしろを有する必要であり、言い換えると、酸化膜を所望の厚さよりも削りしろの分だけ厚く形成する必要がある。よって、厚く形成された酸化膜の溝は高アスペクト比を有し、このような高いアスペクト比を持つ溝に金属膜を埋め込むことは難しい。
また、もう一つのエアギャップ形成方法である、気化する材料を犠牲膜として用いる方法によれば、気化する材料は高価なものであるため、半導体装置の製造コストを上昇させることとなる。
（第１の実施形態）
本実施形態の半導体装置の製造方法を図１から図５に示す。ここでは、例として銅を用いた配線の間にエアギャップを形成する場合を説明するが、本発明においては、配線の材料は銅に限られるものではなく、アルミニウム、タングステン、モリブデン、ルテニウム、ニッケルシリサイド、コバルトシリサイド等、配線に使用することができる各種の材料を用いることができる。
まず、下層配線層（不図示）と接続するコンタクト層１０を形成する。詳細には、例えば酸化シリコン膜からなる絶縁層２０に、導電材料としてタングステンや銅を用いたコンタクト２１を形成する。その上に、シリコンナイトライドカーバイド（Ｓｉ（Ｃ）Ｎ）、窒化ボロン（ＢＮ）等からなる拡散防止層１１と、窒化チタン（ＴｉＮ）層（第１の絶縁層）１２とを順次形成し、その上に例えば光リソグラフィやＥＵＶ（Extreme Ultra Violet）のようなパターニング形成を行うための積層構造３０を堆積する。なお、拡散防止層１１は、窒化チタン層１２をエッチングする際にエッチングストッパとしての役割を持ち、さらに、後の工程で形成される拡散防止膜と一体となって配線を均一に覆い、配線の膨張・拡散を防ぐための膜としての役割を有する。また、この積層構造３０は、下地膜３１とレジスト膜３２とからなるものとすることができ、例えば下地膜３１としてはカーボンを含むＣＶＤ（chemical vapor deposition）膜や塗布による有機膜を用いることができる。また、下地膜３１とレジスト膜３２との間にシリコンを含有する有機膜（不図示）を形成しても良い。
そして、図１（ａ）に示されるように、レジスト膜３２にパターニングを行う。
図１（ｂ）に示されるように、パターニングされたレジスト膜３２に従って、下地膜３１と窒化チタン層１２と拡散防止層１１とを、ＲＩＥ（Reactive Ion Etching）等を用いてパターニングを行い、溝４０を形成する。窒化チタン層１２をＲＩＥでエッチングする場合は、Ｃｌ２とＡｌを含むガスを用いることが好ましく、Ｓｉ（Ｃ）Ｎからなる拡散防止層１１をエッチングする場合はフッ素を含む例えばフッ化炭素（ＣＦ４）のようなガスを用いることが好ましい。さらに、下地膜３１を除去し、溝４０の側壁に堆積した残渣を除去するために例えば希フッ酸のような薬液にて洗浄を行うことが好ましい。
次に、窒化チタン層１２と拡散防止層１１とに対するパターニングにより形成された溝４０に、銅膜１４を埋め込むことにより配線を形成する。先に述べたように、配線の材料は銅に限られるものではなく、アルミニウム、タングステン、モリブデン、ルテニウム、ニッケルシリサイド、コバルトシリサイド等を用いることができる。
詳細には、図２（ｃ）に示されるように、拡散防止層１１及び窒化チタン層１２に設けられた溝４０の底面及び側壁を覆うように、例えばタンタル、マンガン、ルテニウムやそれら窒化物、またはそれらの組み合わせからなる金属をバリアメタル１３として成膜する。この際、ＰＶＤ（Physical Vapor Deposition）、ＣＶＤ、ＡＬＤ（Atomic Layer Deposition）等の方法を用いて成膜することが好ましい。なお、バリアメタル１３は、溝４０の底面及び側壁下部を覆う部分、詳細には、拡散防止層１１と接する部分と、コンタクト層１０の絶縁層２０と接する部分とにおいては、これらの層からの水分が配線１５に吸収されることを防ぐために、２ｎｍ以上の膜厚が確保できるように成膜することが好ましい。また、窒化チタン層１２は水分を含まないことから、配線が窒化チタン層１２からの水分を吸収し配線が劣化する恐れがないため、バリアメタル１３を用いて配線の窒化チタン層１２からの水分の吸収を防止する必要はない。従って、バリアメタル１３の溝４０の側壁上部を覆う部分の膜厚は、言い換えると、バリアメタル１３の窒化チタン層１２と配線との間に位置する部分の膜厚は、限定されず、例えば、この箇所においてはバリアメタル１３が不均一であったり、不連続なものであったり、膜厚が２ｎｍ以下のものであってもかまわない。
次いで、図２（ｄ）に示されるように、例えばＰＶＤ、ＣＶＤ、ＥＣＤ（Electro Chemical Deposition）等により銅膜１４を成膜し、アニールにより粒成長を促して、拡散防止層１１及び窒化チタン層１２に設けられた溝４０に銅膜１４を埋め込む。なお、バリアメタル１３を成膜せずに、銅膜１４を埋め込んでも良い。バリアメタル１３を成膜せずに、溝４０にマンガンを含む銅膜１４をＰＶＤにより成膜した場合には、その後に行われるアニールなどの熱履歴により、ＭｎＳｉｘＯｙ（０＜Ｘ, ｙ＜１）のような材料が配線の表面に析出されることとなる。この表面に析出した材料は、この後に行われる窒化チタン層１２の除去時の配線の保護膜として機能することができる。
この後、図３（ｅ）に示されるように、ＣＭＰを用いて余剰な銅膜１４を除去し、配線１５を形成する。この際、例えば渦電流を測定するような制御機器をＣＭＰプロセス装置に組み込む事により、銅膜１４と窒化チタン層１２との界面を検知させＣＭＰの制御精度を向上させることができる。なお、窒化チタン層１２と銅膜１４とはＣＭＰの選択比が高いため、窒化チタン層１２の界面の検出は容易であることから、ＣＭＰによる削りしろを考慮して窒化チタン層１２を厚く形成する必要はない。従って、溝４０のアスペクト比は小さくなることから、銅膜１４の埋め込み性が向上することとなる。さらに、ＣＭＰの選択性が高いことから、タッチアップＣＭＰ等の工程は不要となり、工程を削減することができる。
続いて、図３（ｆ）に示されるように、窒化チタン層１２をエッチングにより除去して、隣り合う配線１５の間に、配線１５に接するようなエアギャップ１９を形成する。この際、窒化チタン層１２をエッチングする薬液としては、配線１５及びバリアメタル１３を溶解しないような薬液を選択することが好ましく、例えば過酸化水素水を主体する薬液を用いて、窒化チタン層１２を酸化除去する。
次に、図４（ｇ）に示されるように、配線１５の上面に、銅シリコンナイトライド（ＣｕＳｉＮ）、コバルトタングステンリン（ＣｏＷＰ）、コバルトタングステンホウ素（ＣｏＷＢ）、コバルト、ルテニウムといった、この後に形成するＳｉ（Ｃ）Ｎ等からなる拡散防止膜と反応しない金属からなるキャップ膜１６をＣＶＤ、ＡＬＤ又は無電界めっき等により成膜する。このキャップ膜１６により、この後に配線１５を覆うように形成される拡散防止膜１７と配線１５との密着性を高めることができる。このキャップ膜１６は、配線１５を構成する銅となじみが良い材料からなるものであるため、配線１５の側壁において、バリアメタル１３が不連続であるため配線１５の表面が露出している箇所に、キャップ膜１６の材料が付着し、配線１５の露出箇所を覆うことができる。
詳細には、ＣｕＳｉＮからなるキャップ膜１６を形成する場合は、例えば、配線１５の上面を前処理した後、シリコン膜を形成し、アンモニア（ＮＨ３）を用いてシリコン膜に対してプラズマ処理をすることにより形成する。ＣｏＷＰ又はＣｏＷＢからなるキャップ膜１６を形成する場合は、無電解めっきにより行うことが好ましい。さらに、コバルトからなるキャップ膜１６を形成する場合は、ＣＶＤにより行うことが好ましく、ルテニウムからなるキャップ膜１６を形成する場合には、ＣＶＤ又はＡＬＤにより行うことが好ましい。なお、無電解めっきを用いる場合には、先に説明したように、図３（ｆ）で示される窒化チタン層１２の除去の後に、図４（ｇ）に示される無電解めっきによるキャップ膜１６の形成を行っても良いし、順番を入れ替えて、無電解めっきによるキャップ膜１６の形成の後に、窒化チタン層１２の除去を行っても良い。後者の場合、キャップ膜１６は、窒化チタン層１２の除去時の配線１５の保護膜として機能することができる。
なお、マンガンを含むバリアメタル１３を形成した場合には、図３（ｆ）で示される窒化チタン層１２を除去した際、キャップ膜１６として、マンガンを含む絶縁膜が配線１５の上面に形成されることとなる。また、図３（ｆ）で示される窒化チタン層１２の除去の際にバリアメタル１３が溶解した場合は、バリアメタル１３を構成する金属を含む酸化膜が、キャップ膜１６として配線１５の上面に形成されることとなる。
次に、図４（ｈ）に示されるように、圧縮応力を持ち、且つ、銅の拡散防止として働く、例えば、Ｓｉ（Ｃ）ＮやＢＮのような拡散防止膜１７を、配線１５の上面及び側壁を覆うように、さらに、配線１５の間にある拡散防止層１１の上面を覆うように、ＣＶＤ、ＡＬＤ、又は、塗布により形成する。この拡散防止膜１７は、拡散防止層１１と一体の膜となり、配線１５を支えつつ、配線１５からの銅の拡散を防止し、圧縮応力を有することから配線１５の熱膨張を抑える働きを有する。
そして、図５（ｉ）に示されるように、配線１５の上面を覆い、且つ、所望の位置にエアギャップ１９が残存するように、配線１５の上方に、例えばシランガス（ｐ−ＳｉＨ４）を主原料として用いたＣＶＤにより酸化シリコン膜を成膜することにより、絶縁層（第２の絶縁層）１８を形成する。または、高粘性の塗布膜を用いて酸化シリコン膜又はシリコンオキシカーバイド膜（ＳｉＣＯＨ膜）を成膜することにより、絶縁層１８を形成する。
このようにして、図６（ａ）に示されるような断面を有する半導体装置を形成することができる。この半導体装置は、配線１５の間のうち所望の位置に、配線１５と接するようなエアギャップ１９を有する。
さらに、図６（ｂ）に示される配線１５の断面の拡大図からわかるように、配線１５はバリアメタル１３に覆われている。配線１５を覆うバリアメタル１３は、詳細には、拡散防止膜１１と接する面と、絶縁層２０と接する面とにおいては、これらの層からの水分が配線１５に吸収されることを防ぐために、２ｎｍ以上の膜厚を有していることが好ましい。それ以外の配線１５の側壁を覆う部分については、先に述べたようにバリアメタル１３の膜厚は限定されない。また、配線１５の上面には、ＣｕＳｉＮ、ＣｏＷＰ、ＣｏＷＢ、コバルト、ルテニウム、酸化マンガン等からなるキャップ膜１６を有し、配線１５を覆うように形成される拡散防止膜１７と配線１５との密着性を高める。さらに、バリアメタル１３及びキャップ膜１６を介して配線１５の上面及び側壁を覆うように、Ｓｉ（Ｃ）Ｎ、ＢＮ等からなる拡散防止膜１７が形成されている。この拡散防止膜１７は、配線１５を支えつつ、配線１５からの銅の拡散を防止し、配線１５の熱膨張を抑える働きを有する。
本実施形態によれば、配線１５がエアギャップ１９に接していても、配線１５は拡散防止膜１７に覆われているため、配線１５からの銅の拡散と配線１５の熱膨張とを抑制し、エレクトロマイグレーションやストレスマイグレーションといった不良が生じることを避けることができる。すなわち、高温化下でも安定な高信頼性を有する配線を形成することができる。
さらに、本実施形態においては、配線１５を形成するための犠牲層として窒化チタンからなる層を用いている。窒化チタン層１２は水分を含まないことから、配線１５が窒化チタン層１２からの水分を吸収し配線１５が劣化する恐れがない。また、窒化チタン層１２と配線１５の材料とはＣＭＰの選択比が高いため窒化チタン層１２の界面の検出は容易であることから、ＣＭＰによる削りしろを考慮して窒化チタン層１２を厚く形成する必要はない。従って、窒化チタン層１２中に形成される配線１５を埋め込むための溝４０のアスペクト比は小さくなり、埋め込み性は向上することとなる。さらに、ＣＭＰの選択性が高いことから、タッチアップＣＭＰ等の工程は不要となり、工程を削減することができる。
また、本実施形態によれば、犠牲膜として気化するような材料を用いていないことから、半導体装置の製造コストの上昇を避けることができる。
（第２の実施形態）
第１の実施形態においては、拡散防止層１１をコンタクト層１０の上に形成していたが、本実施形態においては、コンタクト層１０を絶縁層２０と拡散防止層１１とで形成し、コンタクト２１を絶縁層２０及び拡散防止層１１を貫くように形成する。このようにすることにより、隣り合う配線１５間に拡散防止層１１を有することなくエアギャップ１９を配置することができ、配線１５間を所望の容量を持つものとして制御することができる。本実施形態による半導体装置の断面図を図７（ａ）に示す。
また、本実施形態の変形例として、拡散防止層１１の上に、酸化シリコン膜又はＳｉＣＯＨ膜からなる絶縁層２２を形成した後、拡散膜１７を形成しても良い。このようにすることで、図７（ｂ）の断面図に示されるような半導体装置を得ることができる。このように、隣り合う配線１５間に存在する絶縁層２２と拡散防止膜１７とエアギャップ１９との分量を制御することにより、配線１５間を所望の容量を持つものとして制御することができる。
なお、本実施形態及び本実施形態の変形例においては、第１の実施形態と同様に、溝４０の底面及び側壁下部を覆う部分、詳細には、絶縁層２２と接する部分と、拡散防止層１１と接する部分と、コンタクト層１０の絶縁層２０と接する部分とにおいては、これらの層からの水分が配線１５に吸収されることを防ぐために、２ｎｍ以上の膜厚が確保できるように成膜することが好ましい。
本実施形態によれば、第１の実施形態と同様に、配線１５は拡散防止膜１７に覆われているため、配線１５からの銅の拡散と配線１５の熱膨張とを抑制することができる。さらに、配線１５を形成するための犠牲層として窒化チタンからなる層を用いていることから、配線１５が窒化チタン層１２からの水分を吸収し配線１５が劣化する恐れがなく、加えて、窒化チタン層１２と配線１５の材料とはＣＭＰの選択比が高いことから、ＣＭＰによる削りしろを考慮して窒化チタン層１２を厚く形成する必要はない。さらに、本実施形態によれば、隣り合う配線１５間に位置する各層の分量を制御することにより、配線１５間を所望の容量を持つものとして制御することができる。
（第３の実施形態）
本実施形態においては、拡散防止層１１の上に酸化シリコン膜又はＳｉＣＯＨ膜からなる酸化膜２３を形成し、その上から窒化チタン層１２を形成する点が、第１の実施形態と異なる点である。このようにすることにより、酸化膜２３は容易に薬液に溶解するため、より確実にその上に形成された窒化チタン層１２を除去、すなわち、より確実にリフトオフすることができる。従って、配線１５間に窒化チタン層１２が残存することがないことから、隣り合う配線１５間の容量を所望のものとすることができる。
本実施形態にかかる半導体装置の製造方法を図８から図１０を用いて説明する。ここでは、第１の実施形態と共通する部分については、説明を省略する。
まず、第１の実施形態と同様に、下層配線層（不図示）と接続するコンタクト層１０を形成し、その上に拡散防止層１１を形成する。さらに、その上に、酸化シリコン膜又はＳｉＣＯＨ膜からなる酸化膜２３を形成し、窒化チタン層１２を順次形成する。そして、窒化チタン層１２の上に、下地膜３１とレジスト膜３２からなる積層構造３０を堆積し、図８（ａ）に示されるように、レジスト膜３２にパターニングを行う。
図８（ｂ）に示されるように、第１の実施形態と同様に、パターニングされたレジスト膜３２に従って、下地膜３１と酸化膜２３と窒化チタン層１２と拡散防止層１１とに対してパターニングを行い、溝４０を形成する。さらに、下地膜３１を除去する。
図９（ｃ）に示されるように、第１の実施形態と同様に、溝４０の底面及び側壁を覆うように、バリアメタル１３を成膜する。なお、バリアメタル１３は、溝４０の底面及び側壁下部を覆う部分、詳細には、酸化膜２３と接する部分と、拡散防止層１１と接する部分と、コンタクト層１０の絶縁層２０と接する部分とにおいては、これらの層からの水分が配線１５に吸収されることを防ぐために、２ｎｍ以上の膜厚が確保できるように成膜することが好ましい。また、窒化チタン層１２は水分を含まないことから、配線が窒化チタン層１２からの水分を吸収し、配線が劣化する恐れがないため、バリアメタル１３を用いて、配線の窒化チタン層１２からの水分の吸収を防止する必要はない。従って、窒化チタン層１２と配線１５との間に位置するバリアメタル１３の膜厚は限定されず、例えば、この箇所においてはバリアメタル１３が不均一であったり、不連続なものであったり、膜厚が２ｎｍ以下のものであってもかまわない。
次に、図９（ｄ）にしめされるように、第１の実施形態と同様に、絶縁膜２３と窒化チタン層１２と拡散防止層１１とに対するパターニングにより形成された溝４０に、バリアメタル１３を介して銅膜１４を埋め込む。先に述べたように、配線１５の材料は銅に限られるものではなく、アルミニウム、タングステン、モリブデン、ルテニウム、ニッケルシリサイド、コバルトシリサイド等を用いることができる。
この後、図１０（ｅ）に示されるように、第１の実施形態と同様に、ＣＭＰを用いて余剰な銅膜１４を除去し、配線１５を形成する。なお、窒化チタン層１２と銅膜１４とはＣＭＰの選択比が高いため、窒化チタン層１２の界面の検出は容易であることから、ＣＭＰによる削りしろを考慮して窒化チタン層１２を厚く形成する必要はない。従って、銅膜１４を埋め込む溝４０のアスペクト比は小さくなり、銅膜１４の埋め込み性は向上することとなる。さらに、ＣＭＰの選択性が高いことから、タッチアップＣＭＰ等の工程は不要となり、工程を削減することができる。
続いて、図１０（ｆ）に示されるように、第１の実施形態と同様に、窒化チタン層１２を除去する。窒化チタン層１２が残存した場合であっても、フッ酸系薬液（ＤＨＦ）による処理を追加することにより、酸化膜２３にまで液が到達し溶解することから、その上に形成された窒化チタン層１２をより確実にリフトオフすることができる。この後の工程については、第１の実施形態と同様であるため、ここでは説明を省略する（図４及び図５参照）。
本実施形態によれば、第１の実施形態と同様に、配線１５は拡散防止膜１７に覆われているため、配線１５からの銅の拡散と配線１５の熱膨張とを抑制することができる。さらに、配線１５を形成するための犠牲層として窒化チタンからなる層を用いていることから、配線１５が窒化チタン層１２からの水分を吸収し配線１５が劣化する恐れがなく、加えて、窒化チタン層１２と配線１５の材料とはＣＭＰの選択比が高いことから、ＣＭＰによる削りしろを考慮して窒化チタン層１２を厚く形成する必要はない。さらに、本実施形態によれば、より確実に窒化チタン層１２を除去することができることから、隣り合う配線１５間の容量を所望のものとすることができる。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ コンタクト層
１１ 拡散防止層
１２ 窒化チタン層（第１の絶縁層）
１３ バリアメタル
１４ 銅膜
１５ 配線
１６ キャップ膜
１７ 拡散防止膜
１８ 絶縁層（第２の絶縁層）
２０、２２ 絶縁層
１９ エアギャップ（空隙）
２１ コンタクト
２３ 酸化膜
３０ 積層構造
３１ 下地膜
３２ レジスト膜
４０ 溝

Claims (6)

  1. 半導体基板上方に窒化チタンからなる第１の絶縁層を形成し、
    前記第１の絶縁層に複数の溝を形成し、
    前記複数の溝の底面及び側壁下部を覆う部分が前記複数の溝の側壁上部を覆う部分よりも厚くなるように、前記複数の溝の底面及び側壁を覆うバリアメタルを形成し、
    前記複数の溝であって、前記バリアメタル上に金属膜を埋め込み、複数の配線を形成し、
    前記第１の絶縁層を除去して、隣り合う前記複数の配線の間に前記配線に接するような空隙を形成し、
    前記複数の配線の上面に、金属又は酸化物からなるキャップ膜を形成し、
    前記キャップ膜を形成した後、前記複数の配線の上面及び側壁を覆うようにシリコンナイトライドカーバイド膜、又は、窒化ボロン膜からなる拡散防止膜を形成し、
    前記複数の配線の上面を覆い、且つ、前記複数の配線間に前記空隙が形成されるように、前記複数の配線の上に第２の絶縁層を形成する、
    ことを特徴とする半導体装置の製造方法。
  2. 半導体基板上方に窒化チタンからなる第１の絶縁層を形成し、
    前記第１の絶縁層に複数の溝を形成し、
    前記複数の溝に金属膜を埋め込み、複数の配線を形成し、
    前記第１の絶縁層を除去して、隣り合う前記複数の配線の間に前記配線に接するような空隙を形成し、
    前記複数の配線の上面及び側壁を覆うように拡散防止膜を形成し、
    前記複数の配線の上面を覆い、且つ、前記複数の配線間に前記空隙が形成されるように、前記複数の配線の上に第２の絶縁層を形成する、
    ことを特徴とする半導体装置の製造方法。
  3. 前記拡散防止膜として、シリコンナイトライドカーバイド膜、又は、窒化ボロン膜を用いることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記拡散防止層を形成する前に、前記複数の配線の上面に、金属又は酸化物からなるキャップ膜を形成することを特徴とする請求項２又は３に記載の半導体装置の製造方法。
  5. 前記金属膜を埋め込む前に、前記複数の溝の底面及び側壁下部を覆う部分が前記複数の溝の側壁上部を覆う部分よりも厚くなるように、前記複数の溝の底面及び側壁を覆うバリアメタルを形成することを特徴とする請求項２から４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記第１の絶縁層を形成する前に、前記半導体基板上方に第３の絶縁膜を形成することをさらに備え、
    前記複数の溝は、前記第１の絶縁層と前記第３の絶縁膜とに形成されることを特徴とする請求項２から５のいずれか１つに記載の半導体装置の製造方法。
JP2011134043A 2011-06-16 2011-06-16 半導体装置及びその製造方法 Expired - Fee Related JP5734757B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011134043A JP5734757B2 (ja) 2011-06-16 2011-06-16 半導体装置及びその製造方法
US13/362,174 US8779590B2 (en) 2011-06-16 2012-01-31 Semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011134043A JP5734757B2 (ja) 2011-06-16 2011-06-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013004716A JP2013004716A (ja) 2013-01-07
JP5734757B2 true JP5734757B2 (ja) 2015-06-17

Family

ID=47353040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011134043A Expired - Fee Related JP5734757B2 (ja) 2011-06-16 2011-06-16 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8779590B2 (ja)
JP (1) JP5734757B2 (ja)

Families Citing this family (242)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9034756B2 (en) 2012-07-26 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit interconnects and methods of making same
US9490163B2 (en) * 2012-08-31 2016-11-08 Taiwan Semiconductor Manufacturing Company Limited Tapered sidewall conductive lines and formation thereof
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US8927413B2 (en) 2012-11-12 2015-01-06 Taiwan Semiconductor Manufacturing, Ltd. Semiconductor structure and semiconductor fabricating process for the same
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9490209B2 (en) 2013-03-13 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-migration barrier for Cu interconnect
EP2779224A3 (en) 2013-03-15 2014-12-31 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
KR102154112B1 (ko) 2013-08-01 2020-09-09 삼성전자주식회사 금속 배선들을 포함하는 반도체 장치 및 그 제조 방법
US10269634B2 (en) * 2013-11-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having voids and method of forming same
US9997457B2 (en) 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
KR102146705B1 (ko) * 2013-12-23 2020-08-21 삼성전자주식회사 반도체 소자의 배선 구조물 및 그 형성 방법
KR102092863B1 (ko) * 2013-12-30 2020-03-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102140048B1 (ko) * 2014-02-18 2020-07-31 삼성전자주식회사 자기 메모리 소자를 위한 자기 터널 접합 구조물 형성 방법
US9263389B2 (en) 2014-05-14 2016-02-16 International Business Machines Corporation Enhancing barrier in air gap technology
KR102129602B1 (ko) 2014-05-15 2020-07-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2016027186A (ja) * 2014-06-24 2016-02-18 東京応化工業株式会社 チタン又はチタン化合物用の剥離液、及び配線形成方法
US9583380B2 (en) * 2014-07-17 2017-02-28 Globalfoundries Inc. Anisotropic material damage process for etching low-K dielectric materials
US9583434B2 (en) 2014-07-18 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Metal line structure and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9305836B1 (en) 2014-11-10 2016-04-05 International Business Machines Corporation Air gap semiconductor structure with selective cap bilayer
KR20160067349A (ko) 2014-12-04 2016-06-14 삼성전자주식회사 도전 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR20160120891A (ko) * 2015-04-09 2016-10-19 삼성전자주식회사 반도체 장치
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US9570389B1 (en) 2015-10-27 2017-02-14 International Business Machines Corporation Interconnect structure
US9449871B1 (en) * 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner
US9349687B1 (en) * 2015-12-19 2016-05-24 International Business Machines Corporation Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
KR102460075B1 (ko) 2016-01-27 2022-10-31 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US9831174B1 (en) * 2016-05-31 2017-11-28 Globalfoundries Inc. Devices and methods of forming low resistivity noble metal interconnect
US20170345766A1 (en) * 2016-05-31 2017-11-30 Globalfoundries Inc. Devices and methods of forming low resistivity noble metal interconnect with improved adhesion
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) * 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9892961B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180061473A (ko) * 2016-11-28 2018-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10727114B2 (en) * 2017-01-13 2020-07-28 International Business Machines Corporation Interconnect structure including airgaps and substractively etched metal lines
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
CN107680953B (zh) * 2017-11-09 2023-12-08 长鑫存储技术有限公司 金属内连线的互连结构及其形成方法、半导体器件
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
JP7274477B2 (ja) 2018-06-27 2023-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
TWI815915B (zh) 2018-06-27 2023-09-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
CN111593319B (zh) 2019-02-20 2023-05-30 Asm Ip私人控股有限公司 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
JP7297516B2 (ja) * 2019-04-25 2023-06-26 キヤノン株式会社 半導体装置および機器
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
TW202129068A (zh) 2020-01-20 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 形成薄膜之方法及修飾薄膜表面之方法
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220006455A (ko) 2020-07-08 2022-01-17 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
US11456210B2 (en) * 2020-10-14 2022-09-27 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit and method for manufacturing the same
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
US20220359263A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Devices with Reduced Capacitances
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
CN113611655A (zh) * 2021-06-11 2021-11-05 联芯集成电路制造(厦门)有限公司 半导体结构及其制作方法
US12002749B2 (en) * 2021-08-26 2024-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier and air-gap scheme for high performance interconnects
US20230061501A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure having air gap and methods of forming the same
US11923243B2 (en) * 2021-08-30 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having air gaps and method for manufacturing the same
US11923306B2 (en) * 2021-08-30 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having air gaps and method for manufacturing the same
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
DE102005039323B4 (de) * 2005-08-19 2009-09-03 Infineon Technologies Ag Leitbahnanordnung sowie zugehöriges Herstellungsverfahren
JP2008294335A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 半導体装置の製造方法
JP2008300652A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 半導体装置の製造方法
US20090075470A1 (en) * 2007-09-14 2009-03-19 International Business Machines Corporation Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers
JP5149603B2 (ja) 2007-11-29 2013-02-20 大日本スクリーン製造株式会社 半導体装置の製造方法および半導体装置
JP2010141024A (ja) 2008-12-10 2010-06-24 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2010165864A (ja) * 2009-01-15 2010-07-29 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8569888B2 (en) * 2011-05-24 2013-10-29 International Business Machines Corporation Wiring structure and method of forming the structure

Also Published As

Publication number Publication date
US20120319279A1 (en) 2012-12-20
JP2013004716A (ja) 2013-01-07
US8779590B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
JP5734757B2 (ja) 半導体装置及びその製造方法
TWI569313B (zh) 半導體裝置之製造方法
US7944053B2 (en) Semiconductor device and method of manufacturing the same
US9406589B2 (en) Via corner engineering in trench-first dual damascene process
JP5089244B2 (ja) 半導体装置
JP4364258B2 (ja) 半導体装置及び半導体装置の製造方法
JP2009021528A (ja) 半導体装置
JP2008300652A (ja) 半導体装置の製造方法
JP2007035996A (ja) 半導体装置およびその製造方法
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP4231055B2 (ja) 半導体装置及びその製造方法
US20080179750A1 (en) Interconnections of an integrated electronic circuit
JP2009088269A (ja) 半導体装置、およびその製造方法
JP2007027436A (ja) 半導体装置およびその製造方法
JP2008172051A (ja) 半導体装置およびその製造方法
US7755202B2 (en) Semiconductor device and method of fabricating the same
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2009272563A (ja) 半導体装置及びその製造方法
KR20110111868A (ko) 배선 구조물의 형성 방법
JP2010080773A (ja) 半導体装置
JP5190415B2 (ja) 半導体装置
JP2007335578A (ja) 半導体装置及びその製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
KR101417723B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20150162262A1 (en) Interconnect Structure for Semiconductor Devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150415

LAPS Cancellation because of no payment of annual fees