JP2010165864A

JP2010165864A - 半導体装置の製造方法

Info

Publication number: JP2010165864A
Application number: JP2009006954A
Authority: JP
Inventors: Yukio Takigawa; 幸雄瀧川
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2009-01-15
Filing date: 2009-01-15
Publication date: 2010-07-29

Abstract

【課題】例えばエアギャップ構造の形成に好適な、半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上方に第１の絶縁膜を形成する工程と、第１の絶縁膜に溝を形成する工程と、第１の絶縁膜上面及び溝の内面を覆うように、Ｒｕを含む第１の金属層を形成する工程と、第１の金属層上に、銅を含む第２の金属層を形成する工程と、第１の絶縁膜上の第２の金属層及び第１の金属層を研磨し除去して、第１の絶縁膜を露出させ、溝内に形成された第１の金属層及び第２の金属層を残す工程と、研磨によって露出した第１の絶縁膜を上面から少なくとも一部除去する工程と、第１の絶縁膜の上方に、第１及び第２の金属層の少なくとも上面を覆う第２の絶縁膜を形成する工程とを有する。
【選択図】図３

Description

本発明は、銅配線を有する半導体装置の製造方法に関する。

半導体装置の銅多層配線において、配線の微細化が進んでいる。配線の微細化に伴い、信号遅延を抑制するため、層間絶縁膜に誘電率の低い低誘電率材料（いわゆるＬｏｗ−ｋ材料）が適用されている。空孔を有するポーラス構造とすることにより、絶縁膜の低誘電率化が図られるが、配線材料が絶縁膜に拡散しやすくなる。特に銅は、Ｓｉ−Ｏを含む絶縁膜に拡散しやすい。

このような拡散を防ぐため、銅配線の下地としてバリアメタル層が形成される。バリアメタル層として、一般には、Ｔａ、Ｔｉ、ＴａＮ、ＴｉＮ等が用いられているが、これらは銅よりも抵抗が高い。銅の比抵抗が１．７×１０^−６Ω・ｃｍであるのに対し、例えばＴａ、Ｔｉの比抵抗はそれぞれ１５×１０^−６Ω・ｃｍ、８０×１０^−６Ω・ｃｍである。

配線の微細化が進み、配線に占めるバリアメタル層の割合が高くなると、配線全体の抵抗が上昇する。なお、ＩＴＲＳ２００６が示すテクノロジーロードマップによれば、ｈｐ３２ｎｍ世代（配線ピッチ６４ｎｍ）の配線の比抵抗は４．８３×１０^−６Ω・ｃｍとされている。

また、配線間容量低減のため、配線間に空隙を配置したエアギャップ構造も提案されている。

特開２００５−２６０２７２号公報

本発明の一目的は、例えばエアギャップ構造の形成に好適な、半導体装置の製造方法を提供することである。

本発明の一観点によれば、半導体基板上方に、第１の絶縁膜を形成する工程と、前記第１の絶縁膜に溝を形成する工程と、前記第１の絶縁膜上面、及び前記溝の内面を覆うように、Ｒｕを含む第１の金属層を形成する工程と、前記第１の金属層上に、銅を含む第２の金属層を形成する工程と、前記第１の絶縁膜上の前記第２の金属層及び第１の金属層を研磨し除去して、該第１の絶縁膜を露出させ、前記溝内に形成された第１の金属層及び第２の金属層を残す工程と、前記研磨によって露出した前記第１の絶縁膜を上面から少なくとも一部除去する工程と、前記第１の絶縁膜の上方に、前記第１及び第２の金属層の少なくとも上面を覆う第２の絶縁膜を形成する工程とを有する半導体装置の製造方法が提供される。

（例えばエアギャップ構造形成のために）第１の絶縁膜の少なくとも一部を（例えばドライエッチングで）除去する工程において、Ｒｕを含む第１の金属層は、銅を含む第２の金属層の侵食を抑制する。例えば、第２の金属層を用いた配線の、侵食に起因する抵抗上昇が抑制される。

図１は、本発明の実施例による半導体装置を示す概略断面図である。図２Ａ〜図２Ｃは、実施例の半導体装置の銅配線の形成工程を示す断面図である。図２Ｄ〜図２Ｆは、図２Ａ〜図２Ｃに引き続き、実施例の半導体装置の銅配線の形成工程を示す断面図である。図２Ｇ及び図２Ｈは、図２Ｄ〜図２Ｆに引き続き、実施例の半導体装置の銅配線の形成工程を示す断面図である。図３Ａ〜図３Ｄは、第１の実験のサンプルの断面を示す顕微鏡写真である。図４は、第１の実験で測定された配線抵抗を示すグラフである。図５は、第２の実験で測定された配線間容量を示すグラフである。図６は、第３の実験で測定されたＴＤＤＢ寿命を示すグラフである。図７Ａ及び図７Ｂは、第４の実験で測定されたＩ−Ｖ特性を示すグラフである。図８は、第５の実験（エレクトロマイグレーション試験）に用いたサンプルの配線パターンを示す概略断面図である。図９は、空隙の他の形成態様を示す概略断面図である。

本願発明者は、多層配線構造における銅配線のバリアメタル層としてＲｕを含む金属層を用いると、例えばエアギャップ構造形成のため配線間の絶縁膜をエッチングする際に、バリアメタル層や銅配線の侵食が抑制されることを見出した。

このことについて、後に実験結果を参照しつつ詳しく説明する。それに先立ち、まず、本発明の実施例による半導体装置及びその製造方法について説明する。

図１は、実施例の半導体装置を示す概略断面図である。シリコン基板である半導体基板１に、シャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁膜２が形成されている。素子分離絶縁膜２で囲まれた活性領域内に、ＭＯＳトランジスタ３が形成されている。ＭＯＳトランジスタ３は、ソース領域３Ｓ、ドレイン領域３Ｄ、及びゲート電極３Ｇを含んで形成される。ＭＯＳトランジスタ３は、公知の方法により形成することができる。

ＭＯＳトランジスタ３を覆って、半導体基板１上に、例えば、リン珪酸ガラス（ＰＳＧ）により厚さ１．５μｍの層間絶縁膜５を化学気相堆積（ＣＶＤ）で形成する。層間絶縁膜５に、ビアホール４Ｓ、４Ｄが形成され、ビアホール４Ｓ、４Ｄに、それぞれ導電性プラグ６Ｓ、６Ｄが充填されている。ＭＯＳトランジスタ３のソース領域３Ｓ、ドレイン領域３Ｄが、それぞれ導電性プラグ６Ｓ、６Ｄに電気的に接続される。

導電性プラグ６Ｓ、６Ｄは、例えば、ＴｉＮによるバリアメタル層とＷ層の積層構造で形成され、ＴｉＮ層とＷ層を基板全面に堆積した後、不要なＷ層、ＴｉＮ層を化学機械研磨（ＣＭＰ）で除去して形成される。

層間絶縁膜５上に、エッチングストッパ膜１１が形成されており、エッチングストッパ膜１１の上に、層間絶縁膜１２が形成されている。層間絶縁膜１２に、配線溝１３が形成されている。導電性プラグ６Ｓ、６Ｄ上で、エッチングストッパ膜１１に、ビアホールが形成されている。

配線溝１３及びエッチングストッパ膜１１のビアホールの内面に、バリアメタル層１４が形成され、バリアメタル層１４の上に、銅が充填されて銅配線１５が形成されている。下層の導電性プラグ６Ｓ、６Ｄが、銅配線１５に電気的に接続される。銅配線１５を覆って層間絶縁膜１２上に、エッチングストッパ膜２１が形成され、エッチングストッパ膜２１上に、層間絶縁膜２２が形成されている。

層間絶縁膜１２は、好ましくは層間絶縁膜１２上にエアギャップ構造が形成されるように、上面が銅配線１５とバリアメタル層１４の上面より低くエッチングされている。なお、図１は、多層配線構造を概略的に示すものであり、図示の単純化のために、層間絶縁膜１２の上面を、銅配線１５の上面と揃えて示している。上面が低くエッチングされた層間絶縁膜１２、及びその上のエアギャップ構造を、以下の図２Ｈ等に示す。

ここで、銅配線１５の製造工程について詳しく説明するとともに、層間絶縁膜１２のエッチング、及びエアギャップ構造について説明する。

図２Ａ〜図２Ｈは、銅配線１５の製造工程を示す概略断面図である。ただし、銅配線１５が上下層の配線に接続されていない部分の断面を示す。

図２Ａに示すように、層間絶縁膜５上に、例えば、シリコンオキシカーバイドをＣＶＤで厚さ３０ｎｍ成膜して、エッチングストッパ膜１１を形成する。エッチングストッパ膜１１のシリコンオキシカーバイドの比誘電率は、例えば３．６である。

エッチングストッパ膜１１の上に、例えば、比誘電率２．６以下の低誘電率材料でポーラス構造を有する層間絶縁膜１２を厚さ１００ｎｍ形成する。層間絶縁膜１２は、例えばＣＶＤで形成されるＳｉＯＣ膜である。このような絶縁材料として、例えば、ＡＭＡＴ社のＢｌａｃｋＤｉａｍｏｎｄ、ノベラスシステム社のＣｏｒａｌ、ＡＳＭ社のＡｕｒｏｌａＵＬＫ（いずれも各社商品名）等が挙げられる。

このような低誘電率のＳｉＯＣ膜材料として、シルセスキオキサン、Ｓｉ、Ｃ、Ｏ、およびＨの原子を含むＣドープ酸化物、または熱硬化性のポリアレーン・エーテルを用いることができる。

なお、エッチングストッパ膜１１、層間絶縁膜１２ともＳｉ、Ｏ、Ｃを含む膜を用いているが、層間絶縁膜１２はポーラス構造を取り、両者で密度が違うことにより、エッチング選択比の差等、化学的性質の違いを与えることができる。

層間絶縁膜１２の上に、例えば、酸化シリコンをＣＶＤで厚さ３０ｎｍ成膜して、後の化学機械研磨（ＣＭＰ）の犠牲膜となる絶縁膜１２ａを形成する。犠牲膜１２ａの比誘電率は、４．２程度であり、層間絶縁膜１２の比誘電率に比べ高い。

次に、図２Ｂに示すように、犠牲膜１２ａ及び層間絶縁膜１２の積層絶縁膜に、例えば、フォトレジストマスクを用いたエッチングにより、底がエッチングストッパ膜１１上面に達する配線溝１３を形成する。なお、エッチングのマスクとして、ハードマスクを用いることもできる。ハードマスクの材料として、例えばＲｕを用いることができる。配線溝１３は、幅Ｌが例えば７０ｎｍであり、隣接する配線溝間の間隔Ｓが例えば７０ｎｍである。なお、下層の導電性プラグと接続する部分は、さらに、エッチングストッパ膜１１にビアホールを形成する。

次に、図２Ｃに示すように、配線溝１３の内面を覆って犠牲膜１２ａ及び層間絶縁膜１２の積層絶縁膜上に、バリアメタル層１４を形成する。バリアメタル層１４は、例えば、まず、非晶質のＲｕ層１４ａを、フィールド膜厚５ｎｍ相当成膜し、次に、非晶質のＲｕ層１４ａ上に多結晶のＲｕ層１４ｂをフィールド膜厚５ｎｍ相当積層することにより形成される。

非晶質のＲｕ層１４ａは、例えば、スパッタリング、ＣＶＤ、原子層堆積（ＡＬＤ）等で成膜可能である。スパッタリングの成膜条件として、例えば、Ｒｕターゲットを用い、プロセスガスをＡｒとＮ_２との混合ガスとし、ガス流量をＡｒ／Ｎ_２＝１０／７０ｓｃｃｍ程度とし、スパッタリング雰囲気の圧力を３０００ｍＴｏｒｒとし、ＤＣパワーを８００Ｗとすることができる。非晶質Ｒｕを得るために、成膜時のＮ_２流量を１０ｓｃｃｍ〜８０ｓｃｃｍ程度とすることが望ましい。

多結晶のＲｕ層１４ｂも、例えば、スパッタリング、ＣＶＤ、ＡＬＤ等で成膜可能である。スパッタリングの成膜条件として、非晶質としたＲｕ層１４ａの成膜条件においてＮ_２を抜くことにより、多結晶膜を得ることができる。

Ｒｕを用いることにより、比抵抗の抑えられたバリアメタル層１４が得られる。例えば、従来用いられているバリアメタル層材料Ｔａ、Ｔｉの比抵抗が１５×１０^−６Ω・ｃｍ、８０×１０^−６Ω・ｃｍであるのに対し、非晶質Ｒｕ、多結晶Ｒｕの比抵抗は９×１０^−６Ω・ｃｍ、７×１０^−６Ω・ｃｍ程度であり低い。非晶質Ｒｕは、多結晶Ｒｕよりもやや比抵抗が高い。

多結晶のＲｕ層は、非晶質のＲｕ層に比べ抵抗は低いが、粒界が銅を通す孔となる。非晶質のＲｕ層を多結晶のＲｕ層と積層することにより、抵抗が低く、かつ銅に対するバリア性が良好なバリアメタル層を形成することができる。また、多結晶のＲｕ層を銅配線側とすると、グレイン部の銅との濡れ性が良好であるので、銅配線との密着性向上が図られ、エレクトロマイグレーション寿命向上が図られる。

次に、図２Ｄに示すように、バリアメタル層１４の上に、銅を例えばスパッタリングで厚さ３０ｎｍ成膜して、シード層１５ａを形成する。次に、シード層１５ａ上に、めっき等により銅層１５ｂを形成する。シード層１５ａと、めっきで形成した銅層１５ｂをまとめて、銅層１５と呼ぶこととする。

次に、図２Ｅに示すように、犠牲膜１２ａ上の不要な銅層１５、バリアメタル層１４を、ＣＭＰで除去し、犠牲膜１２ａを露出させる。配線溝１３中に残った銅層が、銅配線１５を形成する。

次に、図２Ｆに示すように、銅配線１５及びバリアメタル層１４をマスクとして、銅配線１５間の絶縁膜（犠牲膜１２ａと層間絶縁膜１２の積層絶縁膜）を選択エッチングし、凹部１６ａを形成する。例えばドライエッチングが用いられ、エッチングガスとして、ＣＦ_４、ＣＦ_３Ｉ、Ｃ_４Ｆ_６等を用いることができる。また、Ａｒ、Ｎ_２、Ｈ_２等を併用することもできる。

このエッチングにより、例えば、犠牲膜１２ａを全ての厚さ除去し、さらに、層間絶縁膜１２を配線溝１３の底から厚さ２０ｎｍ残すように除去し、凹部１６ａを形成する。凹部１６ａの側面に、バリアメタル層１４が露出する。

凹部１６ａを形成するエッチングの後、ウエット洗浄を行なう。洗浄液として、例えば、フッ化アンモニウム系の薬液が用いられる。これにより、凹部１６ａを形成するエッチングの際のプラズマで飛散した銅が、凹部１６ａの底上から除去されて、配線間リーク耐性の向上が図られる。

次に、図２Ｇに示すように、銅配線１５の上面、凹部１６ａの側面のバリアメタル層、及び、凹部１６ａの底面の層間絶縁膜１２を覆って、エッチングストッパ膜２１を形成する。エッチングストッパ膜２１は、例えば、ＣＶＤで厚さ５ｎｍ成膜したコンフォーマルなシリコンナイトライドカーバイド層と、ＣＶＤで厚さ２５ｎｍ成膜したコンフォーマルなシリコンオキシカーバイド層の積層で形成される。エッチングストッパ膜２１は、凹部１６ａを埋め込まず、エッチングストッパ膜２１の形成後、凹部１６ａ内に凹部１６ｂが残る。

エッチングストッパ膜２１は、銅配線１５からその周囲に銅が拡散するのを抑制する銅拡散防止絶縁膜として機能する。銅配線１５上面を覆うのに加え、凹部１６ａの側面（つまり、バリアメタル層１４を介して銅配線１５の側面）に沿ってエッチングストッパ膜２１が形成されていることにより、配線間のリーク抑制に効果があると考えられる。なお、銅拡散防止性の優れたエッチングストッパ膜材料として、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯ、ＳｉＯＣＮ、ＳｉＮ等を用いることができる。

次に、図２Ｈに示すように、エッチングストッパ膜２１の上に、層間絶縁膜２２を形成する。層間絶縁膜２２は、例えば、層間絶縁膜１２と同様に、ポーラス構造を含む低誘電率絶縁膜であり、厚さは例えば１５０ｎｍである。

層間絶縁膜１２のエッチングで凹部１６ａを十分に深く形成して、凹部１６ｂのアスペクト比を十分に高くすることにより、層間絶縁膜２２が凹部１６ｂを埋め込まず、層間絶縁膜２２の下の、銅配線１５同士の間に、空隙１７が残る。このようにして、配線間に空隙の形成されたエアギャップ構造を得ることができる。エアギャップ構造により、配線間容量の低減が図られる。

配線間の絶縁膜を、配線溝の底から一部の厚さ残してエッチングする例を説明したが、配線溝の底に達する深さまでエッチングすることも可能である。つまりこの例で、層間絶縁膜１２を全厚さ除去するエッチングとしてもよい。これにより、配線間の空隙を広くし、配線間容量のさらなる低減を図ることができる。

なお、配線溝の底から一部の厚さ絶縁膜を残すことにより、配線倒れを抑制する効果がある。また、これにより、配線の下部のコーナが露出することが抑制され、コーナ部間のリーク発生が抑えられる。配線溝の底から一部の厚さ絶縁膜を残す場合、配線間容量低減の観点から、残す絶縁膜部分は、例えば比誘電率２．６以下の低誘電率とすることが好ましい。配線溝底から残す厚さは、例えば、配線溝高さの１／８〜３／４程度である。

なお、配線間の絶縁膜のエッチング深さが浅ければ、層間絶縁膜２２が最終的に凹部１６ｂを埋め込んで、配線間に空隙が残らない。この場合でも、配線間の絶縁膜上部の、比誘電率の高い犠牲膜が除去されることにより、配線間容量の低減が図られる。犠牲膜１２ａは、配線間容量低減の観点からは、全厚さ除去することが好ましい。

銅配線を埋め込む絶縁膜として、ポーラス構造を有する低誘電率のＳｉＯＣ膜と酸化シリコンの犠牲膜との積層を例示したが、その他、必要に応じて種々の絶縁膜を用いることができる。例えば、酸化シリコン膜の単層、ＳｉＯＣ膜の単層、比誘電率３．０程度のＳｉＣ膜単層を用いることもできる。また例えば、ＣＭＰの犠牲膜として、ＳｉＣ膜を用いることもできる。

配線間の絶縁膜の選択エッチングとして、ドライエッチングを例示したが、ウエットエッチングを用いることも可能である。ウエットエッチングには、フッ酸等を用いることができる。なお、絶縁膜としてＣを含むＳｉＣＯが用いられている場合、ウエットエッチングではエッチングされにくい。ウエットエッチングは、絶縁膜に例えば酸化シリコンを用いる場合に好ましい。

なお、配線間の絶縁膜のエッチング後に、露出した絶縁膜表面の終端修飾を行なうこともできる。終端修飾により、絶縁膜除去後に形成されるＳｉＨ基を安定化させる。終端修飾には、一般式Ｒ−Ｓｉ（ＯＲ´）３で表されるシランカップリング剤（Ｒは官能基で、アミノプロピル基、グリシドキシ基、メタクリロキシ基、Ｎ−フェニルアミノプロピル基、メルカト基、ビニル基等であり、Ｒ´はメチル基またはエチル基である）、または、Trimethylsilyldiethylamine,N,N-Dimetylaminotrimethylsilane, 1,1,3,3-Tetrametyldisilazane, Dimethylsilyldiethylamine, Hexamethylcyclotrisilazane, Bis(N,N-Dimethylamino)dimethylsilane, Bis(N,N-Dimethylamino)methylsilane等のシリル化剤が用いられる。終端修飾で、露出した絶縁膜表面を化学的に安定化させることにより、絶縁膜表面を介した配線間リークの抑制が図られる。

例えば、配線間の絶縁膜のエッチング後、ウエハ表面にコータを用いてγ−グリシドキトリメトキシシランを塗布した後、１５０℃で１時間のアニールを行って、露出した絶縁膜表面の終端修飾を行なうことができる。また例えば、終端修飾にN,N-Dimetylaminotrimethylsilaneを用いることもできる。

図１に戻って説明を続ける。層間絶縁膜２２の上に、ミドルストッパ膜２３、及び層間絶縁膜２４が形成されている。層間絶縁膜２４は、層間絶縁膜１２、２２と同様に、例えばポーラス構造を含む低誘電率絶縁膜であり、厚さは例えば１５０ｎｍである。ミドルストッパ膜２３は、例えば、ＣＶＤで形成されたシリコンオキシカーバイド膜であり厚さ３０ｎｍである。

ミドルストッパ膜２３、層間絶縁膜２２、及びエッチングストッパ膜２１にビアホール２５が形成され、層間絶縁膜２４に配線溝２６が形成されている。ビアホール２５及び配線溝２６の内面に、バリアメタル層２７が形成され、バリアメタル層２７の上に、銅が充填されて配線２８が形成されている。エッチングストッパ膜２１から層間絶縁膜２４までの絶縁膜と、バリアメタル層２７、及び銅配線２８が、１層分の配線層を構成する。なお、配線溝２６の底にミドルストッパ膜２３を残す構造を例示しているが、ミドルストッパ膜２３を残さない構造として、さらに低誘電率化を図ることもできる。

銅配線２８を覆って層間絶縁膜２４上に、エッチングストッパ膜３１が形成され、エッチングストッパ膜３１上に、層間絶縁膜３２が形成されている。エッチングストッパ膜３１は、例えば、エッチングストッパ膜２１と同様にシリコンオキシカーバイド膜である。層間絶縁膜３２は、層間絶縁膜１２、２２と同様に、例えばポーラス構造を含む低誘電率絶縁膜である。

銅配線２８も、銅配線１５と同様に、ダマシン工程で形成される。Ｍ１層の銅配線１５の形成がシングルダマシン工程であるのに対し、Ｍ２層の銅配線２８の形成はデュアルダマシン工程となる。Ｍ１層の層間絶縁膜１２と同様に、Ｍ２層の層間絶縁膜２４も、上面が銅配線２８の上面より低くされ、好ましくは層間絶縁膜２４上にエアギャップ構造が形成されている。

Ｍ１層の形成工程と同様に、層間絶縁膜２４上に、例えば酸化シリコンで犠牲膜を形成しておき、層間絶縁膜２４と犠牲膜との積層に、配線溝２６が形成される。配線溝２６とビアホール２５の内面に、Ｒｕを含む金属層でバリアメタル層２７を形成し、バリアメタル層２７上に銅層２８を形成し、犠牲膜上面上の不要な銅層２８とバリアメタル層２７をＣＭＰで除去して、銅配線２８が形成される。

そして、隣り合う銅配線２８の間の領域で、例えば、犠牲膜を全厚さエッチングし、さらに層間絶縁膜２４を、配線溝２６の底から厚さ２０ｎｍ残すようにエッチングして、凹部を形成する。エッチング後、凹部内面をウエット洗浄する。さらに、エッチングで露出した絶縁膜表面の終端修飾を行なってもよい。

銅配線２８上面を覆うとともに、隣接銅配線間の凹部内面上にエッチングストッパ膜３１（銅拡散防止膜）を形成し、エッチングストッパ膜３１上に層間絶縁膜３２を形成する。このようにして、Ｍ１層と同様に、例えば、エッチングストッパ膜３１と層間絶縁膜３２との間に空隙を残して、エアギャップ構造を形成することができる。

なお、必要に応じてポーラスＬｏｗ−ｋ膜、犠牲膜成膜後平坦化のためのＣＭＰを行なっても差し支えない。その場合は、平坦化後に全面に犠牲膜が残る程度に、研磨で削り込む厚さ分の犠牲膜の成膜を余分に行なう。

さらに、Ｍ２層の上方に、同様にして配線層が積層される。最上層の配線層の上に、例えばシリコンオキシカーバイドによりエッチングストッパ膜５１が形成され、その上に、例えばＣＶＤで形成されたＳｉＯＣにより層間絶縁膜５２が形成されている。エッチングストッパ膜５１及び層間絶縁膜５２にビアホール５３が形成され、ビアホール５３内にＷを用いた導電性プラグ５４が充填されている。下層の配線４９が、導電性プラグ５４に電気的に接続される。

アルミニウムで形成されたパッド５５が、層間絶縁膜５２の上に形成され、導電性プラグ５４に接続されている。層間絶縁膜５２及びパッド５５を覆って、例えばシリコンナイトライドにより保護膜５６が形成されている。保護膜５６は、パッド５５上面に開口を有し、開口内にパッド５５が露出している。以上のようにして、実施例の半導体装置が作製される。

次に、実施例のようにバリアメタル層としてＲｕを用い配線間の絶縁膜をエッチングしたサンプルと、バリアメタル層としてＴａを用い配線間の絶縁膜をエッチングした比較例のサンプルとで、配線抵抗等の特性を評価した実験について説明する。

まず、配線抵抗を調べた第１の実験について説明する。第１の実験では、Ｍ１層で折り返し形状の蛇行する配線を作製した。配線の幅が７０ｎｍであり、配線間の間隔が７０ｎｍである。Ｒｕバリアメタル層で、配線間の絶縁膜のエッチング時間を様々に変化させたサンプルと、Ｔａバリアメタル層で、配線間の絶縁膜のエッチング時間を様々に変化させたサンプルとを用意した。

図３Ａ〜図３Ｄは、第１の実験のサンプルの断面を示す顕微鏡写真である。図３Ａが、Ｔａバリアメタル層で絶縁膜エッチングなし（エッチング時間０秒）のサンプルであり、図３Ｂが、Ｔａバリアメタル層でエッチング時間４５秒のサンプルであり、図３Ｃが、Ｒｕバリアメタル層でエッチング時間４５秒のサンプルであり、図３Ｄが、Ｒｕバリアメタル層でエッチング時間９０秒のサンプルである。

Ｔａバリアメタル層のエッチングなしのサンプルは、配線高さが１１３ｎｍである。Ｔａバリアメタル層のエッチング時間４５秒のサンプルも、エッチング前はエッチングなしのサンプルと同程度の配線高さである。しかし、配線間の絶縁膜のエッチングを４５秒行なうと、絶縁膜がエッチングされるとともに、バリアメタル層も上部が削られ、さらに銅配線も上部が削られて、配線高さが１０２ｎｍと減少している。

Ｔａのエッチング耐性が低くバリアメタル層が削られ、銅配線は、特にバリアメタル層に近い肩部が大きく削られて、丸みを帯びた形状となっている。このように、バリアメタル層をＴａとしたサンプルは、配線間の絶縁膜のエッチングに起因して、バリアメタル層が削られ、さらに、配線も後退した。

Ｒｕバリアメタル層のサンプルは、エッチング時間４５秒で、配線高さが１１６ｎｍである。Ｔａバリアメタル層のエッチングなし、及びエッチング時間４５秒のサンプルと比較するとわかるように、Ｒｕバリアメタル層のサンプルでは、配線間の絶縁膜のエッチングに起因するバリアメタル層の侵食、及び、銅配線の後退がほぼ見られない。なお、エッチング時間４５秒のサンプルでは、配線間に形成された凹部が浅く、最終的に配線間に空隙が残らなかった。

Ｒｕバリアメタル層でエッチング時間９０秒のサンプルは、配線高さが１１４ｎｍである。エッチング時間を９０秒に伸ばしても、バリアメタル層の侵食、及び、銅配線の後退が抑えられている。なお、サンプル間のばらつきにより、図３Ｃ及び図３Ｄに示すエッチング時間４５秒及び９０秒のサンプルの高さの差が生じている。

エッチング時間を９０秒に伸ばすと、配線間の凹部が深くなり、配線間の凹部内面を覆うエッチングストッパ膜（銅拡散防止膜）と、さらにその上の層間絶縁膜との間に、空隙が形成された。つまり、エアギャップ構造が生じた。

Ｔａバリアメタル層でも、Ｒｕバリアメタル層でも、配線上面に銅層が露出した状態で、配線間の絶縁膜のエッチングが行なわれる。従って、どちらのバリアメタル層を用いる場合でも、上面に露出した銅層は同様にエッチングされるようにも思われる。しかし、上述のように、Ｒｕバリアメタル層を用いると、エッチングでＲｕバリアメタル層が削られにくいばかりではなく、銅層も削られにくくなるということがわかった。この理由はまだ不明であるが、例えば、Ｒｕ層上に成長させた銅層が、エッチングされにくい組成に形成されている可能性もある。

図４は、第１の実験で測定された配線抵抗を示すグラフである。白抜きの丸印がＴａバリアメタル層のエッチングなし（エッチング時間０秒）、丸印がＴａバリアメタル層のエッチング時間４５秒のサンプルを示す。白抜きの三角印がＲｕバリアメタル層のエッチング時間２５秒、三角印がＲｕバリアメタル層のエッチング時間４５秒、白抜きの逆三角印がＲｕバリアメタル層のエッチング時間９０秒、逆三角印がＲｕバリアメタル層のエッチング時間１２０秒のサンプルを示す。

個々のサンプルの配線抵抗がプロットされている。横軸が抵抗をｏｈｍ／ｍｍ単位で示し、縦軸が累積確率を％単位で示す。

Ｔａバリアメタル層のサンプルでは、エッチング時間の伸びに伴い配線抵抗が上昇する。図３Ａ、図３Ｂを参照して説明したように、配線間の絶縁膜のエッチングに起因して配線の後退が起こるので、配線の断面積が減少して、抵抗上昇を招いたと理解される。

一方、Ｒｕバリアメタル層のサンプルでは、エッチング時間を１２０秒程度まで変えても、配線抵抗はほとんど変化しない。図３Ｃ、図３Ｄを参照して説明したように、Ｒｕバリアメタル層を用いると、配線間の絶縁膜のエッチングに起因する配線の後退が抑えられるので、配線抵抗の上昇が抑制されたと理解される。

次に、配線間容量を調べた第２の実験について説明する。第２の実験では、Ｍ１層で、対向する櫛歯状の電極を作製した。一方の櫛歯状電極の歯と、他方の櫛歯状電極の歯が交互に並ぶように、両電極を咬み合わせて対向配置（インターデジタル配置）し、容量を形成した。両電極の歯が交互に並んでいる部分で、電極幅（配線幅）が７０ｎｍであり、電極間（配線間）の間隔が７０ｎｍである。Ｒｕバリアメタル層で、配線間の絶縁膜のエッチング時間を様々に変化させたサンプルと、Ｔａバリアメタル層で、配線間の絶縁膜のエッチング時間を様々に変化させたサンプルとを用意した。

図５は、第２の実験で測定された配線間容量を示すグラフである。白抜きの丸印がＴａバリアメタル層のエッチングなし（エッチング時間０秒）、丸印がＴａバリアメタル層のエッチング時間４５秒のサンプルを示す。白抜きの三角印がＲｕバリアメタル層のエッチング時間２５秒、三角印がＲｕバリアメタル層のエッチング時間４５秒、白抜きの逆三角印がＲｕバリアメタル層のエッチング時間９０秒、逆三角印がＲｕバリアメタル層のエッチング時間１２０秒のサンプルを示す。

個々のサンプルの配線間容量がプロットされている。横軸が容量をｐＦ／ｍｍ単位で示し、縦軸が累積確率を％単位で示す。

Ｔａバリアメタル層のサンプル、Ｒｕバリアメタル層のサンプルとも、エッチング時間が長くなるほど、配線間容量が低下している。エッチング時間４５秒程度までは、比誘電率の高い犠牲膜が削られることにより、配線間容量が低下しているものと考えられる。エッチング時間がさらに伸びて、エアギャップ構造が生じることにより、配線間容量がさらに低下すると考えられる。なお、Ｔａバリアメタル層のサンプルでは、エッチングで配線高さが減少して配線間の側面の面積が小さくなることが、配線間容量の上昇に寄与すると思われる。

次に、タイム・ディペンデント・ダイエレクトリック・ブレークダウン（ＴＤＤＢ）寿命を調べた第３の実験について説明する。第３の実験でも、第２の実験と同様な、対向する櫛歯電極のサンプルに対する測定を行なった。対向電極間に電圧が印加された状態が長くなると、対向電極間にリークパスが形成されて短絡が生じる。対向電極間に所定電圧（例えば３０Ｖ）を印加し、所定のリーク電流値（例えば１×１０^−７Ａ）に到達した時間を、ＴＤＤＢ寿命として評価した。なお、初期のリーク電流値は、例えば１×１０^−１３Ａ〜１×１０^−１４Ａ程度である。

図６は、第３の実験で測定されたＴＤＤＢ寿命を示すグラフである。四角印がＲｕバリアメタル層のエッチング時間４５秒、丸印がＲｕバリアメタル層のエッチング時間９０秒サンプルを示す。個々のサンプルのＴＤＤＢ寿命がプロットされている。横軸がＴＤＤＢ寿命を対数表示の時間で示し、縦軸が累積確率を％単位で示す。エッチング時間が長くなると、ＴＤＤＢ寿命が延びる。つまり、リーク電流が抑制される。

次に、Ｉ−Ｖ特性を調べた第４の実験について説明する。第４の実験でも、第２、第３の実験と同様な、対向する櫛歯電極のサンプルに対する測定を行なった。対向電極間の印加電圧とリーク電流との関係を調べた。第４の実験では、配線幅を７４ｎｍとし、配線間の間隔を６６ｎｍとした。配線間間隔が短いほど、リークの生じやすい厳しい条件となる。

図７Ａ及び図７Ｂは、第４の実験で測定されたＩ−Ｖ特性を示すグラフである。図７Ａが、Ｒｕバリアメタル層でエッチング時間４５秒のサンプルの結果を示し、図７Ｂが、Ｒｕバリアメタル層でエッチング時間９０秒のサンプルの結果を示す。横軸が印加電圧をＶ単位で示し、縦軸がリーク電流をＡ単位で示す。第３の実験のＴＤＤＢ寿命試験の結果と同様に、エッチング時間が長くなると、リーク電流が抑制されることがわかる。

第３、第４の実験で、エッチング時間４５秒から９０秒に長くなると、リーク電流が抑制された。これは、例えば、配線間に形成された空隙によるリーク抑制効果と思われる。

次に、エレクトロマイグレーション特性を調べた第５の実験について説明する。

図８は、エレクトロマイグレーション試験に用いたサンプルの配線パターンを示す概略断面図である。Ｍ１層とＭ２層で配線パターンを形成した。配線パターンは、第１層の配線部６１と第２層の配線部６２とが、端部をビア部６３で接続されて交互に並んだチェーン形状である。第１層の配線部６１、第２層の配線部６２の各々は、幅７０ｎｍ、長さ２００ｎｍ、厚さ１００ｎｍであり、各ビア部は、直径７０ｎｍ、高さ１００ｎｍである。配線パターンの両端が、それぞれパッドに接続されている。

このような配線パターンを有するサンプルを１００チップ用意し、温度１５０℃、電流０．２ｍＡで２００時間のエレクトロマイグレーション試験を行った。実施例のＲｕバリアメタル層のサンプルと、比較例のＴａバリアメタル層のサンプルを用意した。エッチング時間は９０秒である。

Ｒｕバリアメタル層のサンプルは、１００チップ中オープン不良となったものが０個であったのに対し、Ｔａバリアメタル層のサンプルは、１００チップ中オープン不良となったものが２５個であった。実施例のＲｕバリアメタル層は、Ｔａバリアメタル層よりも、エレクトロマイグレーションを抑制することがわかった。これは、多結晶Ｒｕ層と銅配線との密着性が高いことが寄与していると思われる。

以上説明したように、銅を含む配線のバリアメタル層として、Ｒｕを含む金属層を用いると、例えばエアギャップ構造形成のため配線間の絶縁膜をエッチングする際に、バリアメタル層や配線の侵食を抑制することができる。

バリアメタル層や配線の侵食が抑制されることにより、配線間に残す絶縁膜の厚さを変えても、ほぼ一定の配線抵抗が得られる。Ｔａバリアメタル層の場合のような、配線間に残す絶縁膜を薄くするほど配線も後退し配線抵抗が上昇する現象が抑えられる。

なお、バリアメタル層は、Ｒｕ以外の金属を含んでいてもよい。例えば、ＲｕとＴａの合金を用いてもよい。Ｒｕに対するＴａの含有率は、０．５％〜１５％程度が望ましい。Ｒｕを含むバリアメタル層の厚さは、例えば配線溝幅に応じて、０．５ｎｍ〜２０ｎｍ程度の範囲とすることが好ましい。

配線間に残す絶縁膜は、エアギャップ構造が生じる程度に薄くすることが好ましい。必要に応じて、配線溝の底に達する深さまで、絶縁膜を除去することもできる。エアギャップ構造により、配線間容量低下、リーク電流低下等が図られる。

なお、エアギャップ構造が生じるまで深くエッチングしなくとも、例えば絶縁膜上部に比誘電率の高い犠牲膜を用いた場合等、絶縁膜上部をエッチングすることで、配線間容量の低下が図られる。

なお、配線上のエッチングストッパ膜と、さらに上の層間絶縁膜との間に空隙が形成される例を説明したが、空隙の形成態様はこれに限定されるものではない。

図９は、空隙の他の形成態様を示す概略断面図である。この例では、配線間のエッチングされた絶縁膜１２と、配線上のエッチングストッパ膜２１との間に、空隙１７ａが形成されたエアギャップ構造が示されている。バリアメタル層１４が、空隙１７ａに露出している。例えば、配線間の絶縁膜のエッチングで形成された凹部のアスペクト比が十分に高ければ、この凹部の側壁上にエッチングストッパ膜２１が入り込まず、このような態様の空隙が形成されるであろう。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

以上説明した実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
半導体基板上方に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に溝を形成する工程と、
前記第１の絶縁膜上面、及び前記溝の内面を覆うように、Ｒｕを含む第１の金属層を形成する工程と、
前記第１の金属層上に、銅を含む第２の金属層を形成する工程と、
前記第１の絶縁膜上の前記第２の金属層及び第１の金属層を研磨し除去して、該第１の絶縁膜を露出させ、前記溝内に形成された第１の金属層及び第２の金属層を残す工程と、
前記研磨によって露出した前記第１の絶縁膜を上面から少なくとも一部除去する工程と、
前記第１の絶縁膜の上方に、前記第１及び第２の金属層の少なくとも上面を覆う第２の絶縁膜を形成する工程と
を有する半導体装置の製造方法。
（付記２）
前記溝を形成する工程は、前記第１の絶縁膜に、隣り合う第１の溝と第２の溝を形成し、
前記第１の金属層を形成する工程は、前記第１及び第２の溝の内面に該第１の金属層を形成し、
前記第２の金属層を形成する工程は、前記第１及び第２の溝の内面上に形成された前記第１の金属層の上に、該第２の金属層を形成し、
前記溝内に形成された第１の金属層及び第２の金属層を残す工程は、前記第１及び第２の溝内に形成された第１の金属層及び第２の金属層を残し、該第１及び第２の溝の間の、前記第１の絶縁膜を露出させ、
前記第１の絶縁膜を少なくとも一部除去する工程は、前記第１の溝内に形成された第１、第２の金属層と、前記第２の溝内に形成された第１、第２の金属層との間に凹部を形成し、
さらに、前記第２の絶縁膜の上方に第３の絶縁膜を形成する工程を有し、
前記第２または第３の絶縁膜の形成後に、前記第１の溝内に形成された第１、第２の金属層と、前記第２の溝内に形成された第１、第２の金属層との間に空隙が形成される付記１に記載の半導体装置の製造方法。
（付記３）
前記第１の絶縁膜を形成する工程は、前記第１の絶縁膜を露出させる工程で露出する上層絶縁膜と、該上層絶縁膜よりも比誘電率の低い下層絶縁膜との積層を含んで、該第１の絶縁膜を形成し、
前記第１の絶縁膜を少なくとも一部除去する工程は、少なくとも前記上層絶縁膜を除去する付記１または２に記載の半導体装置の製造方法。
（付記４）
前記第１の金属層を形成する工程は、非晶質のＲｕを含む層と、多結晶のＲｕを含む層の積層を含んで、該第１の金属層を形成する付記１〜３のいずれか１つに記載の半導体装置の製造方法。
（付記５）
さらに、前記第１の絶縁膜を少なくとも一部除去する工程で露出した、該第１の絶縁膜の表面を洗浄する工程を有する付記１〜４のいずれか１つに記載の半導体装置の製造方法。
（付記６）
さらに、前記第１の絶縁膜を少なくとも一部除去する工程で露出した、該第１の絶縁膜の表面を終端修飾する工程を有する付記１〜５のいずれか１つに記載の半導体装置の製造方法。
（付記７）
前記第１の絶縁膜を少なくとも一部除去する工程は、前記溝の内面に形成された第１の金属層を露出させ、
前記第２の絶縁膜を形成する工程は、前記第１の絶縁膜を少なくとも一部除去する工程で露出した前記第１の金属層を覆って、第２の絶縁膜を形成する付記１〜６のいずれか１つに記載の半導体装置の製造方法。
（付記８）
前記第１の絶縁膜を少なくとも一部除去する工程は、ドライエッチングを用いる付記１〜７のいずれか１つに記載の半導体装置の製造方法。
（付記９）
半導体基板と、
前記半導体基板上方に形成され、溝を有する第１の絶縁膜と、
前記溝内に形成され、銅を含み、上面が前記第１の絶縁膜の上面より高く形成された第１の金属層と、
前記第１の金属層の側面を覆い、前記溝内で、該溝の内面と前記第１の金属層との間に介在し、Ｒｕを含む第２の金属層と、
前記第１の絶縁膜の上方に形成され、前記第１及び第２の金属層の少なくとも上面を覆う第２の絶縁膜と
を有する半導体装置。
（付記１０）
前記第１の絶縁膜は、隣接して第１の溝と第２の溝を有し、該第１、第２の溝内それぞれに、銅を含み、上面が前記第１の絶縁膜の上面より高く形成された前記第１の金属層が形成され、該第１、第２の溝内それぞれに形成された該第１の金属層について、第１の金属層の側面を覆い、溝内で溝の内面と第１の金属層との間に介在し、Ｒｕを含む前記第２の金属層が形成され、前記第２の絶縁膜は、該第１、第２の溝内それぞれに形成された第１及び第２の金属層の少なくとも上面を覆い、
さらに、前記第２の絶縁膜の上方に形成された第３の絶縁膜と、
前記第１の溝内に形成された第１、第２の金属層と、前記第２の溝内に形成された第１、第２の金属層との間に配置され、前記第２、第３の絶縁膜で埋め込まれない空隙と
を有する付記９に記載の半導体装置。

５、１２、２２層間絶縁膜
１１、２１エッチングストッパ膜
１２ａ犠牲膜
１３配線溝
１４バリアメタル層
１５銅配線
１６ａ、１６ｂ凹部
１７空隙

Claims

半導体基板上方に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に溝を形成する工程と、
前記第１の絶縁膜上面、及び前記溝の内面を覆うように、Ｒｕを含む第１の金属層を形成する工程と、
前記第１の金属層上に、銅を含む第２の金属層を形成する工程と、
前記第１の絶縁膜上の前記第２の金属層及び第１の金属層を研磨し除去して、該第１の絶縁膜を露出させ、前記溝内に形成された第１の金属層及び第２の金属層を残す工程と、
前記研磨によって露出した前記第１の絶縁膜を上面から少なくとも一部除去する工程と、
前記第１の絶縁膜の上方に、前記第１及び第２の金属層の少なくとも上面を覆う第２の絶縁膜を形成する工程と
を有する半導体装置の製造方法。
前記溝を形成する工程は、前記第１の絶縁膜に、隣り合う第１の溝と第２の溝を形成し、
前記第１の金属層を形成する工程は、前記第１及び第２の溝の内面に該第１の金属層を形成し、
前記第２の金属層を形成する工程は、前記第１及び第２の溝の内面上に形成された前記第１の金属層の上に、該第２の金属層を形成し、
前記溝内に形成された第１の金属層及び第２の金属層を残す工程は、前記第１及び第２の溝内に形成された第１の金属層及び第２の金属層を残し、該第１及び第２の溝の間の、前記第１の絶縁膜を露出させ、
前記第１の絶縁膜を少なくとも一部除去する工程は、前記第１の溝内に形成された第１、第２の金属層と、前記第２の溝内に形成された第１、第２の金属層との間に凹部を形成し、
さらに、前記第２の絶縁膜の上方に第３の絶縁膜を形成する工程を有し、
前記第２または第３の絶縁膜の形成後に、前記第１の溝内に形成された第１、第２の金属層と、前記第２の溝内に形成された第１、第２の金属層との間に空隙が形成される請求項１に記載の半導体装置の製造方法。
前記第１の絶縁膜を形成する工程は、前記第１の絶縁膜を露出させる工程で露出する上層絶縁膜と、該上層絶縁膜よりも比誘電率の低い下層絶縁膜との積層を含んで、該第１の絶縁膜を形成し、
前記第１の絶縁膜を少なくとも一部除去する工程は、少なくとも前記上層絶縁膜を除去する請求項１または２に記載の半導体装置の製造方法。
前記第１の金属層を形成する工程は、非晶質のＲｕを含む層と、多結晶のＲｕを含む層の積層を含んで、該第１の金属層を形成する請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
さらに、前記第１の絶縁膜を少なくとも一部除去する工程で露出した、該第１の絶縁膜の表面を洗浄する工程を有する請求項１〜４のいずれか１項に記載の半導体装置の製造方法。