JPWO2004107434A1 - 配線構造およびその製造方法 - Google Patents
配線構造およびその製造方法 Download PDFInfo
- Publication number
- JPWO2004107434A1 JPWO2004107434A1 JP2005506581A JP2005506581A JPWO2004107434A1 JP WO2004107434 A1 JPWO2004107434 A1 JP WO2004107434A1 JP 2005506581 A JP2005506581 A JP 2005506581A JP 2005506581 A JP2005506581 A JP 2005506581A JP WO2004107434 A1 JPWO2004107434 A1 JP WO2004107434A1
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- wiring
- porous
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
半導体素子が形成された基板上に金属配線を積層し、半導体素子の接続を得る多層配線構造において、多孔質絶縁膜内に微細な金属配線を形成する場合に、リーク電流が発生し隣接する配線間の絶縁性が損なわれたり、隣接する配線間の絶縁耐性が劣化することのない配線構造およびその製造方法を提供する。半導体素子が形成された基板上の金属配線構造において、層間絶縁膜と金属配線との間に、有機物を含む絶縁性バリア層４１３を形成する。この絶縁性バリア層は隣接する配線間のリーク電流を低減し、絶縁信頼性を向上させることができる。
Description
本発明は、多層配線の配線構造とその製造方法に関し、特に、シリコン酸化膜よりも低誘電率な膜を層間絶縁膜に用いた溝配線（ダマシン配線）構造で構成される多層配線の配線構造とその製造方法に関する。
本発明に関する現時点での技術水準をより十分に説明する目的で、本願で引用され或いは特定される特許、特許出願、特許公報、科学論文等の全てを、ここに、参照することでそれらの全ての説明を組入れる。
従来、半導体高集積回路（ＬＳＩ）の導電材料には、アルミニウム（Ａｌ）またはＡｌ合金が広く用いられてきた。また、配線間および配線層間の絶縁膜にはシリコン酸化膜（ＳｉＯ２膜）が広く用いられてきた。
そして、ＬＳＩの製造方法の微細化の進行に伴い、配線における信号伝送の遅延を抑制あるいは低減する必要が生じてきた。このために、配線の低抵抗化として導電材料に銅（Ｃｕ）が使用されるようになってきた。
さらに、配線間の寄生容量の低減化として、配線間および配線層間の絶縁膜に誘電率の低い有機物や気孔を含んだシリコン酸化膜が使用されるようになってきた。
しかし、Ｃｕを主成分とする配線においては、シリコン（Ｓｉ）やシリコン酸化膜をはじめとする絶縁膜中におけるＣｕの拡散がＡｌよりも速いことが知られている。このことから、トランジスタをはじめとする半導体素子部へのＣｕの侵入および配線間の絶縁耐圧劣化等を防いで、半導体素子信頼性を確保するために、Ｃｕの周囲に拡散を防止する拡散防止（バリア）膜を形成することが必要となる。
このＣｕを用いたダマシン配線構造の形成においては、工程の簡略化とプロセスコストダウンが必要とされている。そして、デュアルダマシン配線の実用化や、デュアルハードマスクを用いた低誘電率層間絶縁膜の加工法の提案などがなされている。
上述した多層配線構造は、例えば、特開２００２−１１８１６９号公報（図４）及び特開２００１−００７２０４号公報（図３）に開示されている。
次に、以下、図面を参照して従来のダマシン配線について説明する。まず、第１の従来例の酸化膜デュアルダマシンについて説明する。
図１Ａに示すように、半導体素子が形成された基板上（図示略）のＳｉＮ膜８０１上に、ＳｉＯ２膜８０２、Ｃｕ膜８０３、Ｔａ／ＴａＮ膜８０４、からなる下層配線を形成し、その上にＳｉＮ膜８０５、ＳｉＯ２膜８０６、ＳｉＯＮ膜８０７、ＳｉＯ２膜８０８、がこの順に形成されている。
次いで、図１Ｂに示すように、フォトレジストと反応性イオンエッチングを用いて、デュアルダマシン溝８０９を形成する。
この時のデュアルダマシン配線溝の形成方法としては、ビアファーストプロセスとトレンチファーストプロセスとが周知である。ビアファーストプロセスは、ビアを先に開口し、開口したビア上面にフォトレジストを塗布して溝パタンを形成するプロセスである。トレンチファーストプロセスは、溝を先に開口し、開口した溝上面にフォトレジストを塗布してビアパタンを形成するプロセスである。
次いで、図１Ｃに示すように、全面に、厚さ３０ｎｍのＴａ／ＴａＮ膜８１０をＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）を用いて堆積する。そして、そのまま大気暴露することなくスパッタリング法を用いて厚さ１００ｎｍのＣｕシード層を堆積する。次いで電界メッキ法を用いてＣｕを堆積する。２００℃〜４００℃程度の温度で５〜３０分程度熱処理を行い、Ｃｕ埋め込み８１１を形成する。
次いで図１Ｄに示すように、ＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ法）を行い余剰なＣｕを研磨により除去し（Ｃｕ−ＣＭＰ）、第２のＣｕ配線８１２を形成する。
これらダマシンプロセスに用いられる導体バリア層には、比較的高融点であるチタン（Ｔｉ）、タンタル（Ｔａ）、などの金属およびその窒化物、またはそれらを積層したものが用いられる。この理由は、これらのバリア層に用いられるＣｕの拡散防止能力が高いこと、下地となる絶縁物およびＣｕ配線部との密着性が良いこと、プロセス上の熱的安定性等である。
これらの構造を有する第１の従来例においては、ＬＳＩの縮小に伴い、配線幅、ビアホール径供に０．１μｍ以下の微細配線となる。特に微細化に伴う配線間容量の増大は、配線遅延、クロストーク増大、消費電力の増大などを招く深刻な問題となりつつある。そのため、層間絶縁膜ＳｉＯ２を低誘電率な材料に置き換えることによる配線間容量の低減が求められていた。
このようにして製造される半導体装置は、以下のような課題を有していた。第１の従来例では、Ｃｕ配線を形成する際の側面および配線底を、Ｃｕの拡散耐性を有するバリアメタル膜で覆う。これにより、絶縁膜中へのＣｕの拡散を防ぎ、高信頼性な配線が得られることを示した。
従来から用いられているバリアメタル膜に用いられる材料の多くは、前述のようにスパッタリング法に代表されるＰＶＤ法によって、成膜されてきた。
しかしながら、半導体素子の微細化にともなう配線溝幅およびビアホール径の縮小によって、配線側面および配線底、およびビアホール側面およびビアホール底に、均等な厚さでバリアメタルを堆積することが困難となってきた。すなわち、ＰＶＤ法以外でのバリアメタル層の形成が望まれていた。
この問題に対して、当該技術分野における一般的な解決策としては、バリアメタルの成膜をＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）、あるいはＡＬＣＶＤ（Ａｔｍｏｉｃ Ｌａｙｅｒ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などで成膜を行うことである。これにより、バリアメタル層のカバレッジを改善し、微細な配線溝やビアホールに対しても均一にバリアメタルを成膜できる手法が用いられている。これらの成膜方法を用いることで、高品質なバリアメタル膜を均一に配線溝、およびビアホールに堆積することができる。
一方、層間絶縁膜へ多孔質低誘電率膜の導入が進められている。これは半導体素子に多層配線を用いることで高速かつ低電力で接続するために、微細化だけでなく、層間絶縁膜の低誘電率化が有効であり、これら双方を両立することが求められていたためである。
配線間の実効的な容量を低減するために、層間絶縁膜（この場合シリコン酸化膜（ｋ＝４．２））の低誘電率化が必要とされていた。低誘電率膜は、例えばＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜、ＭＳＱ（メチルシルセスキオキサン（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜、ＣＤＯ（カーボンドープトオキサイド（Ｃａｒｂｏｎ ｄｏｐｅｄ ｏｘｉｄｅ））あるいはそれらを多孔質にした膜などである。そして、回転塗布法やＣＶＤ法などにより形成される。
これらの低誘電率膜は低密度であることが特徴であり、中には１ｎｍ以上の気孔を有する場合もある。これら低誘電率膜中に配線溝、あるいはビアホールを形成し金属配線を埋め込んで配線を形成する場合には、配線溝、あるいはビアホールの側面からは、容易に液体や気体や異種金属などが絶縁膜内部に浸透するという問題を有している。
このような多孔質絶縁膜に埋め込み金属配線を形成する場合、重要な問題点を生じる。
第一に、側面に露出した気孔は凹凸を形成するため、バリアメタルの不連続などを招き、それによってＣｕの拡散を生じ、多孔質絶縁膜の絶縁信頼性を劣化させる問題を有していた。
第二に、前述の例えばＣＶＤ法のような気体からの反応を利用する方法を用いて導電性バリアメタルを堆積する場合に、気体原料が容易に配線溝、あるいはビアホールの側面から多孔質絶縁膜内部に進入し、本来溝、あるいはビアホール側面に形成されるはずのバリアメタル層が絶縁膜内部にも析出することとなり、配線間リーク電流や絶縁耐性および信頼性を劣化させるという問題を有していた。
第三に、低誘電率膜が多孔性を有する場合に、配線溝、あるいはビアホールの側面からは、容易に外部からの水分や気体や異種金属などが絶縁膜内部に浸透し、多孔質絶縁膜の絶縁信頼性を劣化させるという問題を有していた。
このような課題に対して、従来の技術では多孔質絶縁膜の側面を絶縁膜で保護（バリア）するような技術が検討されているが、以下それら従来技術の問題点について図２Ａ乃至図２Ｆを参照して詳しく説明する。
多孔質絶縁膜の側面を非多孔質絶縁膜で保護する技術（図２Ａ参照）を用いた半導体装置は以下のような課題を有していた。
（１）第一に、多孔質絶縁膜の側面に絶縁膜を形成する場合に、側面を覆う絶縁膜に無機物を用いた場合には、無機物の比誘電率は一般的に４．０前後であり、多孔質絶縁膜と比較して大きい。そのため、比誘電率の高い材料を用いただけでは配線間容量を増大させてしまう問題を有していた（図２Ｂ参照）。このような問題点を有する代表的な技術文献としては、例えば特開２００２−６４１４０などが挙げられる。配線間容量を増加させることなく、多孔質絶縁膜の側面を保護できる技術が求められていた。
（２）第二に、多孔質絶縁膜の側面に絶縁膜を形成する場合に、低誘電率な有機物の形成が困難であった。一般に有機物は回転塗布法により基板上に形成される場合が多いが、例えば特開２００１−３３２５４３に記載のポリイミドなどの技術や、特開２００３−３４７２９０に記載の有機物などでは、配線溝あるいはビアホールの側面に１０ｎｍ厚程度の有機物をカバレッジ良く均一に形成することが困難であった（図２Ｃ参照）。そのため、配線間容量を増加させることのない有機物を、配線溝あるいはビアホールの側面に１０ｎｍ厚以下で均一に形成する技術が求められていた。
（３）第三に、多孔質絶縁膜の側面に絶縁膜を形成する場合に、側面のみに有機物を形成し、かつ微細な配線形状を制御性高く形成することが難しいという問題を有していた。例えば、特開２００４−６７４８に記載の技術では、下層配線との接続を確保する際に、多孔質膜がダメージを受ける、あるいは有機物が反応性イオンエッチング中に消去されてしまう（図２Ｄ参照）などの問題を有しており、実際に１００ｎｍ幅以下の微細配線の側面に適用することは非常に困難であった。そのため、極微細配線において配線形状を制御性高く形成し、かつ多孔質絶縁膜の側面を絶縁膜で十分に保護できる技術が求められていた。
（４）第四に、多孔質絶縁膜の側面に絶縁膜を形成する場合に、多孔質絶縁膜の側面を十分保護しようとすると、側面だけでなく配線溝の底部に絶縁膜が形成されてしまうため、配線断面積が減少し、配線抵抗が上昇してしまう問題を有していた（図２Ｅ参照）。このような問題点を有する代表的な技術文献としては、例えば特許第００３３２３００５号に記載の技術や、特許第２００３−６６８８５０号などに記載の技術が挙げられる。そのため、配線、あるいはビアホールの側面のみに制御性高く絶縁膜を形成できる技術が求められていた。
（５）第五に、多孔質絶縁膜の側面に絶縁膜を形成する場合に、側面を覆う絶縁膜に、例えば特開２０００−１７４０１９に記載のフルオロカーボン膜等を用いた場合には膜内からの脱ガスの発生により、金属配線と多孔質膜との密着性が低下するという問題を有していた（図２Ｆ参照）。そのため、金属配線と多孔質絶縁膜との密着性を低下させることなく、多孔質絶縁膜の側面を保護できる技術が求められていた。
従来、半導体高集積回路（ＬＳＩ）の導電材料には、アルミニウム（Ａｌ）またはＡｌ合金が広く用いられてきた。また、配線間および配線層間の絶縁膜にはシリコン酸化膜（ＳｉＯ２膜）が広く用いられてきた。
そして、ＬＳＩの製造方法の微細化の進行に伴い、配線における信号伝送の遅延を抑制あるいは低減する必要が生じてきた。このために、配線の低抵抗化として導電材料に銅（Ｃｕ）が使用されるようになってきた。
さらに、配線間の寄生容量の低減化として、配線間および配線層間の絶縁膜に誘電率の低い有機物や気孔を含んだシリコン酸化膜が使用されるようになってきた。
しかし、Ｃｕを主成分とする配線においては、シリコン（Ｓｉ）やシリコン酸化膜をはじめとする絶縁膜中におけるＣｕの拡散がＡｌよりも速いことが知られている。このことから、トランジスタをはじめとする半導体素子部へのＣｕの侵入および配線間の絶縁耐圧劣化等を防いで、半導体素子信頼性を確保するために、Ｃｕの周囲に拡散を防止する拡散防止（バリア）膜を形成することが必要となる。
このＣｕを用いたダマシン配線構造の形成においては、工程の簡略化とプロセスコストダウンが必要とされている。そして、デュアルダマシン配線の実用化や、デュアルハードマスクを用いた低誘電率層間絶縁膜の加工法の提案などがなされている。
上述した多層配線構造は、例えば、特開２００２−１１８１６９号公報（図４）及び特開２００１−００７２０４号公報（図３）に開示されている。
次に、以下、図面を参照して従来のダマシン配線について説明する。まず、第１の従来例の酸化膜デュアルダマシンについて説明する。
図１Ａに示すように、半導体素子が形成された基板上（図示略）のＳｉＮ膜８０１上に、ＳｉＯ２膜８０２、Ｃｕ膜８０３、Ｔａ／ＴａＮ膜８０４、からなる下層配線を形成し、その上にＳｉＮ膜８０５、ＳｉＯ２膜８０６、ＳｉＯＮ膜８０７、ＳｉＯ２膜８０８、がこの順に形成されている。
次いで、図１Ｂに示すように、フォトレジストと反応性イオンエッチングを用いて、デュアルダマシン溝８０９を形成する。
この時のデュアルダマシン配線溝の形成方法としては、ビアファーストプロセスとトレンチファーストプロセスとが周知である。ビアファーストプロセスは、ビアを先に開口し、開口したビア上面にフォトレジストを塗布して溝パタンを形成するプロセスである。トレンチファーストプロセスは、溝を先に開口し、開口した溝上面にフォトレジストを塗布してビアパタンを形成するプロセスである。
次いで、図１Ｃに示すように、全面に、厚さ３０ｎｍのＴａ／ＴａＮ膜８１０をＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）を用いて堆積する。そして、そのまま大気暴露することなくスパッタリング法を用いて厚さ１００ｎｍのＣｕシード層を堆積する。次いで電界メッキ法を用いてＣｕを堆積する。２００℃〜４００℃程度の温度で５〜３０分程度熱処理を行い、Ｃｕ埋め込み８１１を形成する。
次いで図１Ｄに示すように、ＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ法）を行い余剰なＣｕを研磨により除去し（Ｃｕ−ＣＭＰ）、第２のＣｕ配線８１２を形成する。
これらダマシンプロセスに用いられる導体バリア層には、比較的高融点であるチタン（Ｔｉ）、タンタル（Ｔａ）、などの金属およびその窒化物、またはそれらを積層したものが用いられる。この理由は、これらのバリア層に用いられるＣｕの拡散防止能力が高いこと、下地となる絶縁物およびＣｕ配線部との密着性が良いこと、プロセス上の熱的安定性等である。
これらの構造を有する第１の従来例においては、ＬＳＩの縮小に伴い、配線幅、ビアホール径供に０．１μｍ以下の微細配線となる。特に微細化に伴う配線間容量の増大は、配線遅延、クロストーク増大、消費電力の増大などを招く深刻な問題となりつつある。そのため、層間絶縁膜ＳｉＯ２を低誘電率な材料に置き換えることによる配線間容量の低減が求められていた。
このようにして製造される半導体装置は、以下のような課題を有していた。第１の従来例では、Ｃｕ配線を形成する際の側面および配線底を、Ｃｕの拡散耐性を有するバリアメタル膜で覆う。これにより、絶縁膜中へのＣｕの拡散を防ぎ、高信頼性な配線が得られることを示した。
従来から用いられているバリアメタル膜に用いられる材料の多くは、前述のようにスパッタリング法に代表されるＰＶＤ法によって、成膜されてきた。
しかしながら、半導体素子の微細化にともなう配線溝幅およびビアホール径の縮小によって、配線側面および配線底、およびビアホール側面およびビアホール底に、均等な厚さでバリアメタルを堆積することが困難となってきた。すなわち、ＰＶＤ法以外でのバリアメタル層の形成が望まれていた。
この問題に対して、当該技術分野における一般的な解決策としては、バリアメタルの成膜をＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）、あるいはＡＬＣＶＤ（Ａｔｍｏｉｃ Ｌａｙｅｒ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などで成膜を行うことである。これにより、バリアメタル層のカバレッジを改善し、微細な配線溝やビアホールに対しても均一にバリアメタルを成膜できる手法が用いられている。これらの成膜方法を用いることで、高品質なバリアメタル膜を均一に配線溝、およびビアホールに堆積することができる。
一方、層間絶縁膜へ多孔質低誘電率膜の導入が進められている。これは半導体素子に多層配線を用いることで高速かつ低電力で接続するために、微細化だけでなく、層間絶縁膜の低誘電率化が有効であり、これら双方を両立することが求められていたためである。
配線間の実効的な容量を低減するために、層間絶縁膜（この場合シリコン酸化膜（ｋ＝４．２））の低誘電率化が必要とされていた。低誘電率膜は、例えばＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜、ＭＳＱ（メチルシルセスキオキサン（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜、ＣＤＯ（カーボンドープトオキサイド（Ｃａｒｂｏｎ ｄｏｐｅｄ ｏｘｉｄｅ））あるいはそれらを多孔質にした膜などである。そして、回転塗布法やＣＶＤ法などにより形成される。
これらの低誘電率膜は低密度であることが特徴であり、中には１ｎｍ以上の気孔を有する場合もある。これら低誘電率膜中に配線溝、あるいはビアホールを形成し金属配線を埋め込んで配線を形成する場合には、配線溝、あるいはビアホールの側面からは、容易に液体や気体や異種金属などが絶縁膜内部に浸透するという問題を有している。
このような多孔質絶縁膜に埋め込み金属配線を形成する場合、重要な問題点を生じる。
第一に、側面に露出した気孔は凹凸を形成するため、バリアメタルの不連続などを招き、それによってＣｕの拡散を生じ、多孔質絶縁膜の絶縁信頼性を劣化させる問題を有していた。
第二に、前述の例えばＣＶＤ法のような気体からの反応を利用する方法を用いて導電性バリアメタルを堆積する場合に、気体原料が容易に配線溝、あるいはビアホールの側面から多孔質絶縁膜内部に進入し、本来溝、あるいはビアホール側面に形成されるはずのバリアメタル層が絶縁膜内部にも析出することとなり、配線間リーク電流や絶縁耐性および信頼性を劣化させるという問題を有していた。
第三に、低誘電率膜が多孔性を有する場合に、配線溝、あるいはビアホールの側面からは、容易に外部からの水分や気体や異種金属などが絶縁膜内部に浸透し、多孔質絶縁膜の絶縁信頼性を劣化させるという問題を有していた。
このような課題に対して、従来の技術では多孔質絶縁膜の側面を絶縁膜で保護（バリア）するような技術が検討されているが、以下それら従来技術の問題点について図２Ａ乃至図２Ｆを参照して詳しく説明する。
多孔質絶縁膜の側面を非多孔質絶縁膜で保護する技術（図２Ａ参照）を用いた半導体装置は以下のような課題を有していた。
（１）第一に、多孔質絶縁膜の側面に絶縁膜を形成する場合に、側面を覆う絶縁膜に無機物を用いた場合には、無機物の比誘電率は一般的に４．０前後であり、多孔質絶縁膜と比較して大きい。そのため、比誘電率の高い材料を用いただけでは配線間容量を増大させてしまう問題を有していた（図２Ｂ参照）。このような問題点を有する代表的な技術文献としては、例えば特開２００２−６４１４０などが挙げられる。配線間容量を増加させることなく、多孔質絶縁膜の側面を保護できる技術が求められていた。
（２）第二に、多孔質絶縁膜の側面に絶縁膜を形成する場合に、低誘電率な有機物の形成が困難であった。一般に有機物は回転塗布法により基板上に形成される場合が多いが、例えば特開２００１−３３２５４３に記載のポリイミドなどの技術や、特開２００３−３４７２９０に記載の有機物などでは、配線溝あるいはビアホールの側面に１０ｎｍ厚程度の有機物をカバレッジ良く均一に形成することが困難であった（図２Ｃ参照）。そのため、配線間容量を増加させることのない有機物を、配線溝あるいはビアホールの側面に１０ｎｍ厚以下で均一に形成する技術が求められていた。
（３）第三に、多孔質絶縁膜の側面に絶縁膜を形成する場合に、側面のみに有機物を形成し、かつ微細な配線形状を制御性高く形成することが難しいという問題を有していた。例えば、特開２００４−６７４８に記載の技術では、下層配線との接続を確保する際に、多孔質膜がダメージを受ける、あるいは有機物が反応性イオンエッチング中に消去されてしまう（図２Ｄ参照）などの問題を有しており、実際に１００ｎｍ幅以下の微細配線の側面に適用することは非常に困難であった。そのため、極微細配線において配線形状を制御性高く形成し、かつ多孔質絶縁膜の側面を絶縁膜で十分に保護できる技術が求められていた。
（４）第四に、多孔質絶縁膜の側面に絶縁膜を形成する場合に、多孔質絶縁膜の側面を十分保護しようとすると、側面だけでなく配線溝の底部に絶縁膜が形成されてしまうため、配線断面積が減少し、配線抵抗が上昇してしまう問題を有していた（図２Ｅ参照）。このような問題点を有する代表的な技術文献としては、例えば特許第００３３２３００５号に記載の技術や、特許第２００３−６６８８５０号などに記載の技術が挙げられる。そのため、配線、あるいはビアホールの側面のみに制御性高く絶縁膜を形成できる技術が求められていた。
（５）第五に、多孔質絶縁膜の側面に絶縁膜を形成する場合に、側面を覆う絶縁膜に、例えば特開２０００−１７４０１９に記載のフルオロカーボン膜等を用いた場合には膜内からの脱ガスの発生により、金属配線と多孔質膜との密着性が低下するという問題を有していた（図２Ｆ参照）。そのため、金属配線と多孔質絶縁膜との密着性を低下させることなく、多孔質絶縁膜の側面を保護できる技術が求められていた。
したがって、本発明の目的は、銅を主成分とする微細な金属配線を多孔質絶縁膜内部に形成する際に、金属配線の側面を絶縁性バリア層で覆うことで、多孔質絶縁膜内部へのＣｕの拡散を防ぎ、配線間のリーク電流を低く保ち、絶縁信頼性を高く保ち、高い信頼性の高集積回路となる金属配線構造とその製造方法を提供することにある。
本発明の第一の側面は、半導体素子が形成された基板上の絶縁膜に形成された配線溝およびビアホールに金属を充填して形成された少なくとも１つの金属配線および少なくとも１つの金属接続プラグを有する単位配線構造が複数積層される多層配線の配線構造において、少なくとも１つの前記単位配線構造において、前記金属配線および前記金属接続プラグの少なくとも１方と層間絶縁膜との間に、有機物を含む絶縁性バリア層が挿入されて、前記金属配線および前記金属接続プラグの少なくとも１方の側面の少なくとも一部が前記絶縁性バリア層で覆われている配線構造を提供することにある。
前記絶縁性バリア層は、更にシリコン原子を含んでもよい。
前記金属は銅であり、前記金属配線は銅配線であり、前記金属接続プラグは銅接続プラグであってもよい。
前記銅配線及び前記銅接続プラグの少なくとも１方の上に、第１の絶縁膜と多孔質絶縁膜と第２の絶縁膜が順次積層された層間絶縁膜が形成され、前記第１の絶縁膜と前記多孔質絶縁膜と前記第２の絶縁膜を貫通して形成される配線溝及びビアホールの少なくとも１方の側面の少なくとも一部が、前記有機物を含む前記絶縁性バリア層で覆われており、かつ前記有機物の炭素含有量が前記第１の絶縁膜および前記第２の絶縁膜よりも多いことが好ましい。
前記銅配線上に、第１の絶縁膜と第３の絶縁膜と第４の絶縁膜と多孔質絶縁膜と第２の絶縁膜が順次積層された層間絶縁膜が形成され、少なくとも前記第２の絶縁膜と前記多孔質絶縁膜とを貫通して形成される配線溝の側面、および前記第４の絶縁膜とビア層間絶縁膜と前記第１の絶縁膜とを貫通して形成されるビアホールの側面の少なくとも１部が、前記有機物を含む前記絶縁性バリア層で覆われており、かつ前記有機物の炭素含有量が前記第１の絶縁膜および前記第２の絶縁膜および前記第４の絶縁膜よりも多いことが好ましい。前記絶縁性バリア層は、更にシリコン原子を含んでもよい。前記有機物を含む絶縁性バリア層が、前記第１の絶縁膜、および前記第２の絶縁膜、および前記第４の絶縁膜よりも少ない範囲内でシリコン原子を含有することが好ましい。
前記多孔質絶縁膜が比誘電率３．０以下の多孔質膜であることが好ましい。
前記第３の絶縁膜と前記第４の絶縁膜とが同一の材料からなることが好ましい。
前記有機物を含む絶縁バリア層が、Ｓｉ−Ｏ結合を含む有機物であることが好ましい。
前記有機物を含む絶縁バリア層が、１ａｔｍ％〜１０ａｔｍ％の範囲内でシリコンを含む有機物であることが好ましい。
前記有機物を含む絶縁性バリア層が、ジビニルシロキサンベンゾシクロブテン膜であることが好ましい。
前記有機物を含む絶縁性バリア層がジビニルシロキサンベンゾシクロブテン膜であり、前記第１の絶縁膜がＳｉＣＮ膜であり、前記第２の絶縁膜がＳｉＯ２膜であり、前記多孔質絶縁膜が多孔質ＳｉＯＣＨ膜であることが好ましい。
前記有機物を含む絶縁性バリア層がジビニルシロキサンベンゾシクロブテン膜であり、前記第１の絶縁膜がＳｉＣＮ膜であり、前記第２の絶縁膜がＳｉＯ２膜であり、前記多孔質絶縁膜が多孔質ＳｉＯＣＨ膜であり、前記第３の絶縁膜が多孔質ＳｉＯＣＨ膜であり、前記第４の絶縁膜がＳｉＯ２膜であることが好ましい。
前記有機物を含む絶縁性バリア層がジビニルシロキサンベンゾシクロブテン膜であり、前記第１の絶縁膜がＳｉＣＮ膜であり、前記第２の絶縁膜がＳｉＯ２膜であり、前記多孔質絶縁膜が多孔質ＳｉＯＣＨ膜であり、前記第３の絶縁膜が非多孔質ＳｉＯＣＨ膜であり、前記第４の絶縁膜がＳｉＯ２膜であることが好ましい。
前記有機物を含む絶縁性バリア層が、炭素、シリコン、有機物からなることが好ましい。
前記第１の絶縁膜と前記第２の絶縁膜とが、いずれも同一材料であることが好ましい。
前記第１の絶縁膜と第２の絶縁膜とが、いずれも同一材料であり、かつＳｉＣＮ、ＳｉＣ、ＳｉＣＮＨ、ＳｉＣＨ、ＳｉＯＣＨ、のいずれか一つからなることが好ましい。
本発明の第二の側面は、半導体基板上の絶縁膜に形成される多層配線の配線構造において、多孔質絶縁膜と、前記多孔質絶縁膜上に設けられた第２の絶縁膜とを貫通して形成されたＣｕを主成分とする金属配線と、前記第２の絶縁膜上に形成された第１の絶縁膜と、からなる配線構造において、箭記第１の絶縁膜と前記第２の絶縁膜とが同一の材料から形成される配線構造を提供することである。
前記第１の絶縁膜と前記第２の絶縁膜とを構成する前記同一材料は、シリコン炭化物を主成分とする材料およびシリコン窒化物を主成分とする材料およびシリコン炭窒化物を主成分とする材料のいずれか一つからなることが好ましい。
本発明の第三の側面は、半導体素子が形成された基板上の絶縁膜に形成される配線溝およびビアホールに銅を主成分とする金属配線を充填して形成された配線および接続プラグを有する単位配線構造が複数積層される多層配線の製造方法において、銅配線あるいは銅接続プラグ上に直接接する第１の絶縁膜と、前記第１の絶縁膜上に設けられた多孔質絶縁膜を形成する工程と、および前記多孔質絶縁膜上に設けられた第２の絶縁膜とを形成する工程と、前記第２の絶縁膜、および多孔質絶縁膜に配線溝もしくはビアホールを形成する工程と、前記配線溝もしくはビアホールにより区画された配線構造の上面、側面、底面に有機物を含む絶縁性バリア層を形成する工程と、前記有機物を含む絶縁性バリア層をエッチバックして前記配線構造の上面、および底面部の絶縁性バリア層を除去する工程と、前記第１の絶縁膜を除去する工程と、前記配線構造溝、もしくはビアホールに金属膜を埋設する工程とを含む多層配線の製造方法を提供することである。
前記有機物を含む絶縁性バリア層は、プラズマ重合法によって形成されることが好ましい。
本発明の第四の側面は、半導体素子が形成された基板上の絶縁膜に形成される配線溝およびビアホールに銅を主成分とする金属配線を充填して形成された配線および接続プラグを有する単位配線構造が複数積層される多層配線の製造方法において、銅配線上に第１の絶縁膜と第３の絶縁膜と第４の絶縁膜と多孔質絶縁膜と第２の絶縁膜を順次積層して形成する工程と、前記多孔質絶縁膜および第２の絶縁膜に配線溝を形成する工程と、第３の絶縁膜と第４の絶縁膜にビアホールを形成する工程と、前記配線溝およびビアホールにより区画された配線構造の上面、側面、底面に有機物を含む絶縁性バリア層を形成する工程と、前記有機物を含む絶縁性バリア層をエッチバックして、前記配線構造の上面、および底面の絶縁性バリア層を除去する工程と、前記配線構造におけるビアホールの底面の第１の絶縁膜を除去する工程と、前記配線溝、およびビアホールに金属膜を埋設する工程とを含む多層配線の製造方法を提供することである。
前記有機物を含む絶縁性バリア層は、プラズマ重合法によって形成されることが好ましい。
上述した（多層）配線構造および配線構造の形成方法からなる本発明を適用することで、以下のように技術の改善がなされる。
（１）第一に、多孔質絶縁膜に形成された微細な配線溝、もしくはビアホールを充填する銅埋め込み配線構造において、有機物を含む絶縁性バリア層で多孔質絶縁膜の側面を覆うことによって、高い配線間絶縁特性、および絶縁信頼性を有する多層配線が得られるようになる。
（２）第二に、配線の側面を覆う絶縁性バリア層において、組成を制御し、第１の絶縁膜および第２の絶縁膜および第４の絶縁膜よりも少ない範囲内でシリコンを含有し、かつ炭素を多く含有することで、反応性イオンエッチングを用いた場合の配線溝加工性を向上し、側面のみに均一な絶縁性バリア層を容易に形成することができるようになる。その結果、対Ｃｕ拡散防止性を向上させ、高い絶縁耐圧信頼性を有する多層配線が得られるようになる。
（３）第三に、多孔質絶縁膜の側面を絶縁性バリア層で覆うことで多孔質絶縁膜と金属配線との密着性を高く保つことができるようになる。その結果、Ｃｕ配線のエレクトロマイグレーションやストレスマイグレーションに対して高い耐性を有する多層配線が得られるようになる。
（４）第四に、多孔質絶縁膜の側面に絶縁性バリア層を形成する場合に、プラズマ重合法を用いることで、膜厚１０ｎｍ以下の極薄の有機物からなる絶縁性バリア層をカバレッジ良く容易に形成できるようになる。その結果、配線間の実効的な容量の増加を防ぎ、配線性能と配線絶縁信頼性の両立をすることができるようになる。
（５）第五に、多孔質絶縁膜の側面を絶縁性バリア層で覆うことで、多孔質絶縁膜内部への気体原料の侵入を抑制できるようになるため、０．１μｍ以下の微細配線においてもＣＶＤあるいはＡＬＣＶＤ法などを用いて、高品質なバリアメタル膜を均一に堆積できるようになる。
（６）第六に、第１の絶縁膜および第２の絶縁膜を同一の材料とすることで、配線間のリーク電流を更に低減し、ひいては高い配線間絶縁特性を有する多層配線が得られるようになる。
以上、本発明により、低誘電率の多孔質絶縁材料を用いたダマシン配線構造が容易に形成できるようになり、量産製造に十分に適用できるようになる。そして、微細構造、高い性能、高い信頼性を有する多層配線構造の製造が容易になる。
本発明の第一の側面は、半導体素子が形成された基板上の絶縁膜に形成された配線溝およびビアホールに金属を充填して形成された少なくとも１つの金属配線および少なくとも１つの金属接続プラグを有する単位配線構造が複数積層される多層配線の配線構造において、少なくとも１つの前記単位配線構造において、前記金属配線および前記金属接続プラグの少なくとも１方と層間絶縁膜との間に、有機物を含む絶縁性バリア層が挿入されて、前記金属配線および前記金属接続プラグの少なくとも１方の側面の少なくとも一部が前記絶縁性バリア層で覆われている配線構造を提供することにある。
前記絶縁性バリア層は、更にシリコン原子を含んでもよい。
前記金属は銅であり、前記金属配線は銅配線であり、前記金属接続プラグは銅接続プラグであってもよい。
前記銅配線及び前記銅接続プラグの少なくとも１方の上に、第１の絶縁膜と多孔質絶縁膜と第２の絶縁膜が順次積層された層間絶縁膜が形成され、前記第１の絶縁膜と前記多孔質絶縁膜と前記第２の絶縁膜を貫通して形成される配線溝及びビアホールの少なくとも１方の側面の少なくとも一部が、前記有機物を含む前記絶縁性バリア層で覆われており、かつ前記有機物の炭素含有量が前記第１の絶縁膜および前記第２の絶縁膜よりも多いことが好ましい。
前記銅配線上に、第１の絶縁膜と第３の絶縁膜と第４の絶縁膜と多孔質絶縁膜と第２の絶縁膜が順次積層された層間絶縁膜が形成され、少なくとも前記第２の絶縁膜と前記多孔質絶縁膜とを貫通して形成される配線溝の側面、および前記第４の絶縁膜とビア層間絶縁膜と前記第１の絶縁膜とを貫通して形成されるビアホールの側面の少なくとも１部が、前記有機物を含む前記絶縁性バリア層で覆われており、かつ前記有機物の炭素含有量が前記第１の絶縁膜および前記第２の絶縁膜および前記第４の絶縁膜よりも多いことが好ましい。前記絶縁性バリア層は、更にシリコン原子を含んでもよい。前記有機物を含む絶縁性バリア層が、前記第１の絶縁膜、および前記第２の絶縁膜、および前記第４の絶縁膜よりも少ない範囲内でシリコン原子を含有することが好ましい。
前記多孔質絶縁膜が比誘電率３．０以下の多孔質膜であることが好ましい。
前記第３の絶縁膜と前記第４の絶縁膜とが同一の材料からなることが好ましい。
前記有機物を含む絶縁バリア層が、Ｓｉ−Ｏ結合を含む有機物であることが好ましい。
前記有機物を含む絶縁バリア層が、１ａｔｍ％〜１０ａｔｍ％の範囲内でシリコンを含む有機物であることが好ましい。
前記有機物を含む絶縁性バリア層が、ジビニルシロキサンベンゾシクロブテン膜であることが好ましい。
前記有機物を含む絶縁性バリア層がジビニルシロキサンベンゾシクロブテン膜であり、前記第１の絶縁膜がＳｉＣＮ膜であり、前記第２の絶縁膜がＳｉＯ２膜であり、前記多孔質絶縁膜が多孔質ＳｉＯＣＨ膜であることが好ましい。
前記有機物を含む絶縁性バリア層がジビニルシロキサンベンゾシクロブテン膜であり、前記第１の絶縁膜がＳｉＣＮ膜であり、前記第２の絶縁膜がＳｉＯ２膜であり、前記多孔質絶縁膜が多孔質ＳｉＯＣＨ膜であり、前記第３の絶縁膜が多孔質ＳｉＯＣＨ膜であり、前記第４の絶縁膜がＳｉＯ２膜であることが好ましい。
前記有機物を含む絶縁性バリア層がジビニルシロキサンベンゾシクロブテン膜であり、前記第１の絶縁膜がＳｉＣＮ膜であり、前記第２の絶縁膜がＳｉＯ２膜であり、前記多孔質絶縁膜が多孔質ＳｉＯＣＨ膜であり、前記第３の絶縁膜が非多孔質ＳｉＯＣＨ膜であり、前記第４の絶縁膜がＳｉＯ２膜であることが好ましい。
前記有機物を含む絶縁性バリア層が、炭素、シリコン、有機物からなることが好ましい。
前記第１の絶縁膜と前記第２の絶縁膜とが、いずれも同一材料であることが好ましい。
前記第１の絶縁膜と第２の絶縁膜とが、いずれも同一材料であり、かつＳｉＣＮ、ＳｉＣ、ＳｉＣＮＨ、ＳｉＣＨ、ＳｉＯＣＨ、のいずれか一つからなることが好ましい。
本発明の第二の側面は、半導体基板上の絶縁膜に形成される多層配線の配線構造において、多孔質絶縁膜と、前記多孔質絶縁膜上に設けられた第２の絶縁膜とを貫通して形成されたＣｕを主成分とする金属配線と、前記第２の絶縁膜上に形成された第１の絶縁膜と、からなる配線構造において、箭記第１の絶縁膜と前記第２の絶縁膜とが同一の材料から形成される配線構造を提供することである。
前記第１の絶縁膜と前記第２の絶縁膜とを構成する前記同一材料は、シリコン炭化物を主成分とする材料およびシリコン窒化物を主成分とする材料およびシリコン炭窒化物を主成分とする材料のいずれか一つからなることが好ましい。
本発明の第三の側面は、半導体素子が形成された基板上の絶縁膜に形成される配線溝およびビアホールに銅を主成分とする金属配線を充填して形成された配線および接続プラグを有する単位配線構造が複数積層される多層配線の製造方法において、銅配線あるいは銅接続プラグ上に直接接する第１の絶縁膜と、前記第１の絶縁膜上に設けられた多孔質絶縁膜を形成する工程と、および前記多孔質絶縁膜上に設けられた第２の絶縁膜とを形成する工程と、前記第２の絶縁膜、および多孔質絶縁膜に配線溝もしくはビアホールを形成する工程と、前記配線溝もしくはビアホールにより区画された配線構造の上面、側面、底面に有機物を含む絶縁性バリア層を形成する工程と、前記有機物を含む絶縁性バリア層をエッチバックして前記配線構造の上面、および底面部の絶縁性バリア層を除去する工程と、前記第１の絶縁膜を除去する工程と、前記配線構造溝、もしくはビアホールに金属膜を埋設する工程とを含む多層配線の製造方法を提供することである。
前記有機物を含む絶縁性バリア層は、プラズマ重合法によって形成されることが好ましい。
本発明の第四の側面は、半導体素子が形成された基板上の絶縁膜に形成される配線溝およびビアホールに銅を主成分とする金属配線を充填して形成された配線および接続プラグを有する単位配線構造が複数積層される多層配線の製造方法において、銅配線上に第１の絶縁膜と第３の絶縁膜と第４の絶縁膜と多孔質絶縁膜と第２の絶縁膜を順次積層して形成する工程と、前記多孔質絶縁膜および第２の絶縁膜に配線溝を形成する工程と、第３の絶縁膜と第４の絶縁膜にビアホールを形成する工程と、前記配線溝およびビアホールにより区画された配線構造の上面、側面、底面に有機物を含む絶縁性バリア層を形成する工程と、前記有機物を含む絶縁性バリア層をエッチバックして、前記配線構造の上面、および底面の絶縁性バリア層を除去する工程と、前記配線構造におけるビアホールの底面の第１の絶縁膜を除去する工程と、前記配線溝、およびビアホールに金属膜を埋設する工程とを含む多層配線の製造方法を提供することである。
前記有機物を含む絶縁性バリア層は、プラズマ重合法によって形成されることが好ましい。
上述した（多層）配線構造および配線構造の形成方法からなる本発明を適用することで、以下のように技術の改善がなされる。
（１）第一に、多孔質絶縁膜に形成された微細な配線溝、もしくはビアホールを充填する銅埋め込み配線構造において、有機物を含む絶縁性バリア層で多孔質絶縁膜の側面を覆うことによって、高い配線間絶縁特性、および絶縁信頼性を有する多層配線が得られるようになる。
（２）第二に、配線の側面を覆う絶縁性バリア層において、組成を制御し、第１の絶縁膜および第２の絶縁膜および第４の絶縁膜よりも少ない範囲内でシリコンを含有し、かつ炭素を多く含有することで、反応性イオンエッチングを用いた場合の配線溝加工性を向上し、側面のみに均一な絶縁性バリア層を容易に形成することができるようになる。その結果、対Ｃｕ拡散防止性を向上させ、高い絶縁耐圧信頼性を有する多層配線が得られるようになる。
（３）第三に、多孔質絶縁膜の側面を絶縁性バリア層で覆うことで多孔質絶縁膜と金属配線との密着性を高く保つことができるようになる。その結果、Ｃｕ配線のエレクトロマイグレーションやストレスマイグレーションに対して高い耐性を有する多層配線が得られるようになる。
（４）第四に、多孔質絶縁膜の側面に絶縁性バリア層を形成する場合に、プラズマ重合法を用いることで、膜厚１０ｎｍ以下の極薄の有機物からなる絶縁性バリア層をカバレッジ良く容易に形成できるようになる。その結果、配線間の実効的な容量の増加を防ぎ、配線性能と配線絶縁信頼性の両立をすることができるようになる。
（５）第五に、多孔質絶縁膜の側面を絶縁性バリア層で覆うことで、多孔質絶縁膜内部への気体原料の侵入を抑制できるようになるため、０．１μｍ以下の微細配線においてもＣＶＤあるいはＡＬＣＶＤ法などを用いて、高品質なバリアメタル膜を均一に堆積できるようになる。
（６）第六に、第１の絶縁膜および第２の絶縁膜を同一の材料とすることで、配線間のリーク電流を更に低減し、ひいては高い配線間絶縁特性を有する多層配線が得られるようになる。
以上、本発明により、低誘電率の多孔質絶縁材料を用いたダマシン配線構造が容易に形成できるようになり、量産製造に十分に適用できるようになる。そして、微細構造、高い性能、高い信頼性を有する多層配線構造の製造が容易になる。
図１Ａ乃至図１Ｄは、第１の従来の半導体装置の製造方法における一連の工程を示す部分縦断面図である。
図２Ａ乃至図２Ｆは、従来の半導体装置の課題を説明する半導体装置の部分縦断面図である。
図３Ａ乃至図３Ｆは、本発明の第１の実施の形態による半導体装置の製造方法における一連の各工程を示す部分縦断面図である。
図４Ａは、本発明の第１の実施の形態による半導体装置の絶縁性バリア層のエッチングを示す部分縦断面図である。
図４Ｂは、図４Ａに示す絶縁性バリア層のエッチング工程に関する、膜内炭素含有量とＹ方向エッチングレートとの関係を示す図である。
図４Ｃは、図４Ａに示す絶縁性バリア層のエッチング工程に関する、膜内シリコン含有量とＸ方向エッチングレートとの関係を示す図である。
図４Ｄは、図４Ａに示すキャップ膜のエッチング工程に関する、膜内炭素含有量とエッチングレートとの関係を示す図である。
図５Ａ乃至図５Ｉは、本発明の第２の実施の形態による半導体装置の製造方法における一連の工程を示す部分縦断面図である。
図６Ａは、本発明の第２の実施の形態による半導体装置の絶縁性バリア層のエッチングを示す部分縦断面図である。
図６Ｂは、図６Ａに示す絶縁性バリア層のエッチング工程に関する、膜内炭素含有量とＹ方向エッチングレートとの関係を示す図である。
図６Ｃは、図６Ａに示す絶縁性バリア層のエッチング工程に関する、膜内シリコン含有量とＸ方向エッチングレートとの関係を示す図である。
図６Ｄは、図６Ａに示すキャップ膜のエッチング工程に関する、膜内炭素含有量とエッチングレートとの関係を示す図である。
図７Ａは、本発明の第３の実施の形態による半導体装置であって、図５Ｉに示す半導体装置の変更例を示す部分縦断面図である。
図７Ｂは、本発明の第３の実施の形態による半導体装置であって、図７Ａに示す半導体装置の変更例を示す部分縦断面図である。
図７Ｃは、本発明の第３の実施の形態による半導体装置であって、図７Ａに示す半導体装置の更なる変更例を示す部分縦断面図である。
図７Ｄは、本発明の第３の実施の形態による半導体装置であって、図５Ｉに示す半導体装置の更なる変更例を示す部分縦断面図である。
図７Ｅは、本発明の第３の実施の形態による半導体装置であって、図７Ｂに示す半導体装置の更なる変更例を示す部分縦断面図である。
図７Ｆは、本発明の第３の実施の形態による半導体装置であって、図７Ｂに示す半導体装置の更なる変更例を示す部分縦断面図である。
図８Ａ乃至図８Ｆは、本発明の第４の実施の形態による半導体装置の製造方法における一連の各工程を示す部分縦断面図である。
図９Ａ乃至図９Ｆは、本発明の第５の実施の形態による半導体装置の製造方法における一連の各工程を示す部分縦断面図である。
図１０Ａは、本発明の第６の実施の形態による半導体装置のリーク電流測定のための第一のサンプルの断面構造を示す模式図である。
図１０Ｂは、本発明の第６の実施の形態による半導体装置のリーク電流測定のための第二のサンプルの断面構造を示す模式図である。
図１０Ｃは、本発明の第６の実施の形態による半導体装置のリーク電流測定のための第三のサンプルの断面構造を示す模式図である。
図１１は、本発明の第６の実施の形態による半導体装置の図１０Ａ乃至図１０Ｃに示す第一乃至第三のサンプルのリーク電流測定結果を示す図である。
図１２Ａ乃至図１２Ｄは、第一の比較例における半導体装置の製造方法における一連の各工程を示す部分縦断面図である。
図１３は、各配線構造の初期絶縁耐圧を比較した結果を示す図である。
図１４は、配線間のＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）試験結果を示す図である。
図２Ａ乃至図２Ｆは、従来の半導体装置の課題を説明する半導体装置の部分縦断面図である。
図３Ａ乃至図３Ｆは、本発明の第１の実施の形態による半導体装置の製造方法における一連の各工程を示す部分縦断面図である。
図４Ａは、本発明の第１の実施の形態による半導体装置の絶縁性バリア層のエッチングを示す部分縦断面図である。
図４Ｂは、図４Ａに示す絶縁性バリア層のエッチング工程に関する、膜内炭素含有量とＹ方向エッチングレートとの関係を示す図である。
図４Ｃは、図４Ａに示す絶縁性バリア層のエッチング工程に関する、膜内シリコン含有量とＸ方向エッチングレートとの関係を示す図である。
図４Ｄは、図４Ａに示すキャップ膜のエッチング工程に関する、膜内炭素含有量とエッチングレートとの関係を示す図である。
図５Ａ乃至図５Ｉは、本発明の第２の実施の形態による半導体装置の製造方法における一連の工程を示す部分縦断面図である。
図６Ａは、本発明の第２の実施の形態による半導体装置の絶縁性バリア層のエッチングを示す部分縦断面図である。
図６Ｂは、図６Ａに示す絶縁性バリア層のエッチング工程に関する、膜内炭素含有量とＹ方向エッチングレートとの関係を示す図である。
図６Ｃは、図６Ａに示す絶縁性バリア層のエッチング工程に関する、膜内シリコン含有量とＸ方向エッチングレートとの関係を示す図である。
図６Ｄは、図６Ａに示すキャップ膜のエッチング工程に関する、膜内炭素含有量とエッチングレートとの関係を示す図である。
図７Ａは、本発明の第３の実施の形態による半導体装置であって、図５Ｉに示す半導体装置の変更例を示す部分縦断面図である。
図７Ｂは、本発明の第３の実施の形態による半導体装置であって、図７Ａに示す半導体装置の変更例を示す部分縦断面図である。
図７Ｃは、本発明の第３の実施の形態による半導体装置であって、図７Ａに示す半導体装置の更なる変更例を示す部分縦断面図である。
図７Ｄは、本発明の第３の実施の形態による半導体装置であって、図５Ｉに示す半導体装置の更なる変更例を示す部分縦断面図である。
図７Ｅは、本発明の第３の実施の形態による半導体装置であって、図７Ｂに示す半導体装置の更なる変更例を示す部分縦断面図である。
図７Ｆは、本発明の第３の実施の形態による半導体装置であって、図７Ｂに示す半導体装置の更なる変更例を示す部分縦断面図である。
図８Ａ乃至図８Ｆは、本発明の第４の実施の形態による半導体装置の製造方法における一連の各工程を示す部分縦断面図である。
図９Ａ乃至図９Ｆは、本発明の第５の実施の形態による半導体装置の製造方法における一連の各工程を示す部分縦断面図である。
図１０Ａは、本発明の第６の実施の形態による半導体装置のリーク電流測定のための第一のサンプルの断面構造を示す模式図である。
図１０Ｂは、本発明の第６の実施の形態による半導体装置のリーク電流測定のための第二のサンプルの断面構造を示す模式図である。
図１０Ｃは、本発明の第６の実施の形態による半導体装置のリーク電流測定のための第三のサンプルの断面構造を示す模式図である。
図１１は、本発明の第６の実施の形態による半導体装置の図１０Ａ乃至図１０Ｃに示す第一乃至第三のサンプルのリーク電流測定結果を示す図である。
図１２Ａ乃至図１２Ｄは、第一の比較例における半導体装置の製造方法における一連の各工程を示す部分縦断面図である。
図１３は、各配線構造の初期絶縁耐圧を比較した結果を示す図である。
図１４は、配線間のＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）試験結果を示す図である。
次に、本発明の実施の形態を図面により詳細に説明する。
（第１の実施形態）
まず、本発明の第１の実施形態の配線構造について説明する。図３Ａ乃至図３Ｆは、本発明の第１の実施の形態による半導体装置の製造方法における一連の各工程を示す部分縦断面図である。
図３Ａに示すように、本発明の第１の実施形態の配線構造では、半導体素子が形成された基板上（図示略）に第４の絶縁膜であるエッチストップ膜４０１上に、多孔質絶縁膜４０２、第２の絶縁膜であるハードマスク膜４０３、絶縁性バリア層４０６、バリアメタル膜４０５に囲まれた第１のＣｕ配線４０４、からなるＣｕ配線構造が形成されている。
さらに、第１の絶縁膜４０７を形成する。さらに、第１の絶縁膜４０７の上に第３の絶縁膜であるビア層間絶縁膜４０８を積層し、ビア層間絶縁膜４０８上に第４の絶縁膜４０９を堆積し、第４の絶縁膜４０９の上に多孔質絶縁膜４１０を堆積し、多孔質絶縁膜４１０の上に第２の絶縁膜４１１を形成する。
この時、第１の絶縁膜４０７はＣｕ配線の酸化を防ぐキャップ膜の役割を有し、少なくとも一層以上の炭化シリコン、あるいはそれらの化合物、あるいはそれらの化合物に炭素、水素を含有する有機化合物、あるいはそれらを積層した化合物などであり、場合によっては酸素を含有していても良い。例えば、ＳｉＣ、ＳｉＣＮ、ＳｉＮＨ、ＳｉＣＮＨなどである。
第４の絶縁膜４０１および４０９は、エッチストップ膜の役割を果たす、例えばＳｉＯ２膜やＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣＨ膜である。
第２の絶縁膜４０３および４１１はエッチング時およびＣｕ−ＣＭＰ時に多孔質絶縁膜を保護するハードマスク膜の役割を果たす、例えばＳｉＯ２膜やＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣＨ膜である。
以後の説明ではそれぞれの膜の役割から、第１の絶縁膜をキャップ膜、第４の絶縁膜をエッチストップ膜、第２の絶縁膜をハードマスク膜と表記する。
絶縁性バリア層４０６としては、有機物からなる層、シリコンおよび炭素および有機物からなる層、Ｓｉ−Ｏ結合を含む有機物からなる層、シリコンを１〜１０ａｔｍ％の範囲で含む有機物からなる層、などであり、例えばプラズマＣＶＤ法あるいはＤＶＳ−ＢＣＢを原料にプラズマ重合法で成膜した有機膜、例えばＢＣＢ（ベンゾシクロブテン；以後ＢＣＢという）などでも良い。詳しくは図３Ｃを参照して後述する。尚、ここで示した化学式は必ずしも化学組成比を反映しているわけではない。
また、多孔質絶縁膜４０２および４１０は少なくとも一層以上の低誘電率多孔質膜、例えば、比誘電率が２．０〜３．０である膜が好ましい。ＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭなど）もしくはそれらに有機物を含んだ絶縁薄膜、あるはこれらの膜の多孔率（空孔率）が所望の値に足りない場合には、成膜の条件の調整、例えば、基板の温度や原料の組成を調整することで多孔率を増加させた膜を、その典型例として挙げることができる。
また、ビア層間絶縁膜４０８は少なくとも一層以上の低誘電率膜、例えば、比誘電率が２．０〜３．０である膜が好ましい。但し、多孔質絶縁膜４０２および４１０によって十分に低い配線間容量が得られる場合には、ビア層間絶縁膜４０８は必ずしも多孔質である必要はない。従って、ビア層間絶縁膜４０８は、ＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭなど）もしくはそれらに有機物を含んだ絶縁薄膜、あるはこれらの膜の多孔率（空孔率）が所望の値でない場合には、成膜の条件の調整、例えば、基板の温度や原料の組成を調整することで多孔率を調整した膜を、その典型例として挙げることができる。
多孔質絶縁膜４０２および４１０、およびビア層間絶縁膜４０８は必要に応じてＣＶＤ法で形成されるシリコン酸化膜やシリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜などを積層、挿入しても良く、膜厚方向に組成分布を有していてもよい。
また、第１のＣｕ膜４０４は、Ｃｕを主成分とする金属からなり、必要に応じて、例えば、Ｔｉ、Ｓｎ、Ｚｎ、Ａｌなどの異種金属を含有することや、Ｔａ、Ｔｉ、Ｗ、Ｓｉおよびその窒素化物、あるいはその積層膜（図示略）などを、任意の方法によって挿入しても良い。
次いで、図３Ｂに示すように、フォトレジストと反応性イオンエッチングを用いて、層間絶縁膜内にデュアルダマシン配線溝４１２を形成する。
次いで、図３Ｃに示すように、全面、つまりハードマスク膜４１１の上面、および配線溝４１２の側面およびキャップ膜４０７およびエッチストップ膜４０９の上面に有機物からなる絶縁性バリア層４１３を形成する。
この時、絶縁性バリア層４１３は、有機物からなる層、あるいはシリコンと炭素と有機物からなる層、あるいはＳｉ−Ｏ結合を含む有機物からなる層、あるいはシリコンを１〜１０ａｔｍ％の範囲で含む有機物からなる層、などであり、ハードマスク膜およびエッチストップ膜およびキャップ膜より炭素含有量が多く、ハードマスク膜およびエッチストップ膜およびキャップ膜よりも少ない範囲内でシリコン原子を含有することが望ましい。
この時、絶縁性バリア層４１３は、例えばプラズマ重合法により形成することができる。例えば、ＤＶＳ−ＢＣＢを原料として、プラズマ重合法により成膜したＢＣＢ膜や、ＢＣＢ化合物などを用いることができる。ＢＣＢ化合物とは、例えばＩＥＤＭ Ｐｒｏｃｅｅｄｉｎｇ，２００３，Ｋａｗａｈａｒａ ｅｔ，ｐｐ１４３．などにより公知であるＢＣＢと２種類以上の原料を混合させて形成する化合物などである。
また、堆積する絶縁性バリア層４１３の厚さは０．１〜１００ｎｍ程度が良く、好ましくは微細な配線溝に対して極端に溝幅を狭めることのない、１〜２０ｎｍ程度が良い。
次いで、図３Ｄに示すように絶縁性バリア層４１３をエッチバックする。この時、微細配線の加工性制御に望ましいエッチバックは、多孔質絶縁膜４１０の上面が露出することなく、配線溝およびビア底の絶縁性バリア層４１３のみを選択的に除去することである。
絶縁性バリア層４１３のエッチバックプロセスについて、ＣＨ２Ｆ２／Ｎ２／Ｈ２系の混合ガスによる反応性ドライエッチングを例に、エッチングレートとエッチング異方向性の点から詳しく説明する。
図４Ａに絶縁性バリア層４１３のエッチング方向を示す。配線溝底部のレートをＹ方向、側面部のレートをＸ方向とした。Ｙ方向エッチングレートの絶縁性バリア層内炭素含有量依存性を図４Ｂに示す。例えば、ハードマスク膜４１１およびエッチストップ膜４０９の炭素含有量を１０ａｔｍ％以下、絶縁性バリア層４１３の炭素含有量を４０ａｔｍ％とした場合に、絶縁性バリア層４１３のエッチングレートはハードマスク膜４１１およびエッチストップ膜４０９に対して容易に１０以上より大きい値が得られるため、ハードマスク膜４１１およびエッチストップ膜４０９は除去されずに残ることができる。そのため、エッチング中において多孔質絶縁膜４１０の上面が露出することがない。
さらに、有機物からなる絶縁性バリア層４１３内にシリコン含有することで、サイドエッチを抑制し、より精密に配線加工の制御ができるようになる。図４ＣにＸ方向のエッチングレートのシリコン含有量依存性を示す。但し、配線溝底部に形成された絶縁性バリア層４１３を除去するためのエッチングに関して、シリコンをまったく含まない有機物の場合には、Ｘ方向のエッチングレートが大きいため、サイドエッチングによって、側面に形成した絶縁性バリア層４１３が意図しないにもかかわらず消失されやすい。絶縁性バリア層４１３内に例えば３ａｔｍ％のシリコンを含むことでＸ方向のエッチングレートを低減し、サイドエッチングを抑制できるようになる。逆に、シリコンを過剰に含有した場合には、Ｙ方向のエッチングレートも低下してしまうため、エッチング選択比とエッチング異方性の双方を考慮して加工性を制御する場合には、絶縁性バリア層４１３内には、ハードマスク膜４１１、およびエッチストップ膜４０９、およびキャップ膜４０７よりも少ない範囲でシリコン原子が含まれることが必要である。
次いで、図３Ｅに示すように、ビア底部のキャップ膜４０７をエッチングする。この時、微細配線の加工性制御に望ましいキャップ膜４０７のエッチングは、側面の絶縁性バリア層４１３を除去することなく、ビア底のキャップ膜４０７のみを選択的に除去することである。
ここで、ＣＦ４／Ａｒ／Ｏ２系の混合ガスによる反応性のドライエッチングを例に詳しく説明する。図４Ｄにエッチングレートの膜内炭素量依存性を示す。例えば、ハードマスク膜４１１およびエッチストップ膜４０９の炭素含有量を５ａｔｍ％、キャップ膜４０７の炭素含有量を２０ａｔｍ％、絶縁性バリア層４１３の炭素含有量を４０ａｔｍ％とした場合に、キャップ膜４０７のエッチングレートは、絶縁性バリア層４１３に対して容易に１０以上大きい値が得られるため、配線溝側壁面に形成された絶縁性バリア層４１３は除去されずに残る。
キャップ膜とエッチストップ膜とハードマスク膜が同一材料である場合には、エッチストップ膜とハードマスク膜の膜厚をキャップ膜より厚くする、あるいはキャップ膜より炭素含有量が低い材料を上面に備えた積層構造とする、ことで加工形状を制御することができるようになる。
このように、絶縁性バリア層４１３中に含まれる炭素量よってエッチングレートを制御することで、配線溝側面への絶縁性バリア層の形成が可能となる。
以上から、多孔質絶縁膜の側面に絶縁性バリア層を形成するために最適な絶縁性バリア層は、炭素含有量がハードマスク膜、およびエッチストップ膜、およびキャップ膜より多い絶縁性バリア層である。さらに、ハードマスク膜、およびエッチストップ膜、およびキャップ膜よりも少ない範囲でシリコン原子を含む絶縁性バリア層である。
この時、下層との接続部が開口していれば良く、導体装置自体の機能に悪影響を及ぼさない限り、それ以外の部分のいずれに絶縁性バリア層４１３が形成されていても差し支えない。
次いで、図３Ｆに示すように、形成された配線溝に第２のＣｕ膜を埋め込み、バリアメタル膜４１４に覆われたＣｕ配線４１５を形成する。この時、バリアメタル膜４１４はＴｉ、Ｗ、Ｔａ、の金属、あるいはそれらの金属窒化物、あるいは金属と金属窒化物の積層、などが望ましく、例えばＴａ／ＴａＮの積層膜が良い。バリアメタル膜４１４の成膜方法は、配線溝の側面が絶縁性バリア層４１３によって覆われているため、ＣＶＤ法、ＰＶＤ法、ＡＬＣＶＤ法など、いずれを用いても良い。また、多孔質絶縁膜４１０とバリアメタル膜４１４との間に絶縁性バリア層４１３が挿入されているため、これらの膜の密着性は十分高く、ＣＭＰにおいて膜剥がれなどは発生しない。
この時、Ｃｕの埋め込み方法は、ＰＶＤ法、Ｉｏｎｉｚｅｄ−ＰＶＤ法、ＣＶＤ法、プラズマＣＶＤ法、電界メッキ法、無電界メッキ法などであり、これらいずれを用いても良く、また、いずれを組み合わせても良く、Ｃｕの成膜方法は本発明を限定するものではない。
また、Ｃｕ配線４１５はＣｕを主成分とする金属からなり、必要に応じて例えばＴｉ、Ｓｎ、Ｚｎ、Ａｌなどの異種金属を含有することや、Ｔａ、Ｔｉ、Ｗ、Ｓｉおよびその窒素化物、あるいはその積層膜（図示略）などを挿入しても良い。
例えば、Ｃｕ配線へ異種金属を含有させる方法としては、ＰＶＤ法により予め異種金属を０．１−５．０ａｔｍ％含有させたＣｕ層（厚さ３０−１００ｎｍ程度）を、シード層として形成し、その後電界メッキ法によりＣｕを埋め込み、熱拡散によって配線内部へ含有させる方法などがある。
このようにして、作製したＣｕ配線の配線間絶縁信頼性を評価した。配線間隔１００ｎｍ、対向長さ１ｃｍ、１００ｎｍΦビア付きの櫛形評価サンプルに対して、１２５℃で２．５ＭＶ／ｃｍの電界ストレスを印加し、絶縁破壊のストレス時間依存性を測定した。比較用に絶縁性バリア層としてＢＣＢ膜を側面に形成したサンプルと、形成しないサンプルを作製した。ＢＣＢ膜を側面に形成することで、絶縁寿命のＭＴＦ（Ｍｅｄｉａｎ Ｔｉｍｅ Ｔｏ Ｆａｉｌｕｒｅ）時間が約５倍改善し、初期故障も大幅に低減した。
また、このようにして作製したＣｕ配線のビア歩留まりを評価したところ、ＢＣＢ膜を側面に形成しないサンプルにいてはビア歩留まりの劣化が認められ、ＢＣＢ膜を側面に形成したサンプルについてはビア歩留まりの劣化は認められなかった。
このようにして配線性能を劣化させることなく、配線間の絶縁信頼性を向上し、かつ高歩留まりで製品を製造できるようになる。
ここでは、ＣＶＤ法によるＢＣＢ膜の例を示しているが、エッチング形状のメリットは、その他のＣＶＤ法による有機物であれば、同様なメリットが得られることはいうまでもない。
また、バリアメタルとして、ＰＶＤ−Ｔａ／ＴａＮを用いているが、Ｔａ単層、ＴａＮ単層を用いてもよい。
本構造は、製造物からも容易に確認できる。Ｓｉ、Ｏ、Ｃを含む絶縁膜で構成された多孔質絶縁膜の側面にＣが主成分の有機物が形成しており、その有機物に接するようにＴａ系のメタルが構成され、その内側にＣｕを主成分とする構造として確認できる。具体的には、配線層間膜はＴＥＭの観察像のコントラストにより多孔質絶縁膜がまわりの膜との比較で確認でき、ＴＥＭに加えＥＥＬＳ（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ−Ｌｏｓｓ Ｓｐｅｃｔｏｒｏｓｃｏｐｙ）及びＥＤＸ（Ｅｎｅｒｇｙ−Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｏｒｏｓｃｏｐｙ）などの元素分析により、Ｓｉ、Ｏ、Ｃが確認できる。また、その側面の有機物の特定は、Ｃ、Ｈの元素分析の確認により可能である。その側面膜に接するＴａ系のバリアメタルも元素分析によりＴａ（および窒素）の元素が検出できる。またその内側にＣｕ主成分とするメタルが位置するため、Ｃｕも検出できる。また有機物がＢＣＢ膜の場合、Ｃの他、Ｓｉ、Ｏの元素が含まれるとほぼ特定が可能である。現在、公開されている低誘電率膜では、Ｃが主成分で、Ｓｉ、Ｏが含まれている有機物で、かつ、Ｃｕ配線のインテグレーションができているものは、ＢＣＢ膜しか存在していないため、ほぼ限定できる。
（第２の実施形態）
次に、本発明の第２の実施の形態の配線構造について、説明する。
図５Ａに示すように、本発明の第２の実施の形態の配線構造では、半導体素子が形成された基板上（図示略）に、第３の絶縁膜からなるビア層間絶縁膜１３０１、第２の絶縁膜からなるハードマスク膜１３０２、第１の絶縁膜からなるキャップ膜１３０３、多孔質絶縁膜１３０４、第２の絶縁膜からなるハードマスク膜１３０２のそれぞれを積層する。
以後の説明ではそれぞれの膜の役割から、第１の絶縁膜をキャップ膜、第２の絶縁膜をハードマスク膜、第３の絶縁膜をビア層間絶縁膜と表記する。
ハードマスク膜１３０２は、例えばＳｉＯ２膜やＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣＨ膜である。
キャップ膜１３０３は、少なくとも一層以上の炭化シリコン、あるいはそれらの化合物、あるいはそれらの化合物に炭素、水素を含有する有機含有膜、あるいはそれらを積層した化合物などである。場合によっては、酸素を含有していても良い。例えば、ＳｉＣ、ＳｉＣＮ、ＳｉＣＮＨなどである。
多孔質絶縁膜１３０４は、少なくとも一層以上の気孔を含む低誘電率膜、例えば、比誘電率が２．０〜３．０の膜であることが好ましい。例えば、ＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭなど）もしくはそれらに有機物を含んだ絶縁薄膜、あるはこれらの膜の多孔率（空孔率）が所望の値に足りない場合には、成膜の条件の調整、例えば、基板の温度や原料の組成を調整することで多孔率を増加させた膜を典型例として挙げることができる。必要に応じて上面や下面に薄いリコン酸化膜やシリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜などを積層、挿入しても良く、膜厚方向に組成分布を有していてもよい。
ビア層間絶縁膜１３０１は、少なくとも一層以上の絶縁膜で、例えば、比誘電率が２．０〜３．０の膜であることが好ましい。多孔質絶縁膜１３０４によって十分に低い配線間容量が得られる場合には、ビア層間絶縁膜１３０１は必ずしも多孔質である必要はない。ビア層間絶縁膜１３０１は、例えば、ＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ−ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭなど）もしくはそれらに有機物を含んだ絶縁薄膜、あるはこれらの膜の多孔率（空孔率）が所望の値でない場合には、成膜の条件の調整、例えば、基板の温度や原料の組成を調整することで多孔率を調整した膜を、その典型例として挙げることができる。
次いで、図５Ｂに示すように、フォトレジストと反応性イオンエッチングを用いて、層間絶縁膜内にダマシン配線溝１３０６を形成する。
次いで、図５Ｃに示すように、全面に、つまり、ハードマスク膜１３０２の上面、および配線溝１３０６の側面およびキャップ膜１３０３の上面に絶縁性バリア層１３０７を形成する。
この時、絶縁性バリア層１３０７は、有機物からなる層、あるいはシリコンと炭素と有機物からなる層、あるいはＳｉ−Ｏ結合を含む有機物からなる層、あるいはシリコンを１〜１０ａｔｍ％の範囲で含む有機物からなる層であり、ハードマスク膜１３０２およびキャップ膜１３０３より炭素含有量が多く、ハードマスク膜１３０２およびキャップ膜１３０３よりも少ない範囲内でシリコン原子を含有するのが良い。
例えば、ＢＣＢ（ベンゾシクロブテン）などであり、ＢＣＢ化合物なども用いることができる。例えばプラズマ重合法により形成することができる。例えば、ＤＶＳ−ＢＣＢを原料として、プラズマ重合法により成膜したＢＣＢ膜や、例えばＩＥＤＭ Ｐｒｏｃｅｅｄｉｎｇ，２００３，Ｋａｗａｈａｒａ ｅｔ，ｐｐ１４３．などにより公知であるＢＣＢと２種類以上の原料を混合させて形成するＢＣＢ化合物などである。
堆積する厚さは０．１〜１００ｎｍ程度が良く、好ましくは微細な配線溝に対して極端に溝幅を狭めることのない、１〜２０ｎｍ程度が良い。
次いで、図５Ｄに示すように、絶縁性バリア層１３０７をエッチバックし、キャップ膜１３０３をエッチングする。この時、微細配線の加工性制御に望ましいエッチング及びエッチバックは、多孔質絶縁膜１３０４の上面が露出することなく、配線溝底の絶縁性バリア層１３０７のみを選択的に除去することである。
絶縁性バリア層１３０７のエッチバックプロセスについて、ＣＨ２Ｆ２／Ｎ２／Ｈ２系の混合ガスによる反応性ドライエッチングを例に、エッチングレートとエッチング異方向性の点から詳しく説明する。
図６Ａに絶縁性バリア層１３０７のエッチング方向を示す。配線溝底部のレートをＹ方向、側面部のレートをＸ方向とした。Ｙ方向エッチングレートの膜内炭素含有量依存性を図６Ｂに示す。例えば、ハードマスク膜１３０２の炭素含有量を１０ａｔｍ％以下、絶縁性バリア層１３０７の炭素含有量を４０ａｔｍ％とした場合に、絶縁性バリア層１３０７のエッチングレートはハードマスク膜１３０２に対して容易に１０以上より大きい値が得られるため、ハードマスク膜１３０２は除去されずに残ることができる。そのため、エッチング中において多孔質絶縁膜１３０４の上面が露出することがない。
さらに、有機物からなる絶縁性バリア層１３０７内にシリコン含有することで、より精密に配線加工の制御ができるようになる。図６ＣにＸ方向のエッチングレートのシリコン含有量依存性を示す。但し、配線溝底部に形成された絶縁性バリア層１３０７を除去するためのエッチングに関して、シリコンをまったく含まない有機物の場合には、Ｘ方向のエッチングレートが大きいため、サイドエッチングによって、側面に形成した絶縁線バリア層１３０７が意図しないにもかかわらず消失されやすい。絶縁性バリア層１３０７内に３ａｔｍ％のシリコンを含有することでＸ方向のエッチングレートを低減し、サイドエッチングを抑制できるようになる。エッチング選択比とエッチング異方性の双方を考慮して加工の制御を行うためには、絶縁性バリア層１３０７内には、ハードマスク膜１３０２、およびキャップ膜１３０３よりも少ない範囲でシリコン原子が含まれることが必要である。
続いて、配線溝底部のキャップ膜１３０３をエッチングする。この時、配線溝側面に形成された絶縁性バリア層１３０７は除去されずに残る。この時多孔質絶縁膜１３０４の側面は絶縁性バリア層１３０７によって覆われているため、エッチング時に飛散したＣｕが多孔質絶縁膜１３０４内部に進入する不良を発生することはない。
この時、微細配線の加工性制御に望ましいキャップ膜１３０３のエッチングは、側面に形成された絶縁性バリア層１３０７を除去することなく、ビア底のキャップ膜１３０３のみを選択的に除去することである。
ここで、ＣＦ４／Ａｒ／Ｏ２（５％以下）系の混合ガスによる反応性のドライエッチングを例に詳しく説明する。図６Ｄにエッチングレートの膜内炭素量依存性を示す。例えば、ハードマスク膜１３０２の炭素含有量を５ａｔｍ％、キャップ膜１３０３の炭素含有量を２０ａｔｍ％、絶縁性バリア層１３０７の炭素含有量を４０ａｔｍ％とした場合に、キャップ膜１３０３のエッチングレートは、絶縁性バリア層１３０７に対して容易に１０以上大きい値が得られるため、ハードマスク膜１３０２、および配線溝側面に形成された絶縁性バリア層１３０７は除去されずに残る。
キャップ膜１３０３とハードマスク膜１３０２を同一材料としたい場合には、ハードマスク膜１３０２の膜厚をキャップ膜１３０３より厚くしておく、あるいはキャップ膜１３０３より炭素含有量が低い材料をハードマスク膜１３０２の上面に形成した積層構造としておくことで、加工形状を制御することができるようになる。
このように、絶縁性バリア層１３０７中に含まれる炭素量よってエッチングレートを制御することで、配線溝側面への有機物からなる絶縁膜の形成が可能となる。
以上から、多孔質絶縁膜の側面に絶縁性バリア層１３０７を形成するために最適な絶縁性バリア層１３０７の材料は、絶縁性バリア層１３０７内の炭素含有量が、ハードマスク膜１３０２、およびキャップ膜１３０３よりも多い材料とする。また、絶縁性バリア層１３０７内には、ハードマスク膜１３０２、およびキャップ膜１３０３よりも少ない範囲でシリコン原子が含まれることとする。
次いで、図５Ｅに示すように、形成された配線溝にＣｕ膜を埋め込んだ後、バリアメタル１３０８膜に覆われたＣｕ配線１３０９をＣＭＰによって形成する。この時、Ｃｕの埋め込み方法は、ＰＶＤ法、Ｉｏｎｉｚｅｄ−ＰＶＤ法、ＣＶＤ法、プラズマＣＶＤ法、電界メッキ法、無電界メッキ法などを用いることができる。また、これらいずれを用いても良く、いずれを組み合わせても良く、Ｃｕの成膜方法は本発明を限定するものではない。
また、Ｃｕ配線１３０９は、Ｃｕを主成分とする金属からなる。必要に応じて例えば、Ｔｉ、Ｓｎ、Ｚｎ、Ｓｉ、Ａｌなどの異種金属を含有することや、Ｔａ、Ｔｉ、Ｗ、Ｓｉおよびその窒素化物、あるいはその積層膜（図示略）などを挿入しても良い。
例えば、Ｃｕ配線へ異種金属を含有させる方法としては、ＰＶＤ法により予め異種金属を０．１−５．０ａｔｍ％含有させたＣｕ層（厚さ３０−１００ｎｍ程度）を、シード層として形成し、その後電界メッキ法によりＣｕを埋め込み、熱拡散によって配線内部へ含有させる方法などがある。
バリアメタル１３０８は、Ｔａ、Ｔｉ、Ｗ、Ｓｉおよびその窒素化物、あるいはその積層膜（図示略）などからなる。配線溝側面は、絶縁性バリア層１３０８によって保護されているため、ＰＶＤ法、Ｉｏｎｉｚｅｄ−ＰＶＤ法、ＣＶＤ法、プラズマＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｔｉｏｎ）など、いずれの方法によって成膜することもできる。また、複数の成膜方法を組み合わせることも可能である。
次いで、図５Ｆに示すように、形成されたＣｕ配線上に、キャップ膜１３０３、ビア層間絶縁膜１３０１、ハードマスク膜１３０２を形成する。
次いで、図５Ｇに示すように、フォトレジストと反応性イオンエッチングを用いて、層間絶縁膜内にビアホールを形成し、その内部にバリアメタル膜１３０８、Ｃｕ膜１３０９からなるＣｕプラグを形成する。
次いで、図５Ｈに示すように、Ｃｕ接続プラグ上にキャップ膜１３０３、多孔質絶縁膜１３０４、ハードマスク膜１３０２を積層して形成する。
上記の配線形成工程を繰り返すことで、図５Ｉに示すような多層配線を形成する。このようにして配線性能を劣化させることなく、配線間の絶縁信頼性を向上し、かつ高歩留まりで製品を製造できるようになる。このようにして作製したＣｕ配線の配線間絶縁信頼性を評価した。配線間隔１００ｎｍ、対向長さ１ｃｍ、１００ｎｍΦビア付きの櫛形評価サンプルに対して、１２５℃で３．０ＭＶ／ｃｍの電界ストレスを印加し、絶縁破壊のストレス時間依存性を測定した。比較用として、ＢＣＢ膜を側面に形成しないサンプルも合わせて作製した。ＢＣＢ膜を側面に形成することで、絶縁寿命のＭＴＦ（Ｍｅｄｉａｎ Ｔｉｍｅ Ｔｏ Ｆａｉｌｕｒｅ）時間が約５倍改善し、初期に発生する故障も低減することができた。
本構造は、実施の形態１に記載したものと同様の方法にて、製造物からも容易に確認できる。
（第３の実施形態）
次に、本発明の第３の実施形態の配線構造について説明する。本実施の形態は、前述の第２の実施形態における図５Ｉに示す配線構造の変更例に関するものである。
図７Ａに示す配線構造は、図５Ｉに示す第２の実施形態の配線構造の変更例であって、図５Ｉに示す構成から、ビア層間絶縁膜１３０１を非多孔質ＳｉＯＣＨ膜（Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ）、キャップ膜１３０３をＳｉＣＮ膜、多孔質絶縁膜１３０４を多孔質ＳｉＯＣＨ膜（ＡｕｒｏｒａＵＬＫＴＭ）、ハードマスク膜１３０５をＳｉＯ２膜、絶縁性バリア層１３０７をＢＣＢ膜とした構成である。それ以外の構成は、図５Ｉに示す第２の実施形態の配線構造と同一であり、同じ構成要素には、同一参照符合を付してある。その構成は、図７Ａから明かであり、その詳細な説明は、前述の第２の実施形態とほぼ同一なので省略する。
図７Ｂに示す配線構造は、図７Ａに示す配線構造の変更例であって、図７Ａに示す構成から、ビア層間絶縁膜１３０１をシリコン酸化膜、キャップ膜１３０３をＳｉＣＮ膜、多孔質絶縁膜１３０４を多孔質ＳｉＯＣＨ膜（ＡｕｒｏｒａＵＬＫＴＭ）、ハードマスク膜１３０５をＳｉＣＮ膜、絶縁性バリア層１３０７をＢＣＢ膜に変更した構成である。それ以外の構成は、図７Ａに示す構成と同一であり、同じ構成には、同一参照符合を付してある。その構成は、図７Ｂから明かであり、その詳細な説明は省略する。
図７Ｃに示す配線構造は、図７Ａに示す配線構造の変更例であって、図７Ａに示す構成から、ハードマスク膜１３０５をＣｕ−ＣＭＰ時の研磨によって除いた構成である。それ以外の構成は、図７Ａに示す構成と同一であり、同じ構成には、同一参照符合を付してある。その構成は、図７Ｃから明かであり、その詳細な説明は省略する。
図７Ｄに示す配線構造は、図５Ｉに示す配線構造の変更例であって、図５Ｉに示す構成から、ビア層間絶縁膜１３０１を多孔質ＳｉＯＣＨ膜、キャップ膜１３０３をＳｉＣＮ膜、多孔質絶縁膜１３０４を多孔質ＳｉＯＣＨ膜（ＡｕｒｏｒａＵＬＫＴＫ）、ハードマスク膜１３０５をＳｉＯ２膜、絶縁性バリア層１３０７をビア部にも適用した構成である。それ以外の構成は、図５Ｉに示す配線構造と同一であり、同じ構成には、同一参照符合を付してある。その構成は、図７Ｄから明かであり、その詳細な説明は省略する。
図７Ｅに示す配線構造は、図７Ｂに示す配線構造の変更例であって、図７Ｂに示す構成から、ハードマスク膜１３０５を削除した構成である。それ以外の構成は、図７Ｂに示す配線構造と同一であり、同じ構成には、同一参照符合を付してある。その構成は、図７Ｅから明かであり、その詳細な説明は省略する。
図７Ｆに示す配線構造は、図７Ｂに示す配線構造の変更例であって、図７Ｂに示す構成から、ハードマスク膜１３０５を削除した構成である。それ以外の構成は、図７Ｂに示す配線構造と同一であり、同じ構成には、同一参照符合を付してある。その構成は、図７Ｆから明かであり、その詳細な説明は省略する。
このようにして形成した半導体装置について、配線間リーク電流を測定したところ、本実施例に示した半導体装置はリーク電流が観察されることはなかった。
（第４の実施形態）
次に、本発明の第４の実施形態の配線構造について説明する。本実施の形態は、第１の絶縁膜と第２の絶縁膜とを同一材料で構成するものである。
図８Ａに示すように、半導体素子が形成された基板上（図示略）に、第３の絶縁膜からなるビア層間絶縁膜２００１が形成されており、その上に３０ｎｍの第４の層間絶縁膜からなるエッチストップ膜２００２、多孔質絶縁膜２００３、第２の絶縁膜２００４、第５の層間絶縁膜２００５が積層されている。
以後の説明ではそれぞれの膜の役割から、第１の絶縁膜をキャップ膜、第４の絶縁膜をエッチストップ膜と表記する。
この時、エッチストップ膜２００２及び第５の層間絶縁膜２００５は、ＣＶＤ法で形成したＳｉＯ２膜である。多孔質絶縁膜（低誘電率膜）２００３は、ＣＶＤ法で形成した比誘電率２．５の多孔質ＳｉＯＣＨ（ＡｕｒｏｒａＵＬＫＴＭ）膜である。第２の絶縁膜２００４は、ＣＶＤ法で形成した、ＳｉＣＮ膜である。この実施例では、第２の絶縁膜２００４の上に第５の絶縁膜２００５を備えた積層ハードマスク構造としている。第５の絶縁膜２００５をエッチング、およびＣｕ−ＣＭＰ時の犠牲層として用いることで加工制御性を向上し、第１の絶縁膜と第２の絶縁膜２００４とを同一材料とする配線構造が得られるようになる。
次いで、図８Ｂに示すように、フォトレジストと反応性イオンエッチングを用いて層間絶縁膜内にダマシン配線溝２００６を形成する。
次いで、図８Ｃに示すように、全面、つまりＳｉＯ２膜２００５の上面、および配線溝２００６の側面および底面にＢＣＢからなる絶縁性バリア層２００７を形成する。
次いで、図８Ｄに示すように、前述の第１の実施の形態に記載の方法で、ＢＣＢ膜２００７をエッチバックし、配線溝２００８を開口する。この時、ダマシン溝２００６の側面に形成されたＢＣＢ膜２００７は除去されずに残る。この時、第２の絶縁膜２００４は、第５の絶縁膜２００５によって保護されているため、除去されずに残る。
次いで、図８Ｅに示すように、Ｔａ／ＴａＮバリアメタル２００９で囲まれたＣｕ膜２０１０を埋め込む。この時Ｃｕの埋め込み方法は、ＰＶＤ法により形成した１００ｎｍのＣｕ膜をシード層として、ＭＯＣＶＤ法により、Ｃｕ膜を埋め込む。
続いて、余剰なＣｕ膜２０１０を、ＣＭＰ法によって除去する。このとき、第２の絶縁膜であるＳｉＣＮ膜２００４は余剰Ｃｕ膜除去時の保護膜として作用し、多孔質絶縁膜（ＡｕｒｏｒａＵＬＫＴＭ）２００３が露出することを防ぐ。
次いで、図８Ｆに示すように、続いて、第１の絶縁膜であるＳｉＣＮ膜２０１１を５０ｎｍ形成し、ダマシンＣｕ配線を得る。この時、第２の絶縁膜２００４と、第１の絶縁膜であるＳｉＣＮ膜２０１１とは同一の材料のＳｉＣＮから形成されているため、配線間の絶縁信頼性を向上させることができる。
（第５の実施形態）
次に、本発明の第５の実施形態の配線構造について説明する。本実施の形態は、エッチストップ膜とビア層間絶縁膜とを同一材料で構成するものである。
図９Ａに示すように、半導体素子が形成された基板上（図示略）に第１のＣｕ膜２９０１を形成し、Ｃｕ膜２９０１の上にＳｉＣＮ膜２９０２を形成する。さらに、ＳｉＣＮ膜２９０２の上にビア層間絶縁膜２９０３を積層し、ビア層間絶縁膜２９０３上に多孔質絶縁膜２９０４を堆積し、多孔質絶縁膜２９０４の上にＳｉＯ２膜２９０５を形成する。
この実施例では、ビア層間絶縁膜２９０３に含まれる炭素含有量を制御することで、エッチストップ膜を挿入しなくても、エッチングの選択比を確保することができるようになる。
ビア層間絶縁膜２９０３は比誘電率３．０前後の非多孔質材料からなり、例えばＳｉＯ２、ＨＳＱ、ＳｉＯＣＨ（Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭなど）であり、多孔質絶縁膜２９０４は例えば多孔質のＳｉＯＣＨ膜などで、もしくはそれらに有機物を含んだ絶縁薄膜などである。
次いで、図９Ｂに示すように、フォトレジストと反応性イオンエッチングを用いて、層間絶縁膜内にデュアルダマシン配線溝２９０６を形成する。
次いで、図９Ｃに示すように、全面、つまりＳｉＯ２膜２９０５の上面、および配線溝２９０６の側面およびキャップ膜２９０２およびビア層間絶縁膜２９０３の上面に絶縁性バリア層であるＢＣＢ膜２９０７を形成する。
次いで、図９Ｄに示すようにＢＣＢ膜２９０７をエッチバックし、次いで、図９Ｅに示すようにキャップ膜２９０２をエッチングする。この時、微細配線の加工性制御に望ましいキャップ膜２９０２のエッチングは、多孔質絶縁膜２９０４の上面が露出することなく、ビア底のキャップ膜２９０２のみを選択的に除去することである。
多孔質絶縁膜の側面に絶縁性バリア層を形成するために最適な絶縁性バリア材料は、絶縁性バリア層内の炭素含有量を、ハードマスク膜２９０６、およびビア層間絶縁膜２９０３、およびキャップ膜２９０２より多くすることでエッチングの選択比を向上することができる材料である。この実施形態の場合、ビア層間絶縁膜２９０３に含まれる炭素量を、絶縁性バリア層２９０７よりも少なくすることで、エッチストップ膜が無い場合でもエッチングの選択比を確保できるようになる。
次いで、図９Ｆに示すように、形成された配線溝に第２のＣｕ膜を埋め込み、バリアメタル膜２９０８に覆われたＣｕ配線２９０９を形成する。この時、バリアメタル膜２９０８はＰＶＤ−Ｔａ／ＴａＮの積層膜を用いた。
Ｃｕの埋め込み方法は、ＰＶＤ法によりＡｌを０．１〜１．０ｗｔ％含むＣｕシード層を形成し、電界メッキ法によってＣｕを全面に埋め込み、Ｃｕ−ＣＭＰによって余剰のＣｕとバリアメタルを除去して配線を形成した。
このようにして、配線性能を劣化させることなく、配線間の絶縁信頼性を向上し、かつ高歩留まりで製品を製造できるようになる。
（第６の実施形態）
次に、本発明の第６の実施形態の配線構造について説明する。本実施の形態は、ベンゾシクロブテンＢＣＢによる多孔質膜保護の効果を確認するものである。
前述の第１乃至第５の実施の形態に記載の、金属配線と層間絶縁膜との間に挿入する絶縁バリア層をプラズマ重合法で成膜したベンゾシクロブテン（ＢＣＢ）膜とした場合について、積層膜での実験結果を説明する。
図１０Ａに、シリコン基板上にＣＶＤ法で形成した多孔質ＳｉＯＣＨ膜のみを成膜した構造を示す。図１０Ｂに、多孔質ＳｉＯＣＨ膜上にＭＯＣＶＤ法にてＣｕを成膜した構造を示す。図１０Ｃに、ＭＯＣＶＤ−Ｃｕと多孔質ＳｉＯＣＨ膜との間に膜厚７ｎｍのプラズマ重合により形成したＢＣＢ膜を挿入した構造を示す。
ＭＯＣＶＤ−Ｃｕの原料にはＣｕｐｒａｓｅｌｅｃｔ ｂｒｅｎｄＴＭ、キャリアガスには水素を用いて、基板温度２００℃、圧力１００Ｐａにて３００ｎｍのＣｕ膜を成膜した。いずれのサンプルもより多孔質ＳｉＯＣＨ膜に対して厳しい評価にするため、サンプル形成後に窒素雰囲気中にて温度３５０℃で３０分間の熱処理を行った。
図１０Ａ乃至図１０Ｃに示す前述のサンプルのリーク電流を測定した結果を図１１に示す。図１０Ａに示す構造では十分に低い膜リークレベルが得られているのに対して、多孔質ＳｉＯＣＨ膜上に直接ＭＯＣＶＤ−Ｃｕを成膜した図１０Ｂに示す構造では顕著にリークレベルが上昇し、多孔質ＳｉＯＣＨ膜の絶縁特性が劣化した。多孔質ＳｉＯＣＨ膜とＭＯＣＶＤ−Ｃｕとの間に絶縁性バリア層であるＢＣＢ膜を挿入した図１０Ｃに示す構造では、リークレベルが上昇することなく図１０Ａに示す構造と一致する十分に低い膜リーク電流が得られた。
また、サンプルの断面を透過型電子顕微鏡（ＴＥＭ）にて行ったところ、図１０Ｂに示す構造では多孔質ＳｉＯＣＨ膜とＭＯＣＶＤ−Ｃｕ膜との界面が不明瞭であるのに対して、図１０Ｃに示す構造では７ｎｍ膜厚のＢＣＢ膜が確認され、多孔質ＳｉＯＣＨ膜層とＭＯＣＶＤ−Ｃｕ層とが明瞭に分離されていることを確認した。
このことから、ＢＣＢ膜がＭＯＣＶＤ−Ｃｕ原料の多孔質ＳｉＯＣＨ膜内部への侵入、およびＣｕメタルの多孔質ＳｉＯＣＨ膜への拡散を防止していることが明らかであり、多孔質膜の表面を保護する絶縁バリア層として必要かつ十分であることがわかった。
したがって、前述の実施の形態には、ＰＶＤ−Ｔａ／ＴａＮバリアメタル膜などの例を示しているが、このバリアメタルをＣＶＤ法によるＷＮ膜、ＭＯＣＶＤ法によるＴａＮ膜に変えても、多孔質ＳｉＯＣＨ膜へバリアメタルの拡散がないことは、ＭＯ−ＣＶＤ法によるＣｕ膜のガス拡散がなかったことにより同様に明らかであり、さらに微細化が進んだ場合は、バリアメタルの被覆性がよいことにより埋設がすぐれ、好ましい。
また、製造物からもその部分は確認できる。ＷＮ膜は、その部分のＴＥＭに加えＥＤＸなどの元素分析によりＷ、Ｎ が特定でき、ＭＯＣＶＤのＴａＮの場合は、元素分析により、Ｔａ、ＮのほかＣが検出される。
（比較例１）
前述の本発明の実施の形態に対する比較例１につき以下図面を参照して説明する。
図１２Ａに示すように、半導体素子が形成された基板上（図示略）のＳｉＣ膜１１０１上に、多孔質ＳｉＯＣＨ膜１１０２、バリアメタル膜１１０４、第１のＣｕ配線１１０３、からなる下層Ｃｕ配線構造を形成した。さらに、ＳｉＣＮからなるキャップ膜１１０５、多孔質ＳｉＯＣＨ膜１１０６、エッチストップ膜１１０７、多孔質ＳｉＯＣＨ膜１１０８を積層して形成した。
次いで、図１２Ｂに示すように、フォトリソグラフィープロセスを用いて微細パタンを形成し、反応性イオンエッチングとアッシングプロセスを用いて、ダマシン配線溝１１０９を形成した。
次いで、図１２Ｃに示すように、ＣＶＤ法を用いて全面にＴａＮからなるバリアメタル膜１０１０を形成した。この時、ＴａＮ層は気体原料を用いて成膜したため、容易に多孔質膜内部に進入し、多孔質膜内部にバリアメタル層を形成してしまう。その上にＰＶＤ法によりＣｕシード層を形成し、次いで電界メッキ法によりＣｕ膜１１１１を堆積した。
次いで、図１２Ｄに示すように、余剰なバリアメタルおよびＣｕをＣＭＰによって除去することで、多層配線構造を形成した。このようにして形成した多層配線の性能を計測したところ、バリアメタルの多孔質膜内部への進入に起因してリーク電流が認められた。
（比較例２）
前述の本発明の実施の形態に対する比較例２につき以下図面を参照して説明する。
ここでは本発明との比較例として、第１の絶縁膜からなるキャップ膜と、第２の絶縁膜からなるハードマスク膜とが、同一の材料でない多層配線構造との比較を示す。配線の形成工程は図８Ａ乃至図８Ｆに示した第４の実施の形態に従った。
第２の絶縁膜をＳｉＣＮ膜とした場合に、第１の絶縁膜をＳｉＣ膜、またはＳｉＮ膜、またはＳｉＣＮ膜として配線間の絶縁特性の比較を行った。
これらの各配線構造の初期絶縁耐圧を比較した結果を図１３に示す。ＳｉＣＮ膜を用いた場合には４ＭＶ／ｃｍと高いが、ＳｉＣ膜およびＳｉＮ膜を用いた場合には２ＭＶ／ｃｍと低いことがわかる。
図１４に、配線間のＴＤＤＢ（ｔｉｍｅ ｄｅｐｅｎｄｅｎｔ ｄｉｅｌｅｃｔｒｉｃ ｂｒｅａｋｄｏｗｎ）試験結果を示す。１５０℃で、１．５ＭＶ／ｃｍのストレスをＳ＝１４０ｎｍの配線間に５００時間印加したところ、ＳｉＣ膜およびＳｉＮ膜を用いた場合には故障が発生したのに対して、ＳｉＣＮ膜を用いた場合には故障は発生しなかった。従って、第１の絶縁膜からなるキャップ膜と、第２の絶縁膜からなるハードマスク膜とが、同一であることの優位性を確認することができた。
以上説明したように、本発明によれば、このような絶縁性バリア層を導入することで、多孔質絶縁膜を層間絶縁膜の一部に用いた場合に、絶縁信頼性を向上させることができる。したがって、多層配線間に多孔質絶縁膜を導入することで配線容量を低く保ちつつ、配線間の絶縁体耐性を高く保ち、信頼性の高い多層配線を形成できるため、高集積回路となる半導体装置とその製造方法を提供することが可能である。
本発明において、有機物を含む絶縁性バリア層とは、絶縁性を示し且つ有機物を主とした物質で構成されるバリア層を意味し、例えば、金属等の導電性を示す物質をベースにしたバリア層とは大きく異なるものであることは、前述の説明から明らかである。
産業上の利用の可能性
本発明は、シリコン酸化膜よりも低誘電率な膜を層間絶縁膜に用いた溝配線構造で構成される多層配線の配線構造とその製造方法に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。
幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。
（第１の実施形態）
まず、本発明の第１の実施形態の配線構造について説明する。図３Ａ乃至図３Ｆは、本発明の第１の実施の形態による半導体装置の製造方法における一連の各工程を示す部分縦断面図である。
図３Ａに示すように、本発明の第１の実施形態の配線構造では、半導体素子が形成された基板上（図示略）に第４の絶縁膜であるエッチストップ膜４０１上に、多孔質絶縁膜４０２、第２の絶縁膜であるハードマスク膜４０３、絶縁性バリア層４０６、バリアメタル膜４０５に囲まれた第１のＣｕ配線４０４、からなるＣｕ配線構造が形成されている。
さらに、第１の絶縁膜４０７を形成する。さらに、第１の絶縁膜４０７の上に第３の絶縁膜であるビア層間絶縁膜４０８を積層し、ビア層間絶縁膜４０８上に第４の絶縁膜４０９を堆積し、第４の絶縁膜４０９の上に多孔質絶縁膜４１０を堆積し、多孔質絶縁膜４１０の上に第２の絶縁膜４１１を形成する。
この時、第１の絶縁膜４０７はＣｕ配線の酸化を防ぐキャップ膜の役割を有し、少なくとも一層以上の炭化シリコン、あるいはそれらの化合物、あるいはそれらの化合物に炭素、水素を含有する有機化合物、あるいはそれらを積層した化合物などであり、場合によっては酸素を含有していても良い。例えば、ＳｉＣ、ＳｉＣＮ、ＳｉＮＨ、ＳｉＣＮＨなどである。
第４の絶縁膜４０１および４０９は、エッチストップ膜の役割を果たす、例えばＳｉＯ２膜やＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣＨ膜である。
第２の絶縁膜４０３および４１１はエッチング時およびＣｕ−ＣＭＰ時に多孔質絶縁膜を保護するハードマスク膜の役割を果たす、例えばＳｉＯ２膜やＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣＨ膜である。
以後の説明ではそれぞれの膜の役割から、第１の絶縁膜をキャップ膜、第４の絶縁膜をエッチストップ膜、第２の絶縁膜をハードマスク膜と表記する。
絶縁性バリア層４０６としては、有機物からなる層、シリコンおよび炭素および有機物からなる層、Ｓｉ−Ｏ結合を含む有機物からなる層、シリコンを１〜１０ａｔｍ％の範囲で含む有機物からなる層、などであり、例えばプラズマＣＶＤ法あるいはＤＶＳ−ＢＣＢを原料にプラズマ重合法で成膜した有機膜、例えばＢＣＢ（ベンゾシクロブテン；以後ＢＣＢという）などでも良い。詳しくは図３Ｃを参照して後述する。尚、ここで示した化学式は必ずしも化学組成比を反映しているわけではない。
また、多孔質絶縁膜４０２および４１０は少なくとも一層以上の低誘電率多孔質膜、例えば、比誘電率が２．０〜３．０である膜が好ましい。ＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭなど）もしくはそれらに有機物を含んだ絶縁薄膜、あるはこれらの膜の多孔率（空孔率）が所望の値に足りない場合には、成膜の条件の調整、例えば、基板の温度や原料の組成を調整することで多孔率を増加させた膜を、その典型例として挙げることができる。
また、ビア層間絶縁膜４０８は少なくとも一層以上の低誘電率膜、例えば、比誘電率が２．０〜３．０である膜が好ましい。但し、多孔質絶縁膜４０２および４１０によって十分に低い配線間容量が得られる場合には、ビア層間絶縁膜４０８は必ずしも多孔質である必要はない。従って、ビア層間絶縁膜４０８は、ＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭなど）もしくはそれらに有機物を含んだ絶縁薄膜、あるはこれらの膜の多孔率（空孔率）が所望の値でない場合には、成膜の条件の調整、例えば、基板の温度や原料の組成を調整することで多孔率を調整した膜を、その典型例として挙げることができる。
多孔質絶縁膜４０２および４１０、およびビア層間絶縁膜４０８は必要に応じてＣＶＤ法で形成されるシリコン酸化膜やシリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜などを積層、挿入しても良く、膜厚方向に組成分布を有していてもよい。
また、第１のＣｕ膜４０４は、Ｃｕを主成分とする金属からなり、必要に応じて、例えば、Ｔｉ、Ｓｎ、Ｚｎ、Ａｌなどの異種金属を含有することや、Ｔａ、Ｔｉ、Ｗ、Ｓｉおよびその窒素化物、あるいはその積層膜（図示略）などを、任意の方法によって挿入しても良い。
次いで、図３Ｂに示すように、フォトレジストと反応性イオンエッチングを用いて、層間絶縁膜内にデュアルダマシン配線溝４１２を形成する。
次いで、図３Ｃに示すように、全面、つまりハードマスク膜４１１の上面、および配線溝４１２の側面およびキャップ膜４０７およびエッチストップ膜４０９の上面に有機物からなる絶縁性バリア層４１３を形成する。
この時、絶縁性バリア層４１３は、有機物からなる層、あるいはシリコンと炭素と有機物からなる層、あるいはＳｉ−Ｏ結合を含む有機物からなる層、あるいはシリコンを１〜１０ａｔｍ％の範囲で含む有機物からなる層、などであり、ハードマスク膜およびエッチストップ膜およびキャップ膜より炭素含有量が多く、ハードマスク膜およびエッチストップ膜およびキャップ膜よりも少ない範囲内でシリコン原子を含有することが望ましい。
この時、絶縁性バリア層４１３は、例えばプラズマ重合法により形成することができる。例えば、ＤＶＳ−ＢＣＢを原料として、プラズマ重合法により成膜したＢＣＢ膜や、ＢＣＢ化合物などを用いることができる。ＢＣＢ化合物とは、例えばＩＥＤＭ Ｐｒｏｃｅｅｄｉｎｇ，２００３，Ｋａｗａｈａｒａ ｅｔ，ｐｐ１４３．などにより公知であるＢＣＢと２種類以上の原料を混合させて形成する化合物などである。
また、堆積する絶縁性バリア層４１３の厚さは０．１〜１００ｎｍ程度が良く、好ましくは微細な配線溝に対して極端に溝幅を狭めることのない、１〜２０ｎｍ程度が良い。
次いで、図３Ｄに示すように絶縁性バリア層４１３をエッチバックする。この時、微細配線の加工性制御に望ましいエッチバックは、多孔質絶縁膜４１０の上面が露出することなく、配線溝およびビア底の絶縁性バリア層４１３のみを選択的に除去することである。
絶縁性バリア層４１３のエッチバックプロセスについて、ＣＨ２Ｆ２／Ｎ２／Ｈ２系の混合ガスによる反応性ドライエッチングを例に、エッチングレートとエッチング異方向性の点から詳しく説明する。
図４Ａに絶縁性バリア層４１３のエッチング方向を示す。配線溝底部のレートをＹ方向、側面部のレートをＸ方向とした。Ｙ方向エッチングレートの絶縁性バリア層内炭素含有量依存性を図４Ｂに示す。例えば、ハードマスク膜４１１およびエッチストップ膜４０９の炭素含有量を１０ａｔｍ％以下、絶縁性バリア層４１３の炭素含有量を４０ａｔｍ％とした場合に、絶縁性バリア層４１３のエッチングレートはハードマスク膜４１１およびエッチストップ膜４０９に対して容易に１０以上より大きい値が得られるため、ハードマスク膜４１１およびエッチストップ膜４０９は除去されずに残ることができる。そのため、エッチング中において多孔質絶縁膜４１０の上面が露出することがない。
さらに、有機物からなる絶縁性バリア層４１３内にシリコン含有することで、サイドエッチを抑制し、より精密に配線加工の制御ができるようになる。図４ＣにＸ方向のエッチングレートのシリコン含有量依存性を示す。但し、配線溝底部に形成された絶縁性バリア層４１３を除去するためのエッチングに関して、シリコンをまったく含まない有機物の場合には、Ｘ方向のエッチングレートが大きいため、サイドエッチングによって、側面に形成した絶縁性バリア層４１３が意図しないにもかかわらず消失されやすい。絶縁性バリア層４１３内に例えば３ａｔｍ％のシリコンを含むことでＸ方向のエッチングレートを低減し、サイドエッチングを抑制できるようになる。逆に、シリコンを過剰に含有した場合には、Ｙ方向のエッチングレートも低下してしまうため、エッチング選択比とエッチング異方性の双方を考慮して加工性を制御する場合には、絶縁性バリア層４１３内には、ハードマスク膜４１１、およびエッチストップ膜４０９、およびキャップ膜４０７よりも少ない範囲でシリコン原子が含まれることが必要である。
次いで、図３Ｅに示すように、ビア底部のキャップ膜４０７をエッチングする。この時、微細配線の加工性制御に望ましいキャップ膜４０７のエッチングは、側面の絶縁性バリア層４１３を除去することなく、ビア底のキャップ膜４０７のみを選択的に除去することである。
ここで、ＣＦ４／Ａｒ／Ｏ２系の混合ガスによる反応性のドライエッチングを例に詳しく説明する。図４Ｄにエッチングレートの膜内炭素量依存性を示す。例えば、ハードマスク膜４１１およびエッチストップ膜４０９の炭素含有量を５ａｔｍ％、キャップ膜４０７の炭素含有量を２０ａｔｍ％、絶縁性バリア層４１３の炭素含有量を４０ａｔｍ％とした場合に、キャップ膜４０７のエッチングレートは、絶縁性バリア層４１３に対して容易に１０以上大きい値が得られるため、配線溝側壁面に形成された絶縁性バリア層４１３は除去されずに残る。
キャップ膜とエッチストップ膜とハードマスク膜が同一材料である場合には、エッチストップ膜とハードマスク膜の膜厚をキャップ膜より厚くする、あるいはキャップ膜より炭素含有量が低い材料を上面に備えた積層構造とする、ことで加工形状を制御することができるようになる。
このように、絶縁性バリア層４１３中に含まれる炭素量よってエッチングレートを制御することで、配線溝側面への絶縁性バリア層の形成が可能となる。
以上から、多孔質絶縁膜の側面に絶縁性バリア層を形成するために最適な絶縁性バリア層は、炭素含有量がハードマスク膜、およびエッチストップ膜、およびキャップ膜より多い絶縁性バリア層である。さらに、ハードマスク膜、およびエッチストップ膜、およびキャップ膜よりも少ない範囲でシリコン原子を含む絶縁性バリア層である。
この時、下層との接続部が開口していれば良く、導体装置自体の機能に悪影響を及ぼさない限り、それ以外の部分のいずれに絶縁性バリア層４１３が形成されていても差し支えない。
次いで、図３Ｆに示すように、形成された配線溝に第２のＣｕ膜を埋め込み、バリアメタル膜４１４に覆われたＣｕ配線４１５を形成する。この時、バリアメタル膜４１４はＴｉ、Ｗ、Ｔａ、の金属、あるいはそれらの金属窒化物、あるいは金属と金属窒化物の積層、などが望ましく、例えばＴａ／ＴａＮの積層膜が良い。バリアメタル膜４１４の成膜方法は、配線溝の側面が絶縁性バリア層４１３によって覆われているため、ＣＶＤ法、ＰＶＤ法、ＡＬＣＶＤ法など、いずれを用いても良い。また、多孔質絶縁膜４１０とバリアメタル膜４１４との間に絶縁性バリア層４１３が挿入されているため、これらの膜の密着性は十分高く、ＣＭＰにおいて膜剥がれなどは発生しない。
この時、Ｃｕの埋め込み方法は、ＰＶＤ法、Ｉｏｎｉｚｅｄ−ＰＶＤ法、ＣＶＤ法、プラズマＣＶＤ法、電界メッキ法、無電界メッキ法などであり、これらいずれを用いても良く、また、いずれを組み合わせても良く、Ｃｕの成膜方法は本発明を限定するものではない。
また、Ｃｕ配線４１５はＣｕを主成分とする金属からなり、必要に応じて例えばＴｉ、Ｓｎ、Ｚｎ、Ａｌなどの異種金属を含有することや、Ｔａ、Ｔｉ、Ｗ、Ｓｉおよびその窒素化物、あるいはその積層膜（図示略）などを挿入しても良い。
例えば、Ｃｕ配線へ異種金属を含有させる方法としては、ＰＶＤ法により予め異種金属を０．１−５．０ａｔｍ％含有させたＣｕ層（厚さ３０−１００ｎｍ程度）を、シード層として形成し、その後電界メッキ法によりＣｕを埋め込み、熱拡散によって配線内部へ含有させる方法などがある。
このようにして、作製したＣｕ配線の配線間絶縁信頼性を評価した。配線間隔１００ｎｍ、対向長さ１ｃｍ、１００ｎｍΦビア付きの櫛形評価サンプルに対して、１２５℃で２．５ＭＶ／ｃｍの電界ストレスを印加し、絶縁破壊のストレス時間依存性を測定した。比較用に絶縁性バリア層としてＢＣＢ膜を側面に形成したサンプルと、形成しないサンプルを作製した。ＢＣＢ膜を側面に形成することで、絶縁寿命のＭＴＦ（Ｍｅｄｉａｎ Ｔｉｍｅ Ｔｏ Ｆａｉｌｕｒｅ）時間が約５倍改善し、初期故障も大幅に低減した。
また、このようにして作製したＣｕ配線のビア歩留まりを評価したところ、ＢＣＢ膜を側面に形成しないサンプルにいてはビア歩留まりの劣化が認められ、ＢＣＢ膜を側面に形成したサンプルについてはビア歩留まりの劣化は認められなかった。
このようにして配線性能を劣化させることなく、配線間の絶縁信頼性を向上し、かつ高歩留まりで製品を製造できるようになる。
ここでは、ＣＶＤ法によるＢＣＢ膜の例を示しているが、エッチング形状のメリットは、その他のＣＶＤ法による有機物であれば、同様なメリットが得られることはいうまでもない。
また、バリアメタルとして、ＰＶＤ−Ｔａ／ＴａＮを用いているが、Ｔａ単層、ＴａＮ単層を用いてもよい。
本構造は、製造物からも容易に確認できる。Ｓｉ、Ｏ、Ｃを含む絶縁膜で構成された多孔質絶縁膜の側面にＣが主成分の有機物が形成しており、その有機物に接するようにＴａ系のメタルが構成され、その内側にＣｕを主成分とする構造として確認できる。具体的には、配線層間膜はＴＥＭの観察像のコントラストにより多孔質絶縁膜がまわりの膜との比較で確認でき、ＴＥＭに加えＥＥＬＳ（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ−Ｌｏｓｓ Ｓｐｅｃｔｏｒｏｓｃｏｐｙ）及びＥＤＸ（Ｅｎｅｒｇｙ−Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｏｒｏｓｃｏｐｙ）などの元素分析により、Ｓｉ、Ｏ、Ｃが確認できる。また、その側面の有機物の特定は、Ｃ、Ｈの元素分析の確認により可能である。その側面膜に接するＴａ系のバリアメタルも元素分析によりＴａ（および窒素）の元素が検出できる。またその内側にＣｕ主成分とするメタルが位置するため、Ｃｕも検出できる。また有機物がＢＣＢ膜の場合、Ｃの他、Ｓｉ、Ｏの元素が含まれるとほぼ特定が可能である。現在、公開されている低誘電率膜では、Ｃが主成分で、Ｓｉ、Ｏが含まれている有機物で、かつ、Ｃｕ配線のインテグレーションができているものは、ＢＣＢ膜しか存在していないため、ほぼ限定できる。
（第２の実施形態）
次に、本発明の第２の実施の形態の配線構造について、説明する。
図５Ａに示すように、本発明の第２の実施の形態の配線構造では、半導体素子が形成された基板上（図示略）に、第３の絶縁膜からなるビア層間絶縁膜１３０１、第２の絶縁膜からなるハードマスク膜１３０２、第１の絶縁膜からなるキャップ膜１３０３、多孔質絶縁膜１３０４、第２の絶縁膜からなるハードマスク膜１３０２のそれぞれを積層する。
以後の説明ではそれぞれの膜の役割から、第１の絶縁膜をキャップ膜、第２の絶縁膜をハードマスク膜、第３の絶縁膜をビア層間絶縁膜と表記する。
ハードマスク膜１３０２は、例えばＳｉＯ２膜やＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣＨ膜である。
キャップ膜１３０３は、少なくとも一層以上の炭化シリコン、あるいはそれらの化合物、あるいはそれらの化合物に炭素、水素を含有する有機含有膜、あるいはそれらを積層した化合物などである。場合によっては、酸素を含有していても良い。例えば、ＳｉＣ、ＳｉＣＮ、ＳｉＣＮＨなどである。
多孔質絶縁膜１３０４は、少なくとも一層以上の気孔を含む低誘電率膜、例えば、比誘電率が２．０〜３．０の膜であることが好ましい。例えば、ＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭなど）もしくはそれらに有機物を含んだ絶縁薄膜、あるはこれらの膜の多孔率（空孔率）が所望の値に足りない場合には、成膜の条件の調整、例えば、基板の温度や原料の組成を調整することで多孔率を増加させた膜を典型例として挙げることができる。必要に応じて上面や下面に薄いリコン酸化膜やシリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜などを積層、挿入しても良く、膜厚方向に組成分布を有していてもよい。
ビア層間絶縁膜１３０１は、少なくとも一層以上の絶縁膜で、例えば、比誘電率が２．０〜３．０の膜であることが好ましい。多孔質絶縁膜１３０４によって十分に低い配線間容量が得られる場合には、ビア層間絶縁膜１３０１は必ずしも多孔質である必要はない。ビア層間絶縁膜１３０１は、例えば、ＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、Ｔｙｐｅ１２ＴＭ）、ＭＳＱ（メチルシルセスキオキサン（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、ＪＳＲ−ＬＫＤＴＭ、ＡＬＣＡＰＴＭ、ＩＰＳＴＭ、ＨＯＳＰＴＭ）、有機ポリマー膜（ＳｉＬＫＴＭ、ＦｌａｒｅＴＭ）、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ−ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＵＬＫＴＭ、ＯｒｉｏｎＴＭなど）もしくはそれらに有機物を含んだ絶縁薄膜、あるはこれらの膜の多孔率（空孔率）が所望の値でない場合には、成膜の条件の調整、例えば、基板の温度や原料の組成を調整することで多孔率を調整した膜を、その典型例として挙げることができる。
次いで、図５Ｂに示すように、フォトレジストと反応性イオンエッチングを用いて、層間絶縁膜内にダマシン配線溝１３０６を形成する。
次いで、図５Ｃに示すように、全面に、つまり、ハードマスク膜１３０２の上面、および配線溝１３０６の側面およびキャップ膜１３０３の上面に絶縁性バリア層１３０７を形成する。
この時、絶縁性バリア層１３０７は、有機物からなる層、あるいはシリコンと炭素と有機物からなる層、あるいはＳｉ−Ｏ結合を含む有機物からなる層、あるいはシリコンを１〜１０ａｔｍ％の範囲で含む有機物からなる層であり、ハードマスク膜１３０２およびキャップ膜１３０３より炭素含有量が多く、ハードマスク膜１３０２およびキャップ膜１３０３よりも少ない範囲内でシリコン原子を含有するのが良い。
例えば、ＢＣＢ（ベンゾシクロブテン）などであり、ＢＣＢ化合物なども用いることができる。例えばプラズマ重合法により形成することができる。例えば、ＤＶＳ−ＢＣＢを原料として、プラズマ重合法により成膜したＢＣＢ膜や、例えばＩＥＤＭ Ｐｒｏｃｅｅｄｉｎｇ，２００３，Ｋａｗａｈａｒａ ｅｔ，ｐｐ１４３．などにより公知であるＢＣＢと２種類以上の原料を混合させて形成するＢＣＢ化合物などである。
堆積する厚さは０．１〜１００ｎｍ程度が良く、好ましくは微細な配線溝に対して極端に溝幅を狭めることのない、１〜２０ｎｍ程度が良い。
次いで、図５Ｄに示すように、絶縁性バリア層１３０７をエッチバックし、キャップ膜１３０３をエッチングする。この時、微細配線の加工性制御に望ましいエッチング及びエッチバックは、多孔質絶縁膜１３０４の上面が露出することなく、配線溝底の絶縁性バリア層１３０７のみを選択的に除去することである。
絶縁性バリア層１３０７のエッチバックプロセスについて、ＣＨ２Ｆ２／Ｎ２／Ｈ２系の混合ガスによる反応性ドライエッチングを例に、エッチングレートとエッチング異方向性の点から詳しく説明する。
図６Ａに絶縁性バリア層１３０７のエッチング方向を示す。配線溝底部のレートをＹ方向、側面部のレートをＸ方向とした。Ｙ方向エッチングレートの膜内炭素含有量依存性を図６Ｂに示す。例えば、ハードマスク膜１３０２の炭素含有量を１０ａｔｍ％以下、絶縁性バリア層１３０７の炭素含有量を４０ａｔｍ％とした場合に、絶縁性バリア層１３０７のエッチングレートはハードマスク膜１３０２に対して容易に１０以上より大きい値が得られるため、ハードマスク膜１３０２は除去されずに残ることができる。そのため、エッチング中において多孔質絶縁膜１３０４の上面が露出することがない。
さらに、有機物からなる絶縁性バリア層１３０７内にシリコン含有することで、より精密に配線加工の制御ができるようになる。図６ＣにＸ方向のエッチングレートのシリコン含有量依存性を示す。但し、配線溝底部に形成された絶縁性バリア層１３０７を除去するためのエッチングに関して、シリコンをまったく含まない有機物の場合には、Ｘ方向のエッチングレートが大きいため、サイドエッチングによって、側面に形成した絶縁線バリア層１３０７が意図しないにもかかわらず消失されやすい。絶縁性バリア層１３０７内に３ａｔｍ％のシリコンを含有することでＸ方向のエッチングレートを低減し、サイドエッチングを抑制できるようになる。エッチング選択比とエッチング異方性の双方を考慮して加工の制御を行うためには、絶縁性バリア層１３０７内には、ハードマスク膜１３０２、およびキャップ膜１３０３よりも少ない範囲でシリコン原子が含まれることが必要である。
続いて、配線溝底部のキャップ膜１３０３をエッチングする。この時、配線溝側面に形成された絶縁性バリア層１３０７は除去されずに残る。この時多孔質絶縁膜１３０４の側面は絶縁性バリア層１３０７によって覆われているため、エッチング時に飛散したＣｕが多孔質絶縁膜１３０４内部に進入する不良を発生することはない。
この時、微細配線の加工性制御に望ましいキャップ膜１３０３のエッチングは、側面に形成された絶縁性バリア層１３０７を除去することなく、ビア底のキャップ膜１３０３のみを選択的に除去することである。
ここで、ＣＦ４／Ａｒ／Ｏ２（５％以下）系の混合ガスによる反応性のドライエッチングを例に詳しく説明する。図６Ｄにエッチングレートの膜内炭素量依存性を示す。例えば、ハードマスク膜１３０２の炭素含有量を５ａｔｍ％、キャップ膜１３０３の炭素含有量を２０ａｔｍ％、絶縁性バリア層１３０７の炭素含有量を４０ａｔｍ％とした場合に、キャップ膜１３０３のエッチングレートは、絶縁性バリア層１３０７に対して容易に１０以上大きい値が得られるため、ハードマスク膜１３０２、および配線溝側面に形成された絶縁性バリア層１３０７は除去されずに残る。
キャップ膜１３０３とハードマスク膜１３０２を同一材料としたい場合には、ハードマスク膜１３０２の膜厚をキャップ膜１３０３より厚くしておく、あるいはキャップ膜１３０３より炭素含有量が低い材料をハードマスク膜１３０２の上面に形成した積層構造としておくことで、加工形状を制御することができるようになる。
このように、絶縁性バリア層１３０７中に含まれる炭素量よってエッチングレートを制御することで、配線溝側面への有機物からなる絶縁膜の形成が可能となる。
以上から、多孔質絶縁膜の側面に絶縁性バリア層１３０７を形成するために最適な絶縁性バリア層１３０７の材料は、絶縁性バリア層１３０７内の炭素含有量が、ハードマスク膜１３０２、およびキャップ膜１３０３よりも多い材料とする。また、絶縁性バリア層１３０７内には、ハードマスク膜１３０２、およびキャップ膜１３０３よりも少ない範囲でシリコン原子が含まれることとする。
次いで、図５Ｅに示すように、形成された配線溝にＣｕ膜を埋め込んだ後、バリアメタル１３０８膜に覆われたＣｕ配線１３０９をＣＭＰによって形成する。この時、Ｃｕの埋め込み方法は、ＰＶＤ法、Ｉｏｎｉｚｅｄ−ＰＶＤ法、ＣＶＤ法、プラズマＣＶＤ法、電界メッキ法、無電界メッキ法などを用いることができる。また、これらいずれを用いても良く、いずれを組み合わせても良く、Ｃｕの成膜方法は本発明を限定するものではない。
また、Ｃｕ配線１３０９は、Ｃｕを主成分とする金属からなる。必要に応じて例えば、Ｔｉ、Ｓｎ、Ｚｎ、Ｓｉ、Ａｌなどの異種金属を含有することや、Ｔａ、Ｔｉ、Ｗ、Ｓｉおよびその窒素化物、あるいはその積層膜（図示略）などを挿入しても良い。
例えば、Ｃｕ配線へ異種金属を含有させる方法としては、ＰＶＤ法により予め異種金属を０．１−５．０ａｔｍ％含有させたＣｕ層（厚さ３０−１００ｎｍ程度）を、シード層として形成し、その後電界メッキ法によりＣｕを埋め込み、熱拡散によって配線内部へ含有させる方法などがある。
バリアメタル１３０８は、Ｔａ、Ｔｉ、Ｗ、Ｓｉおよびその窒素化物、あるいはその積層膜（図示略）などからなる。配線溝側面は、絶縁性バリア層１３０８によって保護されているため、ＰＶＤ法、Ｉｏｎｉｚｅｄ−ＰＶＤ法、ＣＶＤ法、プラズマＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｔｉｏｎ）など、いずれの方法によって成膜することもできる。また、複数の成膜方法を組み合わせることも可能である。
次いで、図５Ｆに示すように、形成されたＣｕ配線上に、キャップ膜１３０３、ビア層間絶縁膜１３０１、ハードマスク膜１３０２を形成する。
次いで、図５Ｇに示すように、フォトレジストと反応性イオンエッチングを用いて、層間絶縁膜内にビアホールを形成し、その内部にバリアメタル膜１３０８、Ｃｕ膜１３０９からなるＣｕプラグを形成する。
次いで、図５Ｈに示すように、Ｃｕ接続プラグ上にキャップ膜１３０３、多孔質絶縁膜１３０４、ハードマスク膜１３０２を積層して形成する。
上記の配線形成工程を繰り返すことで、図５Ｉに示すような多層配線を形成する。このようにして配線性能を劣化させることなく、配線間の絶縁信頼性を向上し、かつ高歩留まりで製品を製造できるようになる。このようにして作製したＣｕ配線の配線間絶縁信頼性を評価した。配線間隔１００ｎｍ、対向長さ１ｃｍ、１００ｎｍΦビア付きの櫛形評価サンプルに対して、１２５℃で３．０ＭＶ／ｃｍの電界ストレスを印加し、絶縁破壊のストレス時間依存性を測定した。比較用として、ＢＣＢ膜を側面に形成しないサンプルも合わせて作製した。ＢＣＢ膜を側面に形成することで、絶縁寿命のＭＴＦ（Ｍｅｄｉａｎ Ｔｉｍｅ Ｔｏ Ｆａｉｌｕｒｅ）時間が約５倍改善し、初期に発生する故障も低減することができた。
本構造は、実施の形態１に記載したものと同様の方法にて、製造物からも容易に確認できる。
（第３の実施形態）
次に、本発明の第３の実施形態の配線構造について説明する。本実施の形態は、前述の第２の実施形態における図５Ｉに示す配線構造の変更例に関するものである。
図７Ａに示す配線構造は、図５Ｉに示す第２の実施形態の配線構造の変更例であって、図５Ｉに示す構成から、ビア層間絶縁膜１３０１を非多孔質ＳｉＯＣＨ膜（Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭ）、キャップ膜１３０３をＳｉＣＮ膜、多孔質絶縁膜１３０４を多孔質ＳｉＯＣＨ膜（ＡｕｒｏｒａＵＬＫＴＭ）、ハードマスク膜１３０５をＳｉＯ２膜、絶縁性バリア層１３０７をＢＣＢ膜とした構成である。それ以外の構成は、図５Ｉに示す第２の実施形態の配線構造と同一であり、同じ構成要素には、同一参照符合を付してある。その構成は、図７Ａから明かであり、その詳細な説明は、前述の第２の実施形態とほぼ同一なので省略する。
図７Ｂに示す配線構造は、図７Ａに示す配線構造の変更例であって、図７Ａに示す構成から、ビア層間絶縁膜１３０１をシリコン酸化膜、キャップ膜１３０３をＳｉＣＮ膜、多孔質絶縁膜１３０４を多孔質ＳｉＯＣＨ膜（ＡｕｒｏｒａＵＬＫＴＭ）、ハードマスク膜１３０５をＳｉＣＮ膜、絶縁性バリア層１３０７をＢＣＢ膜に変更した構成である。それ以外の構成は、図７Ａに示す構成と同一であり、同じ構成には、同一参照符合を付してある。その構成は、図７Ｂから明かであり、その詳細な説明は省略する。
図７Ｃに示す配線構造は、図７Ａに示す配線構造の変更例であって、図７Ａに示す構成から、ハードマスク膜１３０５をＣｕ−ＣＭＰ時の研磨によって除いた構成である。それ以外の構成は、図７Ａに示す構成と同一であり、同じ構成には、同一参照符合を付してある。その構成は、図７Ｃから明かであり、その詳細な説明は省略する。
図７Ｄに示す配線構造は、図５Ｉに示す配線構造の変更例であって、図５Ｉに示す構成から、ビア層間絶縁膜１３０１を多孔質ＳｉＯＣＨ膜、キャップ膜１３０３をＳｉＣＮ膜、多孔質絶縁膜１３０４を多孔質ＳｉＯＣＨ膜（ＡｕｒｏｒａＵＬＫＴＫ）、ハードマスク膜１３０５をＳｉＯ２膜、絶縁性バリア層１３０７をビア部にも適用した構成である。それ以外の構成は、図５Ｉに示す配線構造と同一であり、同じ構成には、同一参照符合を付してある。その構成は、図７Ｄから明かであり、その詳細な説明は省略する。
図７Ｅに示す配線構造は、図７Ｂに示す配線構造の変更例であって、図７Ｂに示す構成から、ハードマスク膜１３０５を削除した構成である。それ以外の構成は、図７Ｂに示す配線構造と同一であり、同じ構成には、同一参照符合を付してある。その構成は、図７Ｅから明かであり、その詳細な説明は省略する。
図７Ｆに示す配線構造は、図７Ｂに示す配線構造の変更例であって、図７Ｂに示す構成から、ハードマスク膜１３０５を削除した構成である。それ以外の構成は、図７Ｂに示す配線構造と同一であり、同じ構成には、同一参照符合を付してある。その構成は、図７Ｆから明かであり、その詳細な説明は省略する。
このようにして形成した半導体装置について、配線間リーク電流を測定したところ、本実施例に示した半導体装置はリーク電流が観察されることはなかった。
（第４の実施形態）
次に、本発明の第４の実施形態の配線構造について説明する。本実施の形態は、第１の絶縁膜と第２の絶縁膜とを同一材料で構成するものである。
図８Ａに示すように、半導体素子が形成された基板上（図示略）に、第３の絶縁膜からなるビア層間絶縁膜２００１が形成されており、その上に３０ｎｍの第４の層間絶縁膜からなるエッチストップ膜２００２、多孔質絶縁膜２００３、第２の絶縁膜２００４、第５の層間絶縁膜２００５が積層されている。
以後の説明ではそれぞれの膜の役割から、第１の絶縁膜をキャップ膜、第４の絶縁膜をエッチストップ膜と表記する。
この時、エッチストップ膜２００２及び第５の層間絶縁膜２００５は、ＣＶＤ法で形成したＳｉＯ２膜である。多孔質絶縁膜（低誘電率膜）２００３は、ＣＶＤ法で形成した比誘電率２．５の多孔質ＳｉＯＣＨ（ＡｕｒｏｒａＵＬＫＴＭ）膜である。第２の絶縁膜２００４は、ＣＶＤ法で形成した、ＳｉＣＮ膜である。この実施例では、第２の絶縁膜２００４の上に第５の絶縁膜２００５を備えた積層ハードマスク構造としている。第５の絶縁膜２００５をエッチング、およびＣｕ−ＣＭＰ時の犠牲層として用いることで加工制御性を向上し、第１の絶縁膜と第２の絶縁膜２００４とを同一材料とする配線構造が得られるようになる。
次いで、図８Ｂに示すように、フォトレジストと反応性イオンエッチングを用いて層間絶縁膜内にダマシン配線溝２００６を形成する。
次いで、図８Ｃに示すように、全面、つまりＳｉＯ２膜２００５の上面、および配線溝２００６の側面および底面にＢＣＢからなる絶縁性バリア層２００７を形成する。
次いで、図８Ｄに示すように、前述の第１の実施の形態に記載の方法で、ＢＣＢ膜２００７をエッチバックし、配線溝２００８を開口する。この時、ダマシン溝２００６の側面に形成されたＢＣＢ膜２００７は除去されずに残る。この時、第２の絶縁膜２００４は、第５の絶縁膜２００５によって保護されているため、除去されずに残る。
次いで、図８Ｅに示すように、Ｔａ／ＴａＮバリアメタル２００９で囲まれたＣｕ膜２０１０を埋め込む。この時Ｃｕの埋め込み方法は、ＰＶＤ法により形成した１００ｎｍのＣｕ膜をシード層として、ＭＯＣＶＤ法により、Ｃｕ膜を埋め込む。
続いて、余剰なＣｕ膜２０１０を、ＣＭＰ法によって除去する。このとき、第２の絶縁膜であるＳｉＣＮ膜２００４は余剰Ｃｕ膜除去時の保護膜として作用し、多孔質絶縁膜（ＡｕｒｏｒａＵＬＫＴＭ）２００３が露出することを防ぐ。
次いで、図８Ｆに示すように、続いて、第１の絶縁膜であるＳｉＣＮ膜２０１１を５０ｎｍ形成し、ダマシンＣｕ配線を得る。この時、第２の絶縁膜２００４と、第１の絶縁膜であるＳｉＣＮ膜２０１１とは同一の材料のＳｉＣＮから形成されているため、配線間の絶縁信頼性を向上させることができる。
（第５の実施形態）
次に、本発明の第５の実施形態の配線構造について説明する。本実施の形態は、エッチストップ膜とビア層間絶縁膜とを同一材料で構成するものである。
図９Ａに示すように、半導体素子が形成された基板上（図示略）に第１のＣｕ膜２９０１を形成し、Ｃｕ膜２９０１の上にＳｉＣＮ膜２９０２を形成する。さらに、ＳｉＣＮ膜２９０２の上にビア層間絶縁膜２９０３を積層し、ビア層間絶縁膜２９０３上に多孔質絶縁膜２９０４を堆積し、多孔質絶縁膜２９０４の上にＳｉＯ２膜２９０５を形成する。
この実施例では、ビア層間絶縁膜２９０３に含まれる炭素含有量を制御することで、エッチストップ膜を挿入しなくても、エッチングの選択比を確保することができるようになる。
ビア層間絶縁膜２９０３は比誘電率３．０前後の非多孔質材料からなり、例えばＳｉＯ２、ＨＳＱ、ＳｉＯＣＨ（Ｂｌａｃｋ ＤｉａｍｏｎｄＴＭなど）であり、多孔質絶縁膜２９０４は例えば多孔質のＳｉＯＣＨ膜などで、もしくはそれらに有機物を含んだ絶縁薄膜などである。
次いで、図９Ｂに示すように、フォトレジストと反応性イオンエッチングを用いて、層間絶縁膜内にデュアルダマシン配線溝２９０６を形成する。
次いで、図９Ｃに示すように、全面、つまりＳｉＯ２膜２９０５の上面、および配線溝２９０６の側面およびキャップ膜２９０２およびビア層間絶縁膜２９０３の上面に絶縁性バリア層であるＢＣＢ膜２９０７を形成する。
次いで、図９Ｄに示すようにＢＣＢ膜２９０７をエッチバックし、次いで、図９Ｅに示すようにキャップ膜２９０２をエッチングする。この時、微細配線の加工性制御に望ましいキャップ膜２９０２のエッチングは、多孔質絶縁膜２９０４の上面が露出することなく、ビア底のキャップ膜２９０２のみを選択的に除去することである。
多孔質絶縁膜の側面に絶縁性バリア層を形成するために最適な絶縁性バリア材料は、絶縁性バリア層内の炭素含有量を、ハードマスク膜２９０６、およびビア層間絶縁膜２９０３、およびキャップ膜２９０２より多くすることでエッチングの選択比を向上することができる材料である。この実施形態の場合、ビア層間絶縁膜２９０３に含まれる炭素量を、絶縁性バリア層２９０７よりも少なくすることで、エッチストップ膜が無い場合でもエッチングの選択比を確保できるようになる。
次いで、図９Ｆに示すように、形成された配線溝に第２のＣｕ膜を埋め込み、バリアメタル膜２９０８に覆われたＣｕ配線２９０９を形成する。この時、バリアメタル膜２９０８はＰＶＤ−Ｔａ／ＴａＮの積層膜を用いた。
Ｃｕの埋め込み方法は、ＰＶＤ法によりＡｌを０．１〜１．０ｗｔ％含むＣｕシード層を形成し、電界メッキ法によってＣｕを全面に埋め込み、Ｃｕ−ＣＭＰによって余剰のＣｕとバリアメタルを除去して配線を形成した。
このようにして、配線性能を劣化させることなく、配線間の絶縁信頼性を向上し、かつ高歩留まりで製品を製造できるようになる。
（第６の実施形態）
次に、本発明の第６の実施形態の配線構造について説明する。本実施の形態は、ベンゾシクロブテンＢＣＢによる多孔質膜保護の効果を確認するものである。
前述の第１乃至第５の実施の形態に記載の、金属配線と層間絶縁膜との間に挿入する絶縁バリア層をプラズマ重合法で成膜したベンゾシクロブテン（ＢＣＢ）膜とした場合について、積層膜での実験結果を説明する。
図１０Ａに、シリコン基板上にＣＶＤ法で形成した多孔質ＳｉＯＣＨ膜のみを成膜した構造を示す。図１０Ｂに、多孔質ＳｉＯＣＨ膜上にＭＯＣＶＤ法にてＣｕを成膜した構造を示す。図１０Ｃに、ＭＯＣＶＤ−Ｃｕと多孔質ＳｉＯＣＨ膜との間に膜厚７ｎｍのプラズマ重合により形成したＢＣＢ膜を挿入した構造を示す。
ＭＯＣＶＤ−Ｃｕの原料にはＣｕｐｒａｓｅｌｅｃｔ ｂｒｅｎｄＴＭ、キャリアガスには水素を用いて、基板温度２００℃、圧力１００Ｐａにて３００ｎｍのＣｕ膜を成膜した。いずれのサンプルもより多孔質ＳｉＯＣＨ膜に対して厳しい評価にするため、サンプル形成後に窒素雰囲気中にて温度３５０℃で３０分間の熱処理を行った。
図１０Ａ乃至図１０Ｃに示す前述のサンプルのリーク電流を測定した結果を図１１に示す。図１０Ａに示す構造では十分に低い膜リークレベルが得られているのに対して、多孔質ＳｉＯＣＨ膜上に直接ＭＯＣＶＤ−Ｃｕを成膜した図１０Ｂに示す構造では顕著にリークレベルが上昇し、多孔質ＳｉＯＣＨ膜の絶縁特性が劣化した。多孔質ＳｉＯＣＨ膜とＭＯＣＶＤ−Ｃｕとの間に絶縁性バリア層であるＢＣＢ膜を挿入した図１０Ｃに示す構造では、リークレベルが上昇することなく図１０Ａに示す構造と一致する十分に低い膜リーク電流が得られた。
また、サンプルの断面を透過型電子顕微鏡（ＴＥＭ）にて行ったところ、図１０Ｂに示す構造では多孔質ＳｉＯＣＨ膜とＭＯＣＶＤ−Ｃｕ膜との界面が不明瞭であるのに対して、図１０Ｃに示す構造では７ｎｍ膜厚のＢＣＢ膜が確認され、多孔質ＳｉＯＣＨ膜層とＭＯＣＶＤ−Ｃｕ層とが明瞭に分離されていることを確認した。
このことから、ＢＣＢ膜がＭＯＣＶＤ−Ｃｕ原料の多孔質ＳｉＯＣＨ膜内部への侵入、およびＣｕメタルの多孔質ＳｉＯＣＨ膜への拡散を防止していることが明らかであり、多孔質膜の表面を保護する絶縁バリア層として必要かつ十分であることがわかった。
したがって、前述の実施の形態には、ＰＶＤ−Ｔａ／ＴａＮバリアメタル膜などの例を示しているが、このバリアメタルをＣＶＤ法によるＷＮ膜、ＭＯＣＶＤ法によるＴａＮ膜に変えても、多孔質ＳｉＯＣＨ膜へバリアメタルの拡散がないことは、ＭＯ−ＣＶＤ法によるＣｕ膜のガス拡散がなかったことにより同様に明らかであり、さらに微細化が進んだ場合は、バリアメタルの被覆性がよいことにより埋設がすぐれ、好ましい。
また、製造物からもその部分は確認できる。ＷＮ膜は、その部分のＴＥＭに加えＥＤＸなどの元素分析によりＷ、Ｎ が特定でき、ＭＯＣＶＤのＴａＮの場合は、元素分析により、Ｔａ、ＮのほかＣが検出される。
（比較例１）
前述の本発明の実施の形態に対する比較例１につき以下図面を参照して説明する。
図１２Ａに示すように、半導体素子が形成された基板上（図示略）のＳｉＣ膜１１０１上に、多孔質ＳｉＯＣＨ膜１１０２、バリアメタル膜１１０４、第１のＣｕ配線１１０３、からなる下層Ｃｕ配線構造を形成した。さらに、ＳｉＣＮからなるキャップ膜１１０５、多孔質ＳｉＯＣＨ膜１１０６、エッチストップ膜１１０７、多孔質ＳｉＯＣＨ膜１１０８を積層して形成した。
次いで、図１２Ｂに示すように、フォトリソグラフィープロセスを用いて微細パタンを形成し、反応性イオンエッチングとアッシングプロセスを用いて、ダマシン配線溝１１０９を形成した。
次いで、図１２Ｃに示すように、ＣＶＤ法を用いて全面にＴａＮからなるバリアメタル膜１０１０を形成した。この時、ＴａＮ層は気体原料を用いて成膜したため、容易に多孔質膜内部に進入し、多孔質膜内部にバリアメタル層を形成してしまう。その上にＰＶＤ法によりＣｕシード層を形成し、次いで電界メッキ法によりＣｕ膜１１１１を堆積した。
次いで、図１２Ｄに示すように、余剰なバリアメタルおよびＣｕをＣＭＰによって除去することで、多層配線構造を形成した。このようにして形成した多層配線の性能を計測したところ、バリアメタルの多孔質膜内部への進入に起因してリーク電流が認められた。
（比較例２）
前述の本発明の実施の形態に対する比較例２につき以下図面を参照して説明する。
ここでは本発明との比較例として、第１の絶縁膜からなるキャップ膜と、第２の絶縁膜からなるハードマスク膜とが、同一の材料でない多層配線構造との比較を示す。配線の形成工程は図８Ａ乃至図８Ｆに示した第４の実施の形態に従った。
第２の絶縁膜をＳｉＣＮ膜とした場合に、第１の絶縁膜をＳｉＣ膜、またはＳｉＮ膜、またはＳｉＣＮ膜として配線間の絶縁特性の比較を行った。
これらの各配線構造の初期絶縁耐圧を比較した結果を図１３に示す。ＳｉＣＮ膜を用いた場合には４ＭＶ／ｃｍと高いが、ＳｉＣ膜およびＳｉＮ膜を用いた場合には２ＭＶ／ｃｍと低いことがわかる。
図１４に、配線間のＴＤＤＢ（ｔｉｍｅ ｄｅｐｅｎｄｅｎｔ ｄｉｅｌｅｃｔｒｉｃ ｂｒｅａｋｄｏｗｎ）試験結果を示す。１５０℃で、１．５ＭＶ／ｃｍのストレスをＳ＝１４０ｎｍの配線間に５００時間印加したところ、ＳｉＣ膜およびＳｉＮ膜を用いた場合には故障が発生したのに対して、ＳｉＣＮ膜を用いた場合には故障は発生しなかった。従って、第１の絶縁膜からなるキャップ膜と、第２の絶縁膜からなるハードマスク膜とが、同一であることの優位性を確認することができた。
以上説明したように、本発明によれば、このような絶縁性バリア層を導入することで、多孔質絶縁膜を層間絶縁膜の一部に用いた場合に、絶縁信頼性を向上させることができる。したがって、多層配線間に多孔質絶縁膜を導入することで配線容量を低く保ちつつ、配線間の絶縁体耐性を高く保ち、信頼性の高い多層配線を形成できるため、高集積回路となる半導体装置とその製造方法を提供することが可能である。
本発明において、有機物を含む絶縁性バリア層とは、絶縁性を示し且つ有機物を主とした物質で構成されるバリア層を意味し、例えば、金属等の導電性を示す物質をベースにしたバリア層とは大きく異なるものであることは、前述の説明から明らかである。
産業上の利用の可能性
本発明は、シリコン酸化膜よりも低誘電率な膜を層間絶縁膜に用いた溝配線構造で構成される多層配線の配線構造とその製造方法に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。
幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。
Claims (23)
- 半導体素子が形成された基板上の絶縁膜に形成された配線溝およびビアホールに金属を充填して形成された少なくとも１つの金属配線および少なくとも１つの金属接続プラグを有する単位配線構造が複数積層される多層配線の配線構造において、
少なくとも１つの前記単位配線構造において、前記金属配線および前記金属接続プラグの少なくとも１方と層間絶縁膜との間に、有機物を含む絶縁性バリア層が挿入されて、前記金属配線および前記金属接続プラグの少なくとも１方の側面の少なくとも一部が前記絶縁性バリア層で覆われている配線構造。 - 前記絶縁性バリア層は、更にシリコン原子を含む請求項１に記載の配線構造。
- 前記金属は銅であり、前記金属配線は銅配線であり、前記金属接続プラグは銅接続プラグである請求項１又は２に記載の配線構造。
- 前記銅配線及び前記銅接続プラグの少なくとも１方の上に、第１の絶縁膜と多孔質絶縁膜と第２の絶縁膜が順次積層された層間絶縁膜が形成され、前記第１の絶縁膜と前記多孔質絶縁膜と前記第２の絶縁膜を貫通して形成される配線溝及びビアホールの少なくとも１方の側面の少なくとも一部が、前記有機物を含む前記絶縁性バリア層で覆われており、かつ前記有機物の炭素含有量が前記第１の絶縁膜および前記第２の絶縁膜よりも多い請求項３に記載の配線構造。
- 前記銅配線上に、第１の絶縁膜と第３の絶縁膜と第４の絶縁膜と多孔質絶縁膜と第２の絶縁膜が順次積層された層間絶縁膜が形成され、少なくとも前記第２の絶縁膜と前記多孔質絶縁膜とを貫通して形成される配線溝の側面、および前記第４の絶縁膜とビア層間絶縁膜と前記第１の絶縁膜とを貫通して形成されるビアホールの側面が、前記有機物を含む前記絶縁性バリア層で覆われており、かつ前記有機物の炭素含有量が前記第１の絶縁膜および前記第２の絶縁膜および前記第４の絶縁膜よりも多い請求項３に記載の配線構造。
- 前記多孔質絶縁膜が比誘電率３．０以下の多孔質膜である請求項４又は５に記載の配線構造。
- 前記絶縁性バリア層は、更にシリコン原子を含む請求項４乃至６のいずれかに記載の配線構造。
- 前記有機物を含む絶縁性バリア層が、前記第１の絶縁膜、および前記第２の絶縁膜、および前記第４の絶縁膜よりも少ない範囲内でシリコン原子を含有する請求項５に記載の多層配線構造。
- 前記第３の絶縁膜と前記第４の絶縁膜とが同一の材料からなる請求項５又は８に記載の配線構造。
- 前記有機物を含む絶縁バリア層が、Ｓｉ−Ｏ結合を含む有機物である請求項１乃至９のいずれかに記載の配線構造。
- 前記有機物を含む絶縁バリア層が、１ａｔｍ％〜１０ａｔｍ％の範囲内でシリコンを含む有機物である請求項１乃至１０のいずれかに記載の配線構造。
- 前記有機物を含む絶縁性バリア層が、ジビニルシロキサンベンゾシクロブテン膜である請求項１乃至１１のいずれかに記載の配線構造。
- 前記有機物を含む絶縁性バリア層がジビニルシロキサンベンゾシクロブテン膜であり、前記第１の絶縁膜がＳｉＣＮ膜であり、前記第２の絶縁膜がＳｉＯ２膜であり、前記多孔質絶縁膜が多孔質ＳｉＯＣＨ膜である請求項４に記載の配線構造。
- 前記有機物を含む絶縁性バリア層がジビニルシロキサンベンゾシクロブテン膜であり、前記第１の絶縁膜がＳｉＣＮ膜であり、前記第２の絶縁膜がＳｉＯ２膜であり、前記多孔質絶縁膜が多孔質ＳｉＯＣＨ膜であり、前記第３の絶縁膜が多孔質ＳｉＯＣＨ膜であり、前記第４の絶縁膜がＳｉＯ２膜である請求項５に記載の配線構造。
- 前記有機物を含む絶縁性バリア層がジビニルシロキサンベンゾシクロブテン膜であり、前記第１の絶縁膜がＳｉＣＮ膜であり、前記第２の絶縁膜がＳｉＯ２膜であり、前記多孔質絶縁膜が多孔質ＳｉＯＣＨ膜であり、前記第３の絶縁膜が非多孔質ＳｉＯＣＨ膜であり、前記第４の絶縁膜がＳｉＯ２膜である請求項５に記載の配線構造。
- 前記有機物を含む絶縁性バリア層が、炭素、シリコン、有機物からなる請求項１乃至１５のいずれかに記載の配線構造。
- 前記第１の絶縁膜と前記第２の絶縁膜とが、いずれも同一材料である請求項４又は５に記載の配線構造。
- 前記第１の絶縁膜と第２の絶縁膜とが、いずれも同一材料であり、かつＳｉＣＮ、ＳｉＣ、ＳｉＣＮＨ、ＳｉＣＨ、ＳｉＯＣＨ、のいずれか一つからなる請求項４は又５に記載の配線構造。
- 半導体基板上の絶縁膜に形成される多層配線の配線構造において、多孔質絶縁膜と、前記多孔質絶縁膜上に設けられた第２の絶縁膜とを貫通して形成されたＣｕを主成分とする金属配線と、前記第２の絶縁膜上に形成された第１の絶縁膜と、からなる配線構造において、
前記第１の絶縁膜と前記第２の絶縁膜とが同一の材料から形成される配線構造。 - 前記第１の絶縁膜と前記第２の絶縁膜とを構成する前記同一材料は、シリコン炭化物を主成分とする材料およびシリコン窒化物を主成分とする材料およびシリコン炭窒化物を主成分とする材料のいずれか一つからなる請求項１９に記載の配線構造。
- 半導体素子が形成された基板上の絶縁膜に形成される配線溝およびビアホールに銅を主成分とする金属配線を充填して形成された配線および接続プラグを有する単位配線構造が複数積層される多層配線の製造方法において、
銅配線あるいは銅接続プラグ上に直接接する第１の絶縁膜と、前記第１の絶縁膜上に設けられた多孔質絶縁膜を形成する工程と、および前記多孔質絶縁膜上に設けられた第２の絶縁膜とを形成する工程と、
前記第２の絶縁膜、および多孔質絶縁膜に配線溝もしくはビアホールを形成する工程と、
前記配線溝もしくはビアホールにより区画された配線構造の上面、側面、底面に有機物を含む絶縁性バリア層を形成する工程と、
前記有機物を含む絶縁性バリア層をエッチバックして前記配線構造の上面、および底面部の絶縁性バリア層を除去する工程と、
前記第１の絶縁膜を除去する工程と、
前記配線構造溝、もしくはビアホールに金属膜を埋設する工程とを含む多層配線の製造方法。 - 半導体素子が形成された基板上の絶縁膜に形成される配線溝およびビアホールに銅を主成分とする金属配線を充填して形成された配線および接続プラグを有する単位配線構造が複数積層される多層配線の製造方法において、
銅配線上に第１の絶縁膜と第３の絶縁膜と第４の絶縁膜と多孔質絶縁膜と第２の絶縁膜を順次積層して形成する工程と、
前記多孔質絶縁膜および第２の絶縁膜に配線溝を形成する工程と、
第３の絶縁膜と第４の絶縁膜にビアホールを形成する工程と、
前記配線溝およびビアホールにより区画された配線構造の上面、側面、底面に有機物を含む絶縁性バリア層を形成する工程と、
前記有機物を含む絶縁性バリア層をエッチバックして、前記配線構造の上面、および底面の絶縁性バリア層を除去する工程と、
前記配線構造におけるビアホールの底面の第１の絶縁膜を除去する工程と、
前記配線溝、およびビアホールに金属膜を埋設する工程と、を含む多層配線の製造方法。 - 前記有機物を含む絶縁性バリア層が、プラズマ重合法によって形成される請求項２１又は２２に記載の多層配線の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005506581A JP4819501B2 (ja) | 2003-05-29 | 2004-05-28 | 配線構造およびその製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003152743 | 2003-05-29 | ||
| JP2003152743 | 2003-05-29 | ||
| JP2005506581A JP4819501B2 (ja) | 2003-05-29 | 2004-05-28 | 配線構造およびその製造方法 |
| PCT/JP2004/007791 WO2004107434A1 (ja) | 2003-05-29 | 2004-05-28 | 配線構造およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004107434A1 true JPWO2004107434A1 (ja) | 2006-07-20 |
| JP4819501B2 JP4819501B2 (ja) | 2011-11-24 |
Family
ID=33487268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005506581A Expired - Fee Related JP4819501B2 (ja) | 2003-05-29 | 2004-05-28 | 配線構造およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7701060B2 (ja) |
| JP (1) | JP4819501B2 (ja) |
| CN (2) | CN101217136B (ja) |
| WO (1) | WO2004107434A1 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4917249B2 (ja) * | 2004-02-03 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4965830B2 (ja) * | 2005-08-12 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7470612B2 (en) * | 2005-09-13 | 2008-12-30 | Samsung Electronics Co, Ltd. | Method of forming metal wiring layer of semiconductor device |
| JPWO2007078011A1 (ja) * | 2006-01-06 | 2009-06-11 | 日本電気株式会社 | 多層配線の製造方法と多層配線構造 |
| JP2007234719A (ja) * | 2006-02-28 | 2007-09-13 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US8138082B2 (en) | 2006-02-28 | 2012-03-20 | Stmicroelectronics (Crolles 2) Sas | Method for forming metal interconnects in a dielectric material |
| JP4741965B2 (ja) | 2006-03-23 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8399349B2 (en) * | 2006-04-18 | 2013-03-19 | Air Products And Chemicals, Inc. | Materials and methods of forming controlled void |
| JP2008010630A (ja) * | 2006-06-29 | 2008-01-17 | Sharp Corp | 半導体装置およびその製造方法 |
| US8946873B2 (en) * | 2007-08-28 | 2015-02-03 | Micron Technology, Inc. | Redistribution structures for microfeature workpieces |
| US8202798B2 (en) * | 2007-09-20 | 2012-06-19 | Freescale Semiconductor, Inc. | Improvements for reducing electromigration effect in an integrated circuit |
| DE102007046846A1 (de) * | 2007-09-29 | 2009-04-09 | Advanced Micro Devices, Inc., Sunnyvale | Seitenwandschutzschicht |
| JP5248170B2 (ja) * | 2008-04-03 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8236684B2 (en) * | 2008-06-27 | 2012-08-07 | Applied Materials, Inc. | Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer |
| US8138036B2 (en) | 2008-08-08 | 2012-03-20 | International Business Machines Corporation | Through silicon via and method of fabricating same |
| JP5331443B2 (ja) | 2008-10-29 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP5502339B2 (ja) * | 2009-02-17 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5418887B2 (ja) * | 2009-05-27 | 2014-02-19 | 住友電気工業株式会社 | 半導体レーザ素子の製造方法及び半導体レーザ素子 |
| US20100314765A1 (en) * | 2009-06-16 | 2010-12-16 | Liang Wen-Ping | Interconnection structure of semiconductor integrated circuit and method for making the same |
| US8610283B2 (en) * | 2009-10-05 | 2013-12-17 | International Business Machines Corporation | Semiconductor device having a copper plug |
| US8536064B2 (en) * | 2010-02-08 | 2013-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
| US8377823B2 (en) * | 2010-02-17 | 2013-02-19 | Renesas Electronics Corporation | Semiconductor device including porous layer covered by poreseal layer |
| JP5613033B2 (ja) | 2010-05-19 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| TWI413468B (zh) * | 2010-12-29 | 2013-10-21 | Unimicron Technology Corp | 製造內嵌式細線路之方法 |
| JP5689392B2 (ja) | 2011-09-02 | 2015-03-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8779600B2 (en) | 2012-01-05 | 2014-07-15 | International Business Machines Corporation | Interlevel dielectric stack for interconnect structures |
| US9190323B2 (en) * | 2012-01-19 | 2015-11-17 | GlobalFoundries, Inc. | Semiconductor devices with copper interconnects and methods for fabricating same |
| US8871639B2 (en) * | 2013-01-04 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
| US9502365B2 (en) * | 2013-12-31 | 2016-11-22 | Texas Instruments Incorporated | Opening in a multilayer polymeric dielectric layer without delamination |
| FR3042067A1 (fr) * | 2015-10-01 | 2017-04-07 | Stmicroelectronics Rousset | Protection contre le claquage premature de dielectriques poreux interlignes au sein d'un circuit integre |
| KR102160278B1 (ko) * | 2016-09-23 | 2020-09-25 | 한국항공대학교산학협력단 | 박막 트랜지스터 및 그 제조 방법 |
| KR102616489B1 (ko) | 2016-10-11 | 2023-12-20 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| KR20180068595A (ko) * | 2016-12-14 | 2018-06-22 | 삼성전자주식회사 | 반도체 장치 |
| KR102371892B1 (ko) * | 2017-05-25 | 2022-03-08 | 삼성전자주식회사 | 확대된 콘택홀과 랜딩 패드를 갖는 반도체 소자 형성 방법 및 관련된 소자 |
| JP6877290B2 (ja) * | 2017-08-03 | 2021-05-26 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| US10741441B2 (en) * | 2018-09-28 | 2020-08-11 | International Business Machines Corporation | Collar formation for chamfer-less and chamfered vias |
| US10658233B2 (en) * | 2018-10-17 | 2020-05-19 | International Business Machines Corporation | Dielectric damage-free dual damascene Cu interconnects without barrier at via bottom |
| JP6622940B1 (ja) * | 2019-07-02 | 2019-12-18 | 株式会社日立パワーソリューションズ | 両面実装基板、両面実装基板の製造方法、および半導体レーザ |
| US11929329B2 (en) * | 2020-05-28 | 2024-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Damascene process using cap layer |
| US11728158B2 (en) * | 2020-09-04 | 2023-08-15 | Sj Semiconductor (Jiangyin) Corporation | Semiconductor structure and method for preparing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000183166A (ja) * | 1998-12-18 | 2000-06-30 | Nec Corp | 半導体装置の製造方法 |
| WO2001054190A1 (en) * | 2000-01-19 | 2001-07-26 | Advanced Micro Devices, Inc. | Dielectric formation to seal porosity of etched low dielectric constant materials |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3323055B2 (ja) | 1996-04-03 | 2002-09-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2000174019A (ja) | 1998-12-01 | 2000-06-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000294634A (ja) * | 1999-04-07 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
| JP3562628B2 (ja) | 1999-06-24 | 2004-09-08 | 日本電気株式会社 | 拡散バリア膜、多層配線構造、およびそれらの製造方法 |
| JP3578722B2 (ja) | 2000-03-17 | 2004-10-20 | 松下電器産業株式会社 | 層間絶縁膜、その形成方法及び配線の形成方法 |
| US6482733B2 (en) * | 2000-05-15 | 2002-11-19 | Asm Microchemistry Oy | Protective layers prior to alternating layer deposition |
| JP2002011869A (ja) | 2000-06-28 | 2002-01-15 | Seiko Epson Corp | インクジェット式プリンタ及びインクジェット式プリント方法 |
| US6358842B1 (en) * | 2000-08-07 | 2002-03-19 | Chartered Semiconductor Manufacturing Ltd. | Method to form damascene interconnects with sidewall passivation to protect organic dielectrics |
| JP2002064140A (ja) | 2000-08-22 | 2002-02-28 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002083870A (ja) * | 2000-09-11 | 2002-03-22 | Tokyo Electron Ltd | 半導体装置及びその製造方法 |
| FR2819635B1 (fr) | 2001-01-18 | 2004-01-23 | St Microelectronics Sa | Procede de fabrication de reseaux d'interconnexions |
| JP2002252222A (ja) * | 2001-02-22 | 2002-09-06 | Nec Corp | 半導体装置の製造方法、及び半導体装置 |
| KR100366639B1 (ko) * | 2001-03-23 | 2003-01-06 | 삼성전자 주식회사 | 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법 |
| US7132363B2 (en) * | 2001-03-27 | 2006-11-07 | Advanced Micro Devices, Inc. | Stabilizing fluorine etching of low-k materials |
| KR100531419B1 (ko) * | 2001-06-12 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조방법 |
| JP4997670B2 (ja) * | 2001-06-29 | 2012-08-08 | 日本電気株式会社 | 共重合高分子膜の作製方法、前記形成方法で作製される共重合高分子膜、共重合高分子膜を利用する半導体装置 |
| JP2004535065A (ja) * | 2001-07-02 | 2004-11-18 | ダウ・コーニング・コーポレイション | 多孔質材料上のＳｉＣ：Ｈ蒸着によって改良された金属バリア挙動 |
| JP2003068850A (ja) | 2001-08-29 | 2003-03-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| US6693356B2 (en) | 2002-03-27 | 2004-02-17 | Texas Instruments Incorporated | Copper transition layer for improving copper interconnection reliability |
| US6723635B1 (en) * | 2002-04-04 | 2004-04-20 | Advanced Micro Devices, Inc. | Protection low-k ILD during damascene processing with thin liner |
| JP3906985B2 (ja) | 2002-05-24 | 2007-04-18 | 三井化学株式会社 | 金属拡散バリア膜、金属拡散バリア膜の形成方法および半導体装置 |
| JP3967196B2 (ja) | 2002-05-30 | 2007-08-29 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6787452B2 (en) * | 2002-11-08 | 2004-09-07 | Chartered Semiconductor Manufacturing Ltd. | Use of amorphous carbon as a removable ARC material for dual damascene fabrication |
| JP4081751B2 (ja) * | 2002-12-11 | 2008-04-30 | ソニー株式会社 | 配線構造の製造方法 |
| JP2004200203A (ja) | 2002-12-16 | 2004-07-15 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| US20040222527A1 (en) * | 2003-05-06 | 2004-11-11 | Dostalik William W. | Dual damascene pattern liner |
-
2004
- 2004-05-28 JP JP2005506581A patent/JP4819501B2/ja not_active Expired - Fee Related
- 2004-05-28 CN CN2008100019178A patent/CN101217136B/zh not_active Expired - Fee Related
- 2004-05-28 WO PCT/JP2004/007791 patent/WO2004107434A1/ja active Application Filing
- 2004-05-28 US US10/558,367 patent/US7701060B2/en not_active Expired - Fee Related
- 2004-05-28 CN CN2004800212527A patent/CN100407400C/zh not_active Expired - Fee Related
-
2010
- 2010-03-01 US US12/715,088 patent/US8592303B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000183166A (ja) * | 1998-12-18 | 2000-06-30 | Nec Corp | 半導体装置の製造方法 |
| WO2001054190A1 (en) * | 2000-01-19 | 2001-07-26 | Advanced Micro Devices, Inc. | Dielectric formation to seal porosity of etched low dielectric constant materials |
Non-Patent Citations (1)
| Title |
|---|
| JPN6010038449, Ｍ． Ｔａｄａ， Ｈ． Ｏｈｔａｋｅ， Ｙ． Ｈａｒａｄａ， Ｍ． Ｈｉｒｏｉ， Ｓ． Ｓａｉｔｏ， Ｔ． Ｏｎｏｄｅｒａ， Ｎ． Ｆｕｒｕｔａｋｅ， Ｊ． Ｋａｗａｈａｒａ， Ｍ． Ｔａｇａｍｉ，, "Ｂａｒｒｉｅｒ−ｍｅｔａｌ−ｆｒｅｅ （ＢＭＦ）， Ｃｕ ｄｕａｌ−ｄａｍａｓｃｅｎｅ ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｗｉｔｈ Ｃｕ−ｅｐｉ−ｃｏｎｔａｃｔｓ ｂｕｒｉｅｄ ｉｎ ａｎｔｉ−ｄｉｆｆｕｓ", ２００１ ＳＹＭＰＯＳＩＵＭ ＯＮ ＶＬＳＩ ＴＥＣＨＮＯＬＯＧＹ ＤＩＧＥＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ ２００１, 2001, ｐｐ．１３−１４ * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101217136A (zh) | 2008-07-09 |
| US20100151675A1 (en) | 2010-06-17 |
| JP4819501B2 (ja) | 2011-11-24 |
| US8592303B2 (en) | 2013-11-26 |
| CN1826687A (zh) | 2006-08-30 |
| US7701060B2 (en) | 2010-04-20 |
| CN100407400C (zh) | 2008-07-30 |
| CN101217136B (zh) | 2011-03-02 |
| US20070013069A1 (en) | 2007-01-18 |
| WO2004107434A1 (ja) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4819501B2 (ja) | 配線構造およびその製造方法 | |
| US7524755B2 (en) | Entire encapsulation of Cu interconnects using self-aligned CuSiN film | |
| JP5012022B2 (ja) | 半導体装置及びその製造方法 | |
| JP5380838B2 (ja) | 半導体装置の製造方法 | |
| US20100051578A1 (en) | Method for fabricating an integrated circuit | |
| US9704740B2 (en) | Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese | |
| TW201007883A (en) | Method of sealing an air gap in a layer of a semiconductor structure and semiconductor structure | |
| US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
| JP2006019480A (ja) | 半導体装置の製造方法 | |
| US7138717B2 (en) | HDP-based ILD capping layer | |
| WO2007091574A1 (ja) | 多層配線構造および多層配線の製造方法 | |
| JP4938222B2 (ja) | 半導体装置 | |
| JP2004235548A (ja) | 半導体装置およびその製造方法 | |
| JP2008060243A (ja) | 半導体装置およびその製造方法 | |
| JP5613272B2 (ja) | 半導体装置 | |
| JP2010177538A (ja) | 半導体装置の製造方法 | |
| JP5358950B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4692319B2 (ja) | 半導体装置の製造方法 | |
| JP2006196642A (ja) | 半導体装置およびその製造方法 | |
| JP2012009617A (ja) | 半導体装置の製造方法、配線用銅合金、及び半導体装置 | |
| JP2010003906A (ja) | 半導体装置及びその製造方法 | |
| JP2007194566A (ja) | 半導体装置およびその製造方法 | |
| JP2006005010A (ja) | 半導体装置及びその製造方法 | |
| KR20000027278A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2002118169A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110812 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |