TWI413468B - 製造內嵌式細線路之方法 - Google Patents
製造內嵌式細線路之方法 Download PDFInfo
- Publication number
- TWI413468B TWI413468B TW099146584A TW99146584A TWI413468B TW I413468 B TWI413468 B TW I413468B TW 099146584 A TW099146584 A TW 099146584A TW 99146584 A TW99146584 A TW 99146584A TW I413468 B TWI413468 B TW I413468B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- line
- temporary protective
- protective layer
- trench
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Description
本發明係關於一種製造內嵌式細線路之方法。特定言之,本發明係關於一種使用暫時性保護層以製造內嵌式細線路之方法。此等暫時性保護層,不但對於酸鹼處理以及有機溶劑具有良好之耐受性,同時又不妨礙晶種層的形成,而具有生產、製造與電路結構上之優勢。
電路板是電子裝置中一種重要的元件。電路板的功能是用來界定在一固體表面上的預定圖案。在電子裝置不斷追求尺寸縮小的趨勢下,電路板上導線的線寬與導線之間的距離於是變的越來越小。為了追求更薄的成品厚度、因應細線路的需求、突破蝕刻與信賴性的缺點,嵌入式結構已經逐漸興起。由於嵌入式結構係將線路圖案全部埋入基材中,因此有助於減少封裝成品的厚度。
隨著電子產品朝輕薄短小發展,在各種不同的應用場合中,例如,無線通訊領域、攜帶型電子產品、汽車儀表板等等,電路板往往被置放於有限的產品內部空間中,或者是另透過排線及模組化的接頭,將電子產品的電子元件外接至電路板,例如汽車儀表板或者設有電子功能的方向盤。
就目前的技術而言,有兩種符合需求的方法以形成此等電路板。第一種稱為轉印法,是將圖案化線路轉印至一介電層上。另外一種方法則是使用雷射方式將基材圖案化,來定義一鑲嵌形式的結構,再使用一導電材料來填滿在基材上所形成的凹穴,以完成一埋入式結構。
就當前的技術方案而言,其製作方式是線路的直接設計。例如前述使用雷射將基材圖案化,來定義一鑲嵌形式的結構,再使用一導電材料來填滿形成在基材上的凹穴,以完成一嵌入式結構。為了滿足細線路開發的需求,第1-5圖例示一種形成製造內嵌式細線路之習知方法。如第1圖所示,首先,提供基材101。基材101包含一介電層110、一內層板111與一內連接線路112。內連接線路112位於內層板111之上,而介電層110則同時覆蓋內層板111與內連接線路112。另外,介電層110中還包含與內連接線路112電連接之盲孔柱113。
其次,如第2圖所示,使用一遮罩層114以完全覆蓋介電層110與盲孔柱113。遮罩層114必須要有多種特殊之性質,才能使得後續之製程步驟順利進行。遮罩層114之多種特殊性質,將在以下段落中一一描述。
再來,如第3圖所示,使用雷射來圖案化遮罩層114。雷射可以用來界定所需線路之位置與圖案。例如,雷射圖案化遮罩層114後,會形成寬窄不一之溝槽115。其中部分之溝槽115會暴露盲孔柱113。
然後,如第4圖所示,進行一前處理步驟。由於雷射圖案化遮罩層114後可能還留有殘渣116,而且會妨礙後續形成的電性連接品質,因此還需要進行一前處理步驟,以移除雷射圖案化遮罩層114後可能留下的殘渣,以有利於後續形成的電性連接。前處理步驟時可能會使用到有機溶劑或是氧化劑,因此遮罩層114必須要能抵抗有機溶劑或是氧化劑的侵蝕。另外,前處理步驟時也可能會使用到酸或是鹼,所以遮罩層114還要能抵抗酸或是鹼的侵蝕。
然後,如第5圖所示,進行晶種層117的形成步驟。晶種層117可以誘導並協助日後在溝槽115中形成所需的銅線路(圖未示)。由於銅線路必須而且只能形成在溝槽115中,所以晶種層117也只能選擇性、專一地形成在溝槽115中,而不覆蓋遮罩層114。藉由遮罩層114與介電層110材料間性質的差異,於是希望能夠將晶種層117選擇性又專一地形成在暴露出來的介電層110上,但是又不會形成在遮罩層114上。
經由以上之敘述可知,遮罩層114不但要能抵抗有機溶劑或是氧化劑的侵蝕,還要能抵抗酸或是鹼的侵蝕,同時又要能排斥晶種層117的形成現象,使得晶種層117可以選擇性又專一地只形成在暴露出來的介電層110上。如此多的材料性質要求,大大地增加了遮罩層114的開發難度。
還有,為了避免遮罩層114在前處理步驟中因為藥劑的攻擊而脫落,因此需要使用攻擊性較低的藥劑。但是,如果藥劑的攻擊性較低,同時也意味著遮罩層114還留有殘渣的可能性會增加,於是大大地減損了產品的信賴度。線路層的不良品質危及埋入式結構、電路板、與其所製得之電子裝置的可靠度,這絕對不是本領域之技藝人士們所希望看到的結果。
因此,仍然需要一種製造內嵌式細線路之方法,以提供一種具有良好可靠度的電路板產品。
本發明即在於提出一種製造內嵌式細線路之方法,以提供一種具有良好可靠度的電路板產品。在本發明方法中,使用一種暫時性的保護層以製造內嵌式細線路。此等暫時性保護層,不但對於酸鹼處理以及有機溶劑具有良好之耐受性,同時還無需牽就晶種層的形成,而具有生產、製造與電路結構上之優勢。
本發明於是提出一種製造內嵌式細線路之方法。首先,提供包含介電層之基材。其次,以一暫時性保護層全面覆蓋介電層。接著,圖案化暫時性保護層,並同步於介電層中形成一溝槽。再來,形成一晶種層,以全面覆蓋暫時性保護層與溝槽。然後,移除暫時性保護層,同時移除覆蓋暫時性保護層之晶種層,但留下溝槽中之晶種層。繼續,於溝槽中填入一金屬層,以形成嵌入介電層中之內嵌式細線路。
在本發明一實施態樣中,基材包含內層板、內線路以及介電層。內線路位於內層板上,介電層則同時覆蓋內層板與內線路。在本發明另一實施態樣中,由於暫時性保護層不是光阻材料,所以暫時性保護層不含光敏性之材料。在本發明又一實施態樣中,可以使用化學方法或是物理方法其中之至少一者,以移除暫時性保護層。在本發明又再一實施態樣中,在移除暫時性保護層時,實質上不影響溝槽中之晶種層。在本發明一其它實施態樣中,內嵌式細線路具有小於30μm之線寬。在本發明另一其它實施態樣中,內嵌式細線路具有小於30μm之間距。
本發明方法可以提供一種製造內嵌式細線路之方法,以生產一種具有良好可靠度的電路板產品。在本發明方法中,使用一種暫時性的保護層以製造內嵌式細線路。此等暫時性保護層,不但不含光敏性之物質,還對於酸鹼處理以及有機溶劑具有良好之耐受性,同時其材料特性亦無需牽就晶種層的形成,而具有生產、製造與電路結構上之優勢。
第6-12圖例示本發明製造內嵌式細線路之方法。如第6圖所示,首先,提供基材101。基材101至少包含一介電層110。請參考第1圖,在本發明另一實施例中,基材101還可以包含一介電層110、一內層板111與一內連接線路112。介電層110與內層板111分別可以是一種絕緣材料。內連接線路112則位於內層板111之上,通常包含金屬,例如銅。而介電層110則同時覆蓋內層板111與內連接線路112。另外,視情況需要,介電層110中還可以包含與內連接線路112電連接之盲孔柱113,如第1圖所示。
其次,如第7圖所示,使用一暫時性保護層118以完全覆蓋介電層110與盲孔柱113。暫時性保護層118係一種一熱聚合性材料,而且為一種低聚合之高分子材料。暫時性保護層118在熟化前可以含有多種聚合單體,並使用烘烤步驟促使其低度聚合。在聚合後,暫時性保護層118會含有多種高分子基團,例如經(人工)橡膠改質之環氧基團(epoxy)、丙烯酸基團、醯亞胺基團與醯胺基團...等等,還可以含有視情況需要之助劑、消泡劑與流平劑(wetting agent)...等等。所以在聚合後,暫時性保護層118是一種低聚合之共聚物。例如,暫時性保護層118會經過70℃-120℃,30分鐘以內之烘烤步驟而熟化(curing),使得暫時性保護層118具有0.5μm-30μm(微米)之厚度。請注意,暫時性保護層118的熟化步驟,並不涉及光起始之聚合反應。
接著,如第8圖所示,使用雷射來圖案化暫時性保護層118,雷射也會移除部份之介電層110,而同步於介電層110中形成溝槽115。可以使用紫外光雷射或是準分子雷射(excimer),來界定所需線路之位置與圖案。例如,雷射圖案化暫時性保護層118後,會形成寬窄不一之溝槽115。溝槽115本身具有適當之線寬或是間距。例如,溝槽115本身具有小於30μm之線寬,另外,溝槽115之間還可以具有小於30μm之間距。其中部分之溝槽115會暴露盲孔柱113。暫時性保護層118並不使用光影像轉移方式而加以圖案化,所以暫時性保護層118並不是一種光阻。
再來,如第9圖所示,進行一前處理步驟(desmear)。由於雷射在圖案化暫時性保護層118後可能還留有殘渣116,而且會妨礙後續形成的電性連接品質,因此會進行一前處理步驟,以移除雷射圖案化暫時性保護層118後可能留下的殘渣116,以有利於後續形成的電性連接。前處理步驟時可能會使用到電漿處理、有機溶劑,例如醇類、醚類、二甲亞碸(DMSO)或是氮、氮-二甲基甲醯胺(DMF)...等等,其可以膨潤圖案化之暫時性保護層118,或是氧化劑,例如硫酸/雙氧水與過錳酸根...等等,因此暫時性保護層118必須要能抵抗有機溶劑或是氧化劑的侵蝕。另外,前處理步驟時也可能會使用到酸,例如硫酸,或是弱鹼,所以暫時性保護層118還要能抵抗酸或是弱鹼的侵蝕。
然後,如第10圖所示,進行晶種層117的形成步驟。所形成的晶種層117可以誘導並協助日後在溝槽115中形成所需的銅線路(圖未示)。由於本發明暫時性保護層118材料特性的緣故,所以既允許晶種層117形成在溝槽115中,也允許晶種層117覆蓋溝槽115所露出的部份介電層110表面與暫時性保護層118。例如,將溝槽115所露出的部份介電層110表面浸泡在含有貴金屬,例如至少包含有鉑、鈀、金、銠之溶液中,使得所形成的晶種層117得以完全覆蓋溝槽115以及溝槽115所露出的部份介電層110表面。當然,所形成的晶種層117也可以只選擇性地覆蓋溝槽115以及溝槽115所露出的部份介電層110表面。
接下來,如第11圖所示,完全去除暫時性保護層118。由於有部份之晶種層117覆蓋暫時性保護層118,所以完全去除暫時性保護層118時,也會同時去除位於暫時性保護層118部份之晶種層117。例如,可以使用化學方法或是物理方法以移除暫時性保護層118。
化學方法可以是使用一鹼性溶液以移除暫時性保護層118。鹼性溶液可以是強無機鹼,例如氫氧化鈉。鹼性溶液可以具有大於11之pH值,較佳pH值介於11-13之間。物理方法可以負責或是輔助移除暫時性保護層118。例如,物理方法包含使用刷磨法、研磨法、電漿處理法、超音波。請注意,移除暫時性保護層118時,較佳時實質上還會不影響溝槽115中晶種層117之品質。
繼續,如第12圖所示,使用無電電鍍法,在溝槽115中形成足夠厚度之金屬層119,使得金屬層119形成嵌入介電層110中之內嵌式細線路120。請參考第13圖,嵌入介電層110中之金屬層119可以有多種實施方式。例如,金屬層119之頂部較介電層110之頂部為略低,或是,金屬層119之頂部與介電層110之頂部差不多等高,或是,金屬層119之頂部較介電層110之頂部為略高。
金屬層119通常為化學方法所製得之化學銅,而非電鍍方法所製得之電鍍銅。視情況需要,在使用無電電鍍法形成足夠厚度之金屬層119之前,還可以進行一預無電電鍍步驟,例如先形成厚度約為2微米(μm)以內之預鍍層,,以促進內嵌式細線路120的形成過程,再形成厚度約為5-30微米之化學銅層。在經過前述之步驟後,即可得到嵌入介電層110中之內嵌式細線路120。內嵌式細線路120包含化學方法所製得之金屬層119化學銅,位於溝槽115中與晶種層117之上。
較佳者,前處理步驟還會使得溝槽115所露出的部份,即介電層110表面,具有適當之粗糙度,例如粗糙度Ra為介於自0.5 μm至5.0 μm的範圍之間,其中定義此參數Ra之細節部份,請參考JIS B 0601-1982之規定。或是,前處理步驟會使得最後化學方法所製得之金屬層119,具有大於0.5公斤/公分之剝離應力(peel stress)。
本發明方法使用一種暫時性的保護層以製造內嵌式細線路。由於此等暫時性保護層,不但對於酸鹼處理以及有機溶劑具有良好之耐受性,同時還無需牽就晶種層的形成,而具有生產、製造與電路結構上之優勢。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
101...基材
110...介電層
111...內層板
112...內連接線路
113...盲孔柱
114...遮罩層
115...溝槽
116...殘渣
117...晶種層
118...暫時性保護層
119...金屬層
120...內嵌式細線路
第1-5圖例示一種形成製造內嵌式細線路之習知方法。
第6-13圖例示本發明製造內嵌式細線路之方法。
110...介電層
111...內層板
112...內連接線路
113...盲孔柱
115...溝槽
117...晶種層
118...暫時性保護層
Claims (16)
- 一種製造內嵌式細線路之方法,包含:提供一基材,包含一介電層;以一暫時性保護層全面覆蓋該介電層;圖案化該暫時性保護層,並同步於該介電層中形成一溝槽;形成一晶種層,以全面覆蓋該暫時性保護層與該溝槽;移除該暫時性保護層,同時移除覆蓋該暫時性保護層之該晶種層;以及於該溝槽中填入一金屬層,以形成嵌入該介電層中之該內嵌式細線路。
- 如請求項1製造內嵌式細線路之方法,其中該基材包含一內層板、位於該內層板上之一內連接線路以及覆蓋該內層板與該內連接線路之該介電層。
- 如請求項2製造內嵌式細線路之方法,其中更包含:形成穿過該介電層而暴露該內線路之一盲孔;以及於該盲孔中填滿該金屬層。
- 如請求項3製造內嵌式細線路之方法,其中該內連接線路與該盲孔中之該金屬層電連接。
- 如請求項1製造內嵌式細線路之方法,其中該暫時性保護層係一種一熱聚合性材料。
- 如請求項1或5製造內嵌式細線路之方法,其中該暫時性保護層之厚度為0.5μm-30μm(微米)。
- 如請求項1製造內嵌式細線路之方法,其中使用一雷射與一準分子雷射中之至少一者,圖案化該暫時性保護層,並同步於該介電層中形成該溝槽。
- 如請求項1製造內嵌式細線路之方法,其中該晶種層至少包含鉑、鈀、金、銠之至少一者。
- 如請求項1製造內嵌式細線路之方法,其中使用一化學方法以移除該暫時性保護層。
- 如請求項9製造內嵌式細線路之方法,其中該化學方法使用一鹼性溶液以移除該暫時性保護層。
- 如請求項10製造內嵌式細線路之方法,其中該鹼性溶液包含一無機鹼。
- 如請求項1製造內嵌式細線路之方法,其中使用一物理方法以輔助移除該暫時性保護層。
- 一種製造內嵌式細線路之方法,包括:提供一基材,包含一介電層;以一暫時性保護層全面覆蓋該介電層;圖案化該暫時性保護層,並同步於該介電層中形成一溝槽;形成一晶種層,而僅選擇性地覆蓋該溝槽以及該溝槽所暴露出該介電層的表面;移除該暫時性保護層;以及於該溝槽中填入一金屬層,以形成嵌入該介電層中之該內嵌式細線路。
- 如請求項13製造內嵌式細線路之方法,其中更包含:形成穿過該介電層而暴露該內線路之一盲孔;以及於該盲孔中填滿該金屬層。
- 如請求項14製造內嵌式細線路之方法,其中該內連接線路與該盲孔中之該金屬層電連接。
- 如請求項13製造內嵌式細線路之方法,其中使用一化學方法、一物理方法或其組合以移除該暫時性保護層。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099146584A TWI413468B (zh) | 2010-12-29 | 2010-12-29 | 製造內嵌式細線路之方法 |
CN2011100997651A CN102573310A (zh) | 2010-12-29 | 2011-04-19 | 制造内嵌式细线路的方法 |
US13/155,375 US8171626B1 (en) | 2010-12-29 | 2011-06-07 | Method for forming embedded circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099146584A TWI413468B (zh) | 2010-12-29 | 2010-12-29 | 製造內嵌式細線路之方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201228501A TW201228501A (en) | 2012-07-01 |
TWI413468B true TWI413468B (zh) | 2013-10-21 |
Family
ID=46001961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099146584A TWI413468B (zh) | 2010-12-29 | 2010-12-29 | 製造內嵌式細線路之方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8171626B1 (zh) |
CN (1) | CN102573310A (zh) |
TW (1) | TWI413468B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9412840B1 (en) | 2015-05-06 | 2016-08-09 | International Business Machines Corporation | Sacrificial layer for replacement metal semiconductor alloy contact formation |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020023343A1 (en) * | 2000-07-07 | 2002-02-28 | Seiji Oka | Method of manufacturing multi-layer printed wiring board |
TW484203B (en) * | 2000-12-01 | 2002-04-21 | Chartered Semiconductor Mfg | Method to deposit a platinum seed layer for use in selective copper plating |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040230A (en) * | 1997-04-30 | 2000-03-21 | Texas Instruments Incorporated | Method of forming a nano-rugged silicon-containing layer |
TW396568B (en) * | 1998-04-15 | 2000-07-01 | Taiwan Semiconductor Mfg | Method for forming damascene interconnect by selectively electroplating copper |
US6610151B1 (en) * | 1999-10-02 | 2003-08-26 | Uri Cohen | Seed layers for interconnects and methods and apparatus for their fabrication |
US6853520B2 (en) * | 2000-09-05 | 2005-02-08 | Kabushiki Kaisha Toshiba | Magnetoresistance effect element |
KR20020078307A (ko) * | 2001-04-09 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
US20030027427A1 (en) * | 2001-08-06 | 2003-02-06 | Applied Materials, Inc. | Integrated system for oxide etching and metal liner deposition |
JP3664720B2 (ja) * | 2001-10-31 | 2005-06-29 | 新光電気工業株式会社 | 半導体装置用多層回路基板の製造方法 |
JP3727277B2 (ja) * | 2002-02-26 | 2005-12-14 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
DE60332344D1 (de) * | 2002-05-29 | 2010-06-10 | Nxp Bv | Verfahren zur herstellung eines sige heteroübergang-bipolartransistors |
US6887773B2 (en) * | 2002-06-19 | 2005-05-03 | Luxtera, Inc. | Methods of incorporating germanium within CMOS process |
CN101217136B (zh) * | 2003-05-29 | 2011-03-02 | 日本电气株式会社 | 布线结构及其制造方法 |
US20090224330A1 (en) * | 2005-07-28 | 2009-09-10 | Hong Chang Min | Semiconductor Memory Device and Method for Arranging and Manufacturing the Same |
KR100630760B1 (ko) * | 2005-08-17 | 2006-10-02 | 삼성전자주식회사 | 다층 트랜지스터 및 그 제조방법 |
CN1956635A (zh) * | 2005-10-27 | 2007-05-02 | 全懋精密科技股份有限公司 | 增层电路板细线路的结构及其制作方法 |
US7514313B2 (en) * | 2006-04-10 | 2009-04-07 | Freescale Semiconductor, Inc. | Process of forming an electronic device including a seed layer and a semiconductor layer selectively formed over the seed layer |
JP5079456B2 (ja) * | 2007-11-06 | 2012-11-21 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
US8240036B2 (en) * | 2008-04-30 | 2012-08-14 | Panasonic Corporation | Method of producing a circuit board |
US8272126B2 (en) * | 2008-04-30 | 2012-09-25 | Panasonic Corporation | Method of producing circuit board |
US7977181B2 (en) * | 2008-10-06 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for gate height control in a gate last process |
US8697574B2 (en) * | 2009-09-25 | 2014-04-15 | Infineon Technologies Ag | Through substrate features in semiconductor substrates |
-
2010
- 2010-12-29 TW TW099146584A patent/TWI413468B/zh not_active IP Right Cessation
-
2011
- 2011-04-19 CN CN2011100997651A patent/CN102573310A/zh active Pending
- 2011-06-07 US US13/155,375 patent/US8171626B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020023343A1 (en) * | 2000-07-07 | 2002-02-28 | Seiji Oka | Method of manufacturing multi-layer printed wiring board |
TW484203B (en) * | 2000-12-01 | 2002-04-21 | Chartered Semiconductor Mfg | Method to deposit a platinum seed layer for use in selective copper plating |
Also Published As
Publication number | Publication date |
---|---|
CN102573310A (zh) | 2012-07-11 |
US8171626B1 (en) | 2012-05-08 |
TW201228501A (en) | 2012-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060180346A1 (en) | High aspect ratio plated through holes in a printed circuit board | |
TW201132257A (en) | Embedded printed circuit board, multi-layer printed circuit board and manufacturing method thereof | |
JP2011035359A (ja) | プリント基板及びその製造方法 | |
US8136240B2 (en) | Method of forming a substrate having a plurality of insulator layers | |
KR20010105366A (ko) | 다층 배선 기판의 제조 방법 | |
KR101831643B1 (ko) | 표면 상호 연결부 및 무전해 충진물을 포함하는 캐비티를 포함하는 패키지 기판 | |
KR20150102504A (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
TW201112901A (en) | Manufacturing method for printed wiring board | |
TWI413468B (zh) | 製造內嵌式細線路之方法 | |
US20140042122A1 (en) | Method of manufacturing printed circuit board | |
JP2015043408A (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
KR20150024161A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
TW201417637A (zh) | 電路板及其製作方法 | |
JP2012104521A (ja) | 回路基板の製造方法 | |
US9433107B2 (en) | Printed circuit board and method of manufacturing the same | |
JP6261104B1 (ja) | プリント基板の製造方法 | |
JP2004103911A (ja) | 配線形成方法 | |
US20130168349A1 (en) | Method of forming via hole in circuit board | |
CN107223284B (zh) | 通过在部件承载件的具有均匀消蚀特性的表面部分中的接线结构接触嵌入式电子部件 | |
KR20100096513A (ko) | 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법 | |
US9288902B2 (en) | Printed circuit board and method of manufacturing the same | |
US20060157272A1 (en) | Microvia structure and fabrication | |
TWI829408B (zh) | 藉由奈米壓印微影製程製造組件載體 | |
US20150289377A1 (en) | Manufacturing method of connector | |
KR101084776B1 (ko) | 전자소자 내장 기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |