CN102573310A - 制造内嵌式细线路的方法 - Google Patents
制造内嵌式细线路的方法 Download PDFInfo
- Publication number
- CN102573310A CN102573310A CN2011100997651A CN201110099765A CN102573310A CN 102573310 A CN102573310 A CN 102573310A CN 2011100997651 A CN2011100997651 A CN 2011100997651A CN 201110099765 A CN201110099765 A CN 201110099765A CN 102573310 A CN102573310 A CN 102573310A
- Authority
- CN
- China
- Prior art keywords
- road
- layer
- fine rule
- temporary protection
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000007747 plating Methods 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 12
- 238000000053 physical method Methods 0.000 claims description 6
- 239000012670 alkaline solution Substances 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 150000007529 inorganic bases Chemical class 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 239000010948 rhodium Substances 0.000 claims description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 2
- 238000012719 thermal polymerization Methods 0.000 claims description 2
- 238000002161 passivation Methods 0.000 abstract 3
- 239000000758 substrate Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 121
- 239000002585 base Substances 0.000 description 13
- 238000002203 pretreatment Methods 0.000 description 11
- 239000002253 acid Substances 0.000 description 10
- 239000003960 organic solvent Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 230000003628 erosive effect Effects 0.000 description 6
- 238000006116 polymerization reaction Methods 0.000 description 6
- 239000007800 oxidant agent Substances 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 4
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000003814 drug Substances 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 210000003195 fascia Anatomy 0.000 description 2
- 208000013469 light sensitivity Diseases 0.000 description 2
- 238000006384 oligomerization reaction Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- CUTSCJHLMGPBEJ-UHFFFAOYSA-N [N].CN(C)C=O Chemical compound [N].CN(C)C=O CUTSCJHLMGPBEJ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 125000003368 amide group Chemical group 0.000 description 1
- 239000002518 antifoaming agent Substances 0.000 description 1
- 239000012752 auxiliary agent Substances 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229960001760 dimethyl sulfoxide Drugs 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 125000003700 epoxy group Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002170 ethers Chemical class 0.000 description 1
- 125000005462 imide group Chemical group 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- 239000000080 wetting agent Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开了一种制造内嵌式细线路的方法。首先，提供包含介电层的基材。其次，以一暂时性保护层全面覆盖介电层。接着，图案化暂时性保护层，并同步于介电层中形成一沟槽。再来，形成一晶种层，以全面覆盖暂时性保护层与沟槽。然后，移除暂时性保护层，同时移除覆盖暂时性保护层的晶种层。继续，于沟槽中填入一金属层，以形成嵌入介电层中的内嵌式细线路。
Description
技术领域
本发明涉及一种制造内嵌式细线路的方法，具体涉及一种使用暂时性保护层以制造内嵌式细线路的方法。这些暂时性保护层，不但对于酸碱处理以及有机溶剂具有良好的耐受性，同时又不妨碍晶种层的形成，而具有生产、制造与电路结构上的优势。
背景技术
电路板是电子装置中一种重要的组件。电路板的功能是用来界定在一固体表面上的预定图案。在电子装置不断追求尺寸缩小的趋势下，电路板上导线的线宽与导线间的距离于是变的越来越小。为了追求更薄的成品厚度、因应细线路的需求、突破蚀刻与信赖性的缺陷，嵌入式结构已经逐渐兴起。由于嵌入式结构是将线路图案全部埋入基材中，因此有助于减少封装成品的厚度。
随着电子产品朝轻薄短小发展，在各种不同的应用场合中，例如，无线通信领域、携带型电子产品、汽车仪表板等等，电路板往往被置放于有限的产品内部空间中，或者是另通过排线及模块化的接头，将电子产品的电子组件外接至电路板，例如汽车仪表板或者设有电子功能的方向盘。
就目前的技术而言，有两种符合需求的方法以形成这种电路板。第一种称为转印法，是将图案化线路转印至一介电层上。另外一种方法则是使用激光方式将基材图案化，来定义一镶嵌形式的结构，再使用一导电材料来填满在基材上所形成的凹穴，以完成一埋入式结构。
就现有的技术方案而言，其制作方式是线路的直接设计。例如前述使用激光将基材图案化，来定义一镶嵌形式的结构，再使用一导电材料来填满形成在基材上的凹穴，以完成一嵌入式结构。为了满足细线路开发的需求，图1-5例示一种形成制造内嵌式细线路的公知方法。如图1所示，首先，提供基材101。基材101包含一介电层110、一内层板111与一内连接线路112。内连接线路112位于内层板111的上，而介电层110则同时覆盖内层板111与内连接线路112。另外，介电层110中还包含与内连接线路112电连接的盲孔柱113。
其次，如图2所示，使用一掩膜层114以完全覆盖介电层110与盲孔柱113。掩膜层114必须要有多种特殊的性质，才能使得后续的制作工艺步骤顺利进行。掩膜层114的多种特殊性质，将在以下段落中一一描述。
再来，如图3所示，使用激光来图案化掩膜层114。激光可以用来界定所需线路的位置与图案。例如，激光图案化掩膜层114后，会形成宽窄不一的沟槽115。其中部分的沟槽115会暴露盲孔柱113。
然后，如图4所示，进行一前处理步骤。由于激光图案化掩膜层114后可能还留有残渣116，而且会妨碍后续形成的电性连接质量，因此还需要进行一前处理步骤，以移除激光图案化掩膜层114后可能留下的残渣，以有利于后续形成的电性连接。前处理步骤时可能会使用到有机溶剂或是氧化剂，因此掩膜层114必须要能抵抗有机溶剂或是氧化剂的侵蚀。另外，前处理步骤时也可能会使用到酸或是碱，所以掩膜层114还要能抵抗酸或是碱的侵蚀。
然后，如图5所示，进行晶种层117的形成步骤。晶种层117可以诱导并协助日后在沟槽115中形成所需的铜线路(图未示)。由于铜线路必须而且只能形成在沟槽115中，所以晶种层117也只能选择性、专一地形成在沟槽115中，而不覆盖掩膜层114。借由掩膜层114与介电层110材料间性质的差异，于是希望能够将晶种层117选择性又专一地形成在暴露出来的介电层110上，但是又不会形成在掩膜层114上。
经由以上的叙述可知，掩膜层114不但要能抵抗有机溶剂或是氧化剂的侵蚀，还要能抵抗酸或是碱的侵蚀，同时又要能排斥晶种层117的形成现象，使得晶种层117可以选择性又专一地只形成在暴露出来的介电层110上。如此多的材料性质要求，大大地增加了掩膜层114的开发难度。
还有，为了避免掩膜层114在前处理步骤中因为药剂的攻击而脱落，因此需要使用攻击性较低的药剂。但是，如果药剂的攻击性较低，同时也意味着掩膜层114还留有残渣的可能性会增加，于是大大地减损了产品的信赖度。线路层的不良质量危及埋入式结构、电路板、与其所制得的电子装置的可靠度，这绝对不是本领域的技术人员所希望看到的结果。
因此，仍然需要一种制造内嵌式细线路的方法，以提供一种具有良好可靠度的电路板产品。
发明内容
本发明在于提出一种制造内嵌式细线路的方法，以提供一种具有良好可靠度的电路板产品。在本发明方法中，使用一种暂时性的保护层以制造内嵌式细线路。这些暂时性保护层，不但对于酸碱处理以及有机溶剂具有良好的耐受性，同时还无需牵就晶种层的形成，而具有生产、制造与电路结构上的优势。
本发明于是提出一种制造内嵌式细线路的方法。首先，提供包含介电层的基材。其次，以一暂时性保护层全面覆盖介电层。接着，图案化暂时性保护层，并同步于介电层中形成一沟槽。再来，形成一晶种层，以全面覆盖暂时性保护层与沟槽。然后，移除暂时性保护层，同时移除覆盖暂时性保护层的晶种层，但留下沟槽中的晶种层。继续，于沟槽中填入一金属层，以形成嵌入介电层中的内嵌式细线路。
在本发明一实施态样中，基材包含内层板、内线路以及介电层。内线路位于内层板上，介电层则同时覆盖内层板与内线路。在本发明另一实施态样中，由于暂时性保护层不是光致抗蚀剂材料，所以暂时性保护层不含光敏性的材料。在本发明又一实施态样中，可以使用化学方法或是物理方法其中的至少一者，以移除暂时性保护层。在本发明又再一实施态样中，在移除暂时性保护层时，实质上不影响沟槽中的晶种层。在本发明一其它实施态样中，内嵌式细线路具有小于30μm的线宽。在本发明另一其它实施态样中，内嵌式细线路具有小于30μm的间距。
附图说明
图1-5例示一种形成制造内嵌式细线路的公知方法。
图6-13例示本发明制造内嵌式细线路的方法。
其中，附图标记说明如下：
101 基材 110 介电层
111 内层板 112 内连接线路
113 盲孔柱 114 掩膜层
115 沟槽 116 残渣
117 晶种层 118 暂时性保护层
119 金属层 120 内嵌式细线路
具体实施方式
本发明方法可以提供一种制造内嵌式细线路的方法，以生产一种具有良好可靠度的电路板产品。在本发明方法中，使用一种暂时性的保护层以制造内嵌式细线路。这些暂时性保护层，不但不含光敏性的物质，还对于酸碱处理以及有机溶剂具有良好的耐受性，同时其材料特性亦无需牵就晶种层的形成，而具有生产、制造与电路结构上的优势。
图6-12例示本发明制造内嵌式细线路的方法。如图6所示，首先，提供基材101。基材101至少包含一介电层110。请参考图1，在本发明另一实施例中，基材101还可以包含一介电层110、一内层板111与一内连接线路112。介电层110与内层板111分别可以是一种绝缘材料。内连接线路112则位于内层板111的上，通常包含金属，例如铜。而介电层110则同时覆盖内层板111与内连接线路112。另外，视情况需要，介电层110中还可以包含与内连接线路112电连接的盲孔柱113，如图1所示。
其次，如图7所示，使用一暂时性保护层118以完全覆盖介电层110与盲孔柱113。暂时性保护层118是一种一热聚合性材料，而且为一种低聚合的高分子材料。暂时性保护层118在熟化前可以含有多种聚合单体，并使用烘烤步骤促使其低度聚合。在聚合后，暂时性保护层118会含有多种高分子基团，例如经(人工)橡胶改质的环氧基团(epoxy)、丙烯酸基团、酰亚胺基团与酰胺基团…等等，还可以含有视情况需要的助剂、消泡剂与流平剂(wetting agent)…等等。所以在聚合后，暂时性保护层118是一种低聚合的共聚物。例如，暂时性保护层118会经过70℃-120℃，30分钟以内的烘烤步骤而熟化(curing)，使得暂时性保护层118具有0.5μm-30μm(微米)的厚度。请注意，暂时性保护层118的熟化步骤，并不涉及光起始的聚合反应。
接着，如图8所示，使用激光来图案化暂时性保护层118，激光也会移除部份的介电层110，而同步于介电层110中形成沟槽115。可以使用紫外光激光或是准分子激光(excimer)，来界定所需线路的位置与图案。例如，激光图案化暂时性保护层118后，会形成宽窄不一的沟槽115。沟槽115本身具有适当的线宽或是间距。例如，沟槽115本身具有小于30μm的线宽，另外，沟槽115间还可以具有小于30μm的间距。其中部分的沟槽115会暴露盲孔柱113。暂时性保护层118并不使用光影像转移方式而加以图案化，所以暂时性保护层118并不是一种光致抗蚀剂。
再来，如图9所示，进行一前处理步骤(desmear)。由于激光在图案化暂时性保护层118后可能还留有残渣116，而且会妨碍后续形成的电性连接质量，因此会进行一前处理步骤，以移除激光图案化暂时性保护层118后可能留下的残渣116，以有利于后续形成的电性连接。前处理步骤时可能会使用到电浆处理、有机溶剂，例如醇类、醚类、二甲亚砜(DMSO)或是氮、氮-二甲基甲酰胺(DMF)…等等，其可以膨润图案化的暂时性保护层118，或是氧化剂，例如硫酸/双氧水与过锰酸根…等等，因此暂时性保护层118必须要能抵抗有机溶剂或是氧化剂的侵蚀。另外，前处理步骤时也可能会使用到酸，例如硫酸，或是弱碱，所以暂时性保护层118还要能抵抗酸或是弱碱的侵蚀。
然后，如图10所示，进行晶种层117的形成步骤。所形成的晶种层117可以诱导并协助日后在沟槽115中形成所需的铜线路(图未示)。由于本发明暂时性保护层118材料特性的缘故，所以既允许晶种层117形成在沟槽115中，也允许晶种层117覆盖沟槽115所露出的部份介电层110表面与暂时性保护层118。例如，将沟槽115所露出的部份介电层110表面浸泡在含有贵金属，例如至少包含有铂、钯、金、铑的溶液中，使得所形成的晶种层117得以完全覆盖沟槽115以及沟槽115所露出的部份介电层110表面。当然，所形成的晶种层117也可以只选择性地覆盖沟槽115以及沟槽115所露出的部份介电层110表面。
接下来，如图11所示，完全去除暂时性保护层118。由于有部份的晶种层117覆盖暂时性保护层118，所以完全去除暂时性保护层118时，也会同时去除位于暂时性保护层118部份的晶种层117。例如，可以使用化学方法或是物理方法以移除暂时性保护层118。
化学方法可以是使用一碱性溶液以移除暂时性保护层118。碱性溶液可以是强无机碱，例如氢氧化钠。碱性溶液可以具有大于11的pH值，优选pH值介于11-13间。物理方法可以负责或是辅助移除暂时性保护层118。例如，物理方法包含使用刷磨法、研磨法、电浆处理法、超声波。请注意，移除暂时性保护层118时，优选时实质上还会不影响沟槽115中晶种层117的质量。
继续，如图12所示，使用无电电镀法，在沟槽115中形成足够厚度的金属层119，使得金属层119形成嵌入介电层110中的内嵌式细线路120。请参考图13，嵌入介电层110中的金属层119可以有多种实施方式。例如，金属层119的顶部较介电层110的顶部为略低，或是，金属层119的顶部与介电层110的顶部差不多等高，或是，金属层119的顶部较介电层110的顶部为略高。
金属层119通常为化学方法所制得的化学铜，而非电镀方法所制得的电镀铜。视情况需要，在使用无电电镀法形成足够厚度的金属层119的前，还可以进行一预无电电镀步骤，例如先形成厚度约为2微米(μm)以内的预镀层，以促进内嵌式细线路120的形成过程，再形成厚度约为5-30微米的化学铜层。在经过前述的步骤后，即可得到嵌入介电层110中的内嵌式细线路120。内嵌式细线路120包含化学方法所制得的金属层119化学铜，位于沟槽115中与晶种层117的上。
优选者，前处理步骤还会使得沟槽115所露出的部份，即介电层110表面，具有适当的粗糙度，例如粗糙度Ra为介于自0.5μm至5.0μm的范围间，其中定义此参数Ra的细节部份，请参考JIS B0601-1982的规定。或是，前处理步骤会使得最后化学方法所制得的金属层119，具有大于0.5公斤/公分的剥离应力(peel stress)。
本发明方法使用一种暂时性的保护层以制造内嵌式细线路。由于这些暂时性保护层，不但对于酸碱处理以及有机溶剂具有良好的耐受性，同时还无需牵就晶种层的形成，而具有生产、制造与电路结构上的优势。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (16)
1.一种制造内嵌式细线路的方法，其特征在于，包括：
提供一基材，包含一介电层；
以一暂时性保护层全面覆盖所述介电层；
图案化所述暂时性保护层，并同步于所述介电层中形成一沟槽；
形成一晶种层，以全面覆盖所述暂时性保护层与所述沟槽；
移除所述暂时性保护层，同时移除覆盖所述暂时性保护层的所述晶种层；以及
于所述沟槽中填入一金属层，以形成嵌入所述介电层中的所述内嵌式细线路。
2.如权利要求1所述的制造内嵌式细线路的方法，其特征在于，所述基材包含一内层板、位于所述内层板上的一内连接线路以及覆盖所述内层板与所述内连接线路的所述介电层。
3.如权利要求2所述的制造内嵌式细线路的方法，其特征在于，还包括：
形成穿过所述介电层而暴露所述内线路的一盲孔；以及
于所述盲孔中填满所述金属层。
4.如权利要求3所述的制造内嵌式细线路的方法，其特征在于，所述内连接线路与所述盲孔中的所述金属层电连接。
5.如权利要求1所述的制造内嵌式细线路的方法，其特征在于，所述暂时性保护层是一热聚合性材料。
6.如权利要求1或5所述的制造内嵌式细线路的方法，其特征在于，所述暂时性保护层的厚度为0.5微米-30微米。
7.如权利要求1所述的制造内嵌式细线路的方法，其特征在于，使用一激光与一准分子激光中的至少一种，图案化所述暂时性保护层，并同步于所述介电层中形成所述沟槽。
8.如权利要求1所述的制造内嵌式细线路的方法，其特征在于，所述晶种层至少包含铂、钯、金、铑的至少一种。
9.如权利要求1所述的制造内嵌式细线路的方法，其特征在于，使用一化学方法以移除所述暂时性保护层。
10.如权利要求9所述的制造内嵌式细线路的方法，其特征在于，所述化学方法使用一碱性溶液以移除所述暂时性保护层。
11.如权利要求10所述的制造内嵌式细线路的方法，其特征在于，所述碱性溶液包含一无机碱。
12.如权利要求1所述的制造内嵌式细线路的方法，其特征在于，使用一物理方法以辅助移除所述暂时性保护层。
13.一种制造内嵌式细线路的方法，其特征在于，包括：
提供一基材，包含一介电层；
以一暂时性保护层全面覆盖所述介电层；
图案化所述暂时性保护层，并同步于所述介电层中形成一沟槽；
形成一晶种层，而仅选择性地覆盖所述沟槽以及所述沟槽所暴露出所述介电层的表面；
移除所述暂时性保护层；以及
于所述沟槽中填入一金属层，以形成嵌入所述介电层中的所述内嵌式细线路。
14.如权利要求13所述的制造内嵌式细线路的方法，其特征在于，还包括：
形成穿过所述介电层而暴露所述内线路的一盲孔；以及
于所述盲孔中填满所述金属层。
15.如权利要求14所述的制造内嵌式细线路的方法，其特征在于，所述内连接线路与所述盲孔中的所述金属层电连接。
16.如权利要求13所述的制造内嵌式细线路的方法，其特征在于，使用一化学方法、一物理方法或其组合以移除所述暂时性保护层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099146584 | 2010-12-29 | ||
| TW099146584A TWI413468B (zh) | 2010-12-29 | 2010-12-29 | 製造內嵌式細線路之方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102573310A true CN102573310A (zh) | 2012-07-11 |
Family
ID=46001961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100997651A Pending CN102573310A (zh) | 2010-12-29 | 2011-04-19 | 制造内嵌式细线路的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8171626B1 (zh) |
| CN (1) | CN102573310A (zh) |
| TW (1) | TWI413468B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9412840B1 (en) | 2015-05-06 | 2016-08-09 | International Business Machines Corporation | Sacrificial layer for replacement metal semiconductor alloy contact formation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1956635A (zh) * | 2005-10-27 | 2007-05-02 | 全懋精密科技股份有限公司 | 增层电路板细线路的结构及其制作方法 |
| US20090272562A1 (en) * | 2008-04-30 | 2009-11-05 | Panasonic Electric Works Co., Ltd. | Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method |
| US20090272564A1 (en) * | 2008-04-30 | 2009-11-05 | Panasonic Electric Works Co., Ltd. | Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040230A (en) * | 1997-04-30 | 2000-03-21 | Texas Instruments Incorporated | Method of forming a nano-rugged silicon-containing layer |
| TW396568B (en) * | 1998-04-15 | 2000-07-01 | Taiwan Semiconductor Mfg | Method for forming damascene interconnect by selectively electroplating copper |
| US6610151B1 (en) * | 1999-10-02 | 2003-08-26 | Uri Cohen | Seed layers for interconnects and methods and apparatus for their fabrication |
| JP2002026522A (ja) * | 2000-07-07 | 2002-01-25 | Mitsubishi Electric Corp | 多層プリント配線板の製造方法 |
| US6853520B2 (en) * | 2000-09-05 | 2005-02-08 | Kabushiki Kaisha Toshiba | Magnetoresistance effect element |
| TW484203B (en) * | 2000-12-01 | 2002-04-21 | Chartered Semiconductor Mfg | Method to deposit a platinum seed layer for use in selective copper plating |
| KR20020078307A (ko) * | 2001-04-09 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
| US20030027427A1 (en) * | 2001-08-06 | 2003-02-06 | Applied Materials, Inc. | Integrated system for oxide etching and metal liner deposition |
| US6988312B2 (en) * | 2001-10-31 | 2006-01-24 | Shinko Electric Industries Co., Ltd. | Method for producing multilayer circuit board for semiconductor device |
| JP3727277B2 (ja) * | 2002-02-26 | 2005-12-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2003100845A1 (en) * | 2002-05-29 | 2003-12-04 | Koninklijke Philips Electronics N.V. | Method of fabrication sige heterojunction bipolar transistor |
| US6887773B2 (en) * | 2002-06-19 | 2005-05-03 | Luxtera, Inc. | Methods of incorporating germanium within CMOS process |
| WO2004107434A1 (ja) * | 2003-05-29 | 2004-12-09 | Nec Corporation | 配線構造およびその製造方法 |
| US20090224330A1 (en) * | 2005-07-28 | 2009-09-10 | Hong Chang Min | Semiconductor Memory Device and Method for Arranging and Manufacturing the Same |
| KR100630760B1 (ko) * | 2005-08-17 | 2006-10-02 | 삼성전자주식회사 | 다층 트랜지스터 및 그 제조방법 |
| US7514313B2 (en) * | 2006-04-10 | 2009-04-07 | Freescale Semiconductor, Inc. | Process of forming an electronic device including a seed layer and a semiconductor layer selectively formed over the seed layer |
| JP5079456B2 (ja) * | 2007-11-06 | 2012-11-21 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| US7977181B2 (en) * | 2008-10-06 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for gate height control in a gate last process |
| US8697574B2 (en) * | 2009-09-25 | 2014-04-15 | Infineon Technologies Ag | Through substrate features in semiconductor substrates |
-
2010
- 2010-12-29 TW TW099146584A patent/TWI413468B/zh not_active IP Right Cessation
-
2011
- 2011-04-19 CN CN2011100997651A patent/CN102573310A/zh active Pending
- 2011-06-07 US US13/155,375 patent/US8171626B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1956635A (zh) * | 2005-10-27 | 2007-05-02 | 全懋精密科技股份有限公司 | 增层电路板细线路的结构及其制作方法 |
| US20090272562A1 (en) * | 2008-04-30 | 2009-11-05 | Panasonic Electric Works Co., Ltd. | Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method |
| US20090272564A1 (en) * | 2008-04-30 | 2009-11-05 | Panasonic Electric Works Co., Ltd. | Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method |
Also Published As
| Publication number | Publication date |
|---|---|
| US8171626B1 (en) | 2012-05-08 |
| TWI413468B (zh) | 2013-10-21 |
| TW201228501A (en) | 2012-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI224488B (en) | Process for creating vias for circuit assemblies | |
| KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
| US20060008970A1 (en) | Optimized plating process for multilayer printed circuit boards having edge connectors | |
| CN101690434A (zh) | 元器件内置基板的制造方法 | |
| JPH0758827B2 (ja) | 印刷回路の製造方法 | |
| US20180310417A1 (en) | Circuit board structure and method for forming the same | |
| KR100463442B1 (ko) | 볼 그리드 어레이 기판 및 이의 제조방법 | |
| CN104253092A (zh) | 分层衬底上有嵌入载盘的集成电路封装系统及其制造方法 | |
| CN102034741A (zh) | 制造半导体组件和结构的方法 | |
| TW200744419A (en) | Method for manufacturing a circuit board without incoming line | |
| TW200913836A (en) | Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials | |
| CN101765341B (zh) | 激光辅助基板线路成型结构与方法 | |
| CN102573289A (zh) | 侧边具有导电接触件的积层印刷电路板模组及其制造方法 | |
| RU2279770C2 (ru) | Способ изготовления многослойного модуля печатной платы с высокой плотностью размещения элементов | |
| CN102573310A (zh) | 制造内嵌式细线路的方法 | |
| KR20110097322A (ko) | 미세 피치의 인쇄회로기판 제조방법 | |
| CN101441992A (zh) | 半导体器件及其制造方法 | |
| CN115190701B (zh) | 一种埋入式线路封装基板及其加工方法 | |
| US7087510B2 (en) | Method of making bondable leads using positive photoresist and structures made therefrom | |
| CN101459087B (zh) | 再分布金属线及再分布凸点的制作方法 | |
| KR20040023773A (ko) | 도체 배선 패턴의 형성 방법 | |
| CN103456715A (zh) | 中介基材及其制作方法 | |
| CN101431864B (zh) | 带有隆起焊盘的电路布线板的制造方法 | |
| CN110876239A (zh) | 电路板及其制作方法 | |
| US20060236534A1 (en) | Method for manufacturing printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120711 |