CN101431864B - 带有隆起焊盘的电路布线板的制造方法 - Google Patents
带有隆起焊盘的电路布线板的制造方法 Download PDFInfo
- Publication number
- CN101431864B CN101431864B CN2008101712826A CN200810171282A CN101431864B CN 101431864 B CN101431864 B CN 101431864B CN 2008101712826 A CN2008101712826 A CN 2008101712826A CN 200810171282 A CN200810171282 A CN 200810171282A CN 101431864 B CN101431864 B CN 101431864B
- Authority
- CN
- China
- Prior art keywords
- raised pad
- circuit
- circuit layout
- crystal seed
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
本发明涉及一种带有隆起焊盘的电路布线板的制造方法。在形成带有隆起焊盘的电路布线板时，通过不使蚀刻造成的电路图案的宽度变窄，可形成细微的电路图案，谋求密度的提高。在绝缘基材(11)的一个面上，配备具有晶种层(12)的单面叠层板(10)，在上述晶种层(12)的表面中的除了电路形成部(13)以外的部分，设置电镀抗蚀层(14)，在露出的晶种层(12)的表面，通过电镀处理，形成电路布图(15)，在该电路布图(15)上的形成隆起焊盘的预定部分(16a)，设置抗蚀层(17)，按照上述形成隆起焊盘的预定部分(16a)形成规定的高度的方式，通过蚀刻处理而减小上述电路布图中的露出的部分，在去除上述电镀抗蚀层(14)和抗蚀层(17)之后，通过蚀刻处理，去除已露出的晶种层(12)。
Description
技术领域
本发明涉及带有隆起焊盘的电路布线板的制造方法，本发明特别是涉及在通过半加法形成的电路的端子部，设置隆起焊盘的电路布线板的制造方法。
背景技术
作为在端子部设置隆起焊盘的电路布线板，人们知道有带载(tape carrier)技术。比如，人们知道有下述的方案，其中，在绝缘薄膜上的任意的图案结构中，按照包括隆起焊盘部分的厚度覆盖导体层，在要设置导体层的隆起焊盘的部分，形成而覆盖抗蚀层，通过蚀刻处理，去除残留的露出的导体层，直至隆起焊盘为所需的高度，然后，去除抗蚀层，形成所需的隆起焊盘(参照专利文献1)。
专利文献1：日本实开昭51-161073号文献(第5～6页，图3)
发明内容
对于专利文献1所述的带载，公开有在绝缘薄膜上的任意的图案结构中，按照包括隆起焊盘部分的厚度，覆盖导体层，通过蚀刻处理，去除导体层的厚度，形成隆起焊盘的方法。在此场合，像图8(a)，(b)所示的那样，在绝缘薄膜50上，预先按照图案结构形成的导体层51具有隆起焊盘部分的厚度设置，在形成隆起焊盘52的部分，覆盖通过斜线表示的抗蚀层53，通过蚀刻处理，对露出的导体层51进行去除，直至隆起焊盘为所需的高度。
但是，实际上，像图9(a)，(b)所示的那样，不仅通过蚀刻去除导体层51的厚度，而且导体层51的宽度方向的尺寸也变细。在设计阶段，考虑蚀刻的宽度变窄的补偿量，还考虑按照补偿量增加最初的图案宽度，但是，在细微电路图案的场合，具有在已设计的阶段，与邻接的电路接触的危险。另外，由于伴随相对该宽度的变细的补偿量，导体层51较厚，对形成细微的电路图案造成妨碍，难以应对密度的增加。
于是，本发明的目的在于在形成带有隆起焊盘的电路布线板时，通过不使蚀刻造成的电路图案的宽度变窄，可形成细微的电路图案，谋求密度的提高。
本发明是为了实现上述目的而提出的，技术方案1所述的发明提供一种带有隆起焊盘的电路布线板的制造方法，其特征在于在绝缘基材的一个面上，配备具有晶种层的单面叠层板，在上述晶种层的表面中的除了电路形成部以外的部分设置电镀抗蚀层，在已露出的晶种层的表面上通过电镀处理形成电路布图，在该电路布图上的形成隆起焊盘的预定部分设置抗蚀层，按照上述形成隆起焊盘的预定部分形成规定的高度的方式，通过蚀刻处理而减小上述电路布图中的露出的部分，在去除上述电镀抗蚀层和抗蚀层之后，通过蚀刻处理去除已露出的晶种层。
按照该方案，在单面叠层板的晶种层中的除了电路形成部以外的部分设置电镀抗蚀层，通过电镀处理形成电路布图。该电路布图中的电镀厚度按照包括所形成的隆起焊盘的高度的厚度设定。然后，在形成隆起焊盘的预定部分设置抗蚀层，通过蚀刻处理，减小其以外的电路布图部分的厚度，直至形成规定高度的隆起焊盘。
此时，由于对电路布图部分的表面进行蚀刻去除，电路布图部分的侧面(周缘部)由电镀抗蚀层围绕，故其未蚀刻去除掉。另外，如果在去除电镀抗蚀层和抗刻层之后，蚀刻而去除已露出的晶种层，则电路布图从电学方面是独立的，形成带有隆起焊盘的电路布线板。
技术方案2所述的发明提供技术方案1所述的带有隆起焊盘的电路布线板的制造方法，其特在于上述抗蚀层通过喷墨机构形成。
按照该方案，从喷嘴喷射液态的抗蚀墨，在形成隆起焊盘的预定部分设置抗蚀层。由于通过喷墨机构形成抗蚀层，故不需要包括抗蚀剂的涂敷或叠置、采用光掩模的曝光、显影的一系列的步骤。
在技术方案1所述的发明中，在通过半加法形成的电路的端子部，设置隆起焊盘时，仅仅对隆起焊盘以外的电路布图部分的表面进行蚀刻去除，其厚度减小，不蚀刻去除电路布图部分的侧面(周缘部)。于是，可防止蚀刻造成的电路图案的宽度变窄，不必考虑蚀刻造成的宽度变窄的补偿量、按照补偿量增加最初的图案宽度，可形成细微的电路图案，可谋求密度的提高。
在技术方案2所述的发明中，由于通过喷墨机构形成抗蚀层，故不需要包括抗蚀剂的涂敷或叠置、采用光掩模的曝光、显影的一系列的步骤，减少工时，可有助于成本的下降。
附图说明
图1(a)，(b)为表示本发明的带有隆起焊盘的电路布线板的制造工序的说明图；
图2(a)，(b)为表示本发明的带有隆起焊盘的电路布线板的制造工序的说明图；
图3(a)，(b)为表示本发明的带有隆起焊盘的电路布线板的制造工序的说明图；
图4(a)，(b)为表示本发明的带有隆起焊盘的电路布线板的制造工序的说明图；
图5(a)，(b)为表示本发明的带有隆起焊盘的电路布线板的制造工序的说明图；
图6(a)，(b)为表示本发明的带有隆起焊盘的电路布线板的制造工序的说明图；
图7(a)，(b)为表示本发明的带有隆起焊盘的电路布线板的制造工序的说明图；
图8(a)，(b)为表示过去的制造过程的说明图；
图9(a)，(b)为表示过去的制造过程的说明图。
具体实施方式
下面列举优选实施例，对本发明的带有隆起焊盘的电路布线板的制造方法进行说明。为了实现在形成带有隆起焊盘的电路布线板时，通过不使蚀刻电路图案的宽度变窄，可形成细微的电路图案，提高密度的目的，本发明通过下述的方式实现，该方式为：在绝缘基材的一个面上，配备具有晶种层的单面叠层板，在上述晶种层的表面中的除了电路形成部以外的部分，设置电镀抗蚀层，在已露出的品种层的表面，通过电镀处理形成电路布线图案，在该电路布线图案上的形成隆起焊盘的预定部分设置抗蚀层，按照上述形成隆起焊盘的预定部分为规定的高度的方式，通过蚀刻处理减小上述电路布线图案的露出的部分，在将上述电镀抗蚀层和抗蚀层去除之后，通过蚀刻处理将已露出的晶种层去除。
实施例1
图1(a)，(b)～图7(a)，(b)为表示本发明的带有隆起焊盘的电路布线板的制造工序的说明图，各图(a)为立体图，图(b)为沿图(a)中的X-X线的剖视图。
图1(a)，(b)表示形成电路布线板的材料的单面叠层板10，单面叠层板10在绝缘基材11的一个面上，具有形成电路布线图案时的供电层的薄膜金属层，即所谓的晶种层12。
该晶种层12为用于与绝缘基材11紧密贴合、抑制迁移的基底层，通过溅射法、蒸镀法等的薄膜形成方法，形成所谓的锚固层，接着，通过同样的薄膜形成法、电镀法而形成构成导电层的铜层。或者，也可对广泛采用的非粘接剂型的覆铜叠层板的铜层进行蚀刻处理，减小其厚度，将其用作晶种层。另外，并不限于这些方法、形态，可采用可由半加法使用的各种的晶种层。
接着，像图2(a)，(b)所示的那样，在上述片层12的表面中的除了电路形成部13以外的部分，设置电镀抗蚀层14。该电镀抗蚀层14通过包括电镀抗蚀剂的涂敷、叠层，采用光掩模的曝光、显影的一系列的方法形成。
然后，像图3(a)，(b)所示的那样，对作为电路形成部13而露出的晶种层12的表面，以该片层12为供电层，进行电解铜电镀处理，形成电路布图15。该电路布图15的电镀厚度按照包括所形成的隆起焊盘的高度的厚度设置。
然后，像图4(a)，(b)所示的那样，在电路布线图15上的形成隆起焊盘的预定部分16a设置抗蚀层17。在本发明中，通过喷墨机构形成该抗蚀层17。即，从喷嘴喷射液态的抗蚀墨，在形成隆起焊盘的预定部分16a，局部地涂敷抗蚀墨，进行紫外线或热的固化(キュア)。由于通过喷墨机构，形成抗蚀层17，故包括抗蚀剂的涂敷或叠置，采用光掩模的曝光、显影的一系列的步骤是不需要的，可削减工时，有助于成本的下降。
接着，像图5(a)，(b)所示的那样，对未形成抗蚀刻层17的露出的电路布图15的部分进行蚀刻处理，减小其厚度，直至形成规定高度的隆起焊盘16。此时，电路布图15的表面按照相当于规定隆起焊盘16的高度的厚度进行蚀刻去除，但是，由于电路布图15的侧面(周缘部)由电镀抗蚀层14围绕，故不进行蚀刻去除。于是，可防止蚀刻产生的电路图案的宽度变窄。
然后，如果像图6(a)，(b)所示的那样，去除上述电镀抗蚀层14和抗蚀层17，则晶种层12露出。
另外，如果像图7(a)，(b)所示的那样，通过蚀刻处理，去除不需要的晶种层12的露出部分，则绝缘基材11的表面露出，电路布图15和隆起焊盘16从电学方面说是独立的，形成带有隆起焊盘的电路布线板20。
像这样，在通过半加法形成的电路的端子部，设置隆起焊盘时，仅仅将隆起焊盘16以外的电路布图部15中的表面蚀刻而去除，其厚度减小，不蚀刻而去除电路布图部15的侧面(周缘部)，这样，可防止蚀刻的电路图案的宽度变窄，不必考虑宽度变窄的补偿量、按照补偿量使最初的图案宽度变粗，可形成细微的电路图案，可谋求密度的提高。
此外，只要不脱离本发明的精神，本发明可进行各种改变，另外，本发明当然涉及该改变的方案。
Claims (2)
1.一种带有隆起焊盘的电路布线板的制造方法，其特征在于在绝缘基材的一个面上，配备具有晶种层的单面叠层板，在上述晶种层的表面中的除了电路形成部以外的部分设置电镀抗蚀层，在已露出的晶种层的表面上通过电镀处理形成电路布图，在该电路布图上的形成隆起焊盘的预定部分设置抗蚀层，按照上述形成隆起焊盘的预定部分形成规定的高度的方式，通过蚀刻处理而减小上述电路布图中的露出的部分，在去除上述电镀抗蚀层和抗蚀层之后，通过蚀刻处理去除已露出的晶种层。
2.根据权利要求1所述的带有隆起焊盘的电路布线板的制造方法，其特征在于上述抗蚀层通过喷墨机构形成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007288648A JP2009117600A (ja) | 2007-11-06 | 2007-11-06 | バンプ付き回路配線板の製造方法 |
| JP2007-288648 | 2007-11-06 | ||
| JP2007288648 | 2007-11-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101431864A CN101431864A (zh) | 2009-05-13 |
| CN101431864B true CN101431864B (zh) | 2011-12-21 |
Family
ID=40646950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101712826A Expired - Fee Related CN101431864B (zh) | 2007-11-06 | 2008-10-30 | 带有隆起焊盘的电路布线板的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2009117600A (zh) |
| CN (1) | CN101431864B (zh) |
| TW (1) | TW200922411A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103441079B (zh) * | 2013-09-12 | 2015-10-28 | 江阴长电先进封装有限公司 | 一种晶圆级高密度布线制备方法 |
| CN110495260B (zh) * | 2017-02-14 | 2022-07-26 | 印可得株式会社 | 利用导电性金属薄膜种子层的选择性蚀刻的电路形成方法及蚀刻液组合物 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1505574A (zh) * | 2001-02-24 | 2004-06-16 | 莱奥尼股份公司 | 制造具有集成的导线带的模制件的方法及模制件 |
| EP1830611A1 (en) * | 2004-11-19 | 2007-09-05 | Multi, Inc. | Printed wiring board and production method of printed wiring borad |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666089A (en) * | 1979-11-01 | 1981-06-04 | Minolta Camera Kk | Method of manufacturing printed board |
| JP3424526B2 (ja) * | 1997-10-23 | 2003-07-07 | 松下電器産業株式会社 | 電子部品の実装方法 |
| JP2004039771A (ja) * | 2002-07-02 | 2004-02-05 | Nitto Denko Corp | 配線回路基板の製造方法 |
| JP4326410B2 (ja) * | 2004-06-17 | 2009-09-09 | 新光電気工業株式会社 | 回路基板の製造方法 |
-
2007
- 2007-11-06 JP JP2007288648A patent/JP2009117600A/ja active Pending
-
2008
- 2008-06-18 TW TW97122611A patent/TW200922411A/zh unknown
- 2008-10-30 CN CN2008101712826A patent/CN101431864B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1505574A (zh) * | 2001-02-24 | 2004-06-16 | 莱奥尼股份公司 | 制造具有集成的导线带的模制件的方法及模制件 |
| EP1830611A1 (en) * | 2004-11-19 | 2007-09-05 | Multi, Inc. | Printed wiring board and production method of printed wiring borad |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101431864A (zh) | 2009-05-13 |
| TW200922411A (en) | 2009-05-16 |
| JP2009117600A (ja) | 2009-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100559914C (zh) | 带电路悬挂基板的制造方法 | |
| CN107920415B (zh) | 具厚铜线路的电路板及其制作方法 | |
| CN101137272A (zh) | 布线电路基板及其制造方法 | |
| TW200829104A (en) | Circuit board and method for manufaturing thereof | |
| US20090061175A1 (en) | Method of forming thin film metal conductive lines | |
| CN101888745A (zh) | 印刷电路板及其制造方法 | |
| JP2006100685A (ja) | 有機材料系絶縁層を有する電子素子及びその製造方法 | |
| CN102548195B (zh) | 高精度柔性电路板及其制备方法 | |
| US6020261A (en) | Process for forming high aspect ratio circuit features | |
| KR20010107703A (ko) | 엄격한 공차로 매입된 소자를 구비하는 인쇄 회로 기판형성 방법 | |
| TW201025529A (en) | Substrate structure and manufacturing method thereof | |
| CN112996265A (zh) | 一种无需补偿的精细线路板制作方法 | |
| CN112672529A (zh) | 一种适用于精密柔性线路成型的方法 | |
| CN101431864B (zh) | 带有隆起焊盘的电路布线板的制造方法 | |
| TW201125449A (en) | Flexible printed circuit board and method for manufacturing the same | |
| CN216217750U (zh) | 一种电镀式阶梯焊盘pcb | |
| CN104661439A (zh) | 印刷电路板的制造方法 | |
| US6800816B2 (en) | Wiring circuit board having bumps and method of producing same | |
| US20130044041A1 (en) | Portable electronic device, antenna structure, and antenna producing process thereof | |
| CN101437366B (zh) | 带有隆起焊盘的电路布线板的制造方法 | |
| JP6792255B2 (ja) | 導電パターンの形成方法および電子デバイスの製造方法 | |
| JP2004095983A (ja) | プリント配線板の製造方法 | |
| CN1942056B (zh) | 柔性电路板的制造方法 | |
| CN100416409C (zh) | 采用湿蚀刻的电子部件的制造方法 | |
| TWI268128B (en) | PCB ultra-thin circuit forming method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111221 Termination date: 20181030 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |