KR100771472B1

KR100771472B1 - 스템퍼를 이용한 인쇄회로기판의 제조방법

Info

Publication number: KR100771472B1
Application number: KR1020060095290A
Authority: KR
Inventors: 이상문; 나승현; 조재춘; 곽정복
Original assignee: 삼성전기주식회사
Priority date: 2006-09-29
Filing date: 2006-09-29
Publication date: 2007-10-30

Abstract

스템퍼를 이용한 인쇄회로기판의 제조방법이 개시된다. (a) 제1 양각 패턴이 형성된 전도성의 제1 스템퍼를 제조하는 단계,(b) 제1 스템퍼를 제1 양각 패턴 방향으로 절연층에 가압하여 적층하는 단계, 및 (c) 절연층이 노출되도록 제1 스템퍼의 일부를 제거하는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판의 제조방법은 이형공정이 필요하지 않아 인쇄회로기판의 제조공정을 줄일 수 있다.

제1 스템퍼, 제2 스템퍼, 제3 스템퍼, 양각 패턴, 이단 패턴

Description

스템퍼를 이용한 인쇄회로기판의 제조방법{PCB manufacturing method using stamper}

도 1은 종래기술에 따른 임프린트 공법을 이용한 인쇄회로기판 제조방법.

도 2는 본 발명의 바람직한 제1 실시예에 따른 제1 스템퍼의 제조 순서도.

도 3은 본 발명의 바람직한 제1 실시예에 따른 제1 스템퍼의 제조 공정도.

도 4는 본 발명의 바람직한 제2 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조방법의 순서도.

도 5a는 본 발명의 바람직한 제2 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도.

도 5b는 본 발명의 바람직한 제2 실시예에 따른 적층공정에서 시간에 따른 온도와 압력의 제어방법을 나타내는 그래프.

도 6은 본 발명의 바람직한 제3 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도.

도 7은 본 발명의 바람직한 제4 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도.

<도면의 주요부분에 대한 부호의 설명>

51: 제1 스템퍼 51a: 제1 양각 패턴

52: 절연층 55: 연마기

본 발명은 스템퍼를 이용한 인쇄회로기판 제조방법에 관한 것이다.

현재 전자 전기 기술은 21세기 고도 정보 통신 사회의 구현에 발 맞추기 위하여 더 많은 용량의 정보 저장, 더 빠른 정보 처리와 전송, 더 간편한 정보 통신망의 구축을 위해 빠르게 발전해가고 있다. 특히, 주어진 정보 전송 속도의 유한성이라는 조건 하에서, 이러한 요구 조건을 충족시킬 수 있는 한 방법으로서 그 구성 소자들을 가능한 더욱 작게 구현하는 동시에 신뢰성을 높여 새로운 기능성을 부여하기 위한 방안이 제시되고 있다.

상술한 바와 같이, 전자제품의 경박 단소화 추세에 따라 인쇄회로기판 역시 미세 패턴(fine pattern)화, 소형화 및 패키지화가 동시에 진행되고 있으며, 이에 따라 신호 처리 능력이 뛰어난 회로를 보다 좁은 면적에 구현하기 위해서 고밀도의 기판(line/space≤10㎛/10㎛, Microvia＜30㎛) 제조에 대한 필요성이 대두되고 있다.

지금까지 가장 널리 사용되고 있는 미세 구조 제작 기술 중의 하나는 UV 리소그래피(UV lithography)로서, 포토 레지스트 박막이 입혀진 기판 위에 자외선을 쪼아주어 회로 패턴을 형성시키는 방법이다. 그러나, UV 리소그라피 방법을 사용하여 기판을 제조할 때에는 회로로 사용되는 동박이 두꺼워야 한다는 점과 습식 에칭 법을 사용해야 한다는 제한이 있기 때문에 UV 리소그라피로 10㎛ 이하의 미세 선폭을 형성할 경우 제품의 신뢰성이 떨어진다는 문제점을 안고 있다.

최근에는 인쇄회로기판의 집적도가 더욱 높아지는 추세이며 그에 따라 미세 패턴을 형성하는 방법에 대한 연구가 더욱 활발해지고 있는 바, 상술한 UV 리소그라피의 대체 공법으로서 회로 패턴 형성용 스템퍼를 이용하여 고밀도의 기판을 제조하려는 시도가 주목을 받고 있다.

도 1은 종래기술에 따른 임프린트 공법을 이용한 인쇄회로기판 제조방법으로써, 도 1의 (a)와 같이 기판(11)에 절연층(12)을 적층하고, 양각 패턴(13a)이 형성된 스템퍼(13)를 준비한다. 이후 도 1의 (b)와 같이 임프린트 공정을 실시한 뒤 스템퍼(13)를 이형시켜, 도 1의 (c)와 같이 음각 패턴(12a)을 형성한다. 이러한 음각 패턴(12a)에 도 1의 (d)와 같이 도금층(14)을 형성하여 인쇄회로기판을 제조한다.

이러한 종래의 임프린트 공법을 이용한 인쇄회로기판 제조방법은 스템퍼의 이형처리가 미세 회로패턴을 형성하는 중요한 공정이기 때문에 표면에 이형제를 코팅하여 이형이 용이하게 하였다. 또한, 이형처리 후 음각 패턴 내부에 남은 디스미어 등을 화학처리에 의해 제거하였기 때문에 제거된 형태가 각각의 경우마다 달라 공정의 재현성 확보에 어려움이 있었다. 또한, 스템퍼를 반복적으로 이형시킬 경우 스템퍼의 자체적인 변형에 의해서 불량이 발생하였다.

본 발명은 임프린트 공정으로 인쇄회로기판을 제조시, 이형처리가 필요 없는 스템퍼를 이용한 인쇄회로기판의 제조방법을 제공하고자 한다.

본 발명의 일 측면에 따르면, (a) 제1 양각 패턴이 형성된 전도성의 제1 스템퍼를 제조하는 단계,(b) 제1 스템퍼를 제1 양각 패턴 방향으로 절연층에 가압하여 적층하는 단계, 및 (c) 절연층이 노출되도록 제1 스템퍼의 일부를 제거하는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판의 제조방법은 이형공정을 필요로 하지 않는다.

상기 단계(a)는, (a1) 상기 제1 양각 패턴과 동일한 모양의 제2 양각 패턴이 형성된 제2 스템퍼를 제조하는 단계, (a2) 제2 스템퍼를 이용하여 제2 양각 패턴에 대응하는 음각 패턴이 형성된 제3 스템퍼을 제조하는 단계, (a3) 제3 스템퍼의 음각 패턴과 대응되는 상기 제1 양각 패턴이 형성된 전도성의 상기 제1 스템퍼를 제조하는 단계를 포함하여 진행될 수 있다. 이때, 상기 단계 (a1)과 단계 (a2) 사이에, 제2 스템퍼의 표면에 시드층을 적층하는 단계를 더 포함할 수 있다. 시드층은 비금속성의 제2 스템퍼에 적층되어 이후 도금공정을 용이하게 진행되도록 한다.

또한, 상기 단계(a2)와 단계(a3) 사이에, 상기 제3 스템퍼의 표면에 이형층을 적층하는 단계를 더 포함할 수 있다. 제3 스템퍼는 금속으로 제조되며 제3 스템퍼는 이후 금속성의 제1 스템퍼의 주형이 된다. 이때 제1 스템퍼를 제3 스템퍼로 부터 쉽게 분리하기 위해서는 이형층을 사용하는 것이 좋다.

상기 제2 스템퍼는 실리콘(Si)으로 형성된 것이 바람직한데, 실리콘은 미세 패턴을 형성하는데, 유리한 재질이다.

상기 제1 스템퍼에는 비아 패턴이 더 형성될 수 있으며, 이때, 비아 패턴은 상기 절연층의 두께보다 상기 제1 스템퍼의 표면에서 더 돌출되는 것이 바람직하다. 이는 절연층을 관통하기 위함이다. 상기 제1 스템퍼에는 이단 패턴이 더 형성될 수 있다. 이단 패턴은 직경이 다른 패턴이 이단으로 겹쳐져서 형성된 것으로서, 이후 솔더볼이 실장될 공간을 제공한다. 상기 비아 패턴과 상기 이단 패턴은 첨두형인 것이 절연층을 쉽게 관통하도록 한다.

한편, 상기 단계(b)는 상기 제1 스템퍼가 적층된 절연층의 타면에 금속판을 더 적층하는 단계를 더 포함할 수 있으며, 이때에는 상기 단계(c)에서 상기 금속판의 일부를 제거하여 회로 패턴을 형성하는 단계를 더 포함하는 것이 바람직하다.

이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 스템퍼를 이용한 인쇄회로기판의 제조방법의 실시예에 대하여 보다 상세하게 설명하도록 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 2는 본 발명의 바람직한 제1 실시예에 따른 제1 스템퍼의 제조 순서도이며, 도 3은 본 발명의 바람직한 제1 실시예에 따른 제1 스템퍼의 제조 공정도이다. 도 3을 참조하면, 제2 스템퍼(31), 시드층(32a) 이형층(32b), 제3 스템퍼(33), 양각 패턴(34a, 34c), 음각 패턴(34b), 제1 스템퍼(35)가 도시되어 있다.

도 2의 S21은 양각 패턴(34a)이 형성된 제2 스템퍼(31)를 제조하는 단계로서, 도 3의 (a)는 이에 상응하는 공정이다. 제2 스템퍼(31)에는 양각 패턴(34a)이 형성되어 있으며, 이는 이후의 회로 패턴이 될 제1 스템퍼(35)의 양각 패턴(34c)과 동일한 형상이다. 제2 스템퍼(31)는 실리콘(Si)을 식각하여 형성한다. 이와 같이 실리콘을 제2 스템퍼(31)의 재료로 이용하는 것은, 미세 패턴의 형성에 유리하기 때문이다. 따라서, 이와 동일한 목적이라면, 실리콘 이외에 다른 재질을 이용하여도 무방하다.

도 2의 S22는 제2 스템퍼(31)에 도금으로 양각 패턴(34a)에 대응하는 음각 패턴(34b)이 형성된 제3 스템퍼(33)를 제조하는 단계로서, 도 3의 (b)는 이에 상응하는 공정이다. 본 단계 전에 비금속성의 제2 스템퍼(31)의 표면에 시드층(32a)을 형성하여 도금이 원활히 이루어지도록 할 수 있다. 한편, 제3 스템퍼(33)는 전주(Electroforming) 방식으로 두꺼운 도금층을 형성하는 방식으로 제조하는 것이 좋다. 이러한 제3 스템퍼(33)를 금속성의 재질로 이용하는 것이 바람직한데, 이는 제3 스템퍼(33)가 추후 공정에서 반복적인 제1 스템퍼(35)를 형성하기 위한 틀로서 사용되기 때문에, 내구성이 좋아야 하기 때문이다. 따라서, 내구성이 좋은 재질이라면 금속이외에 다른 재질을 사용하더라도 좋다.

도 2의 S23은 제3 스템퍼(33)의 음각 패턴(34b)과 대응되는 양각 패턴(34c)이 형성된 전도성의 제1 스템퍼(35)를 제조하는 단계로서, 도 3의 (d), (e)는 이에 상응하는 공정이다. 본 단계에 제3 스템퍼(33)에 도금으로 제1 스템퍼(35)를 제조한다. 제3 스템퍼(33)와 제1 스템퍼(35)는 모두 금속성의 재질이므로, 추후에 공정 에서 분리하기 위하여 이형층(32b)을 제3 스템퍼(33)의 표면에 적층하는 것이 좋다. 이형층(32b)은 전도성 재질로서 시드층의 역할도 동시에 하는 것이 좋다.

도 4는 본 발명의 바람직한 제2 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조방법의 순서도이며, 도 5a는 본 발명의 바람직한 제2 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도이다. 도 5a를 참조하면, 제1 스템퍼(51), 양각 패턴(51a), 절연층(52), 연마기(55)가 도시되어 있다.

도 4의 S41은 양각 패턴(51a)이 형성된 전도성의 제1 스템퍼(51)를 제조하는 단계로서, 본 실시예의 제1 스템퍼(51)는 도 3의 실시예와 같은 방식으로 제조한다.

도 4의 S42는 절연층(52)에 양각 패턴(51a)이 형성된 전도성의 제1 스템퍼(51)를 가압하여 적층하는 단계로서, 도 5a의 (a)는 이에 상응하는 공정이다. 본 실시예의 제1 스템퍼(51)는 전도성 소재로 되어 있다. 이러한 전도성 소재는 금속이 좋으며, 금속 중에서 구리를 사용하는 것이 전도성과 비용면에서 유리하다. 양각 패턴(51a)은 이후 회로 패턴이 될 부분이기 때문에 미세 패턴인 것이 좋다.

한편, 적층공정에서 절연층(52)에 대한 온도 제어가 중요하다. 이는 온도에 따라 절연층(52)의 경도가 변화하기 때문이다. 따라서 이를 잘 제어하면 보다 안정적으로 적층공정이 진행된다. 도 5b는 적층공정시 절연층(52)에 가해지는 온도의 변화와 이에 따른 절연층(52)과 제1 스템퍼(51)에 가해지는 압력을 나타낸 그래프이다. 절연층(52)이 열경화성 수지일 경우 최저 점도를 유지하는 온도가 있다. 이 는 열경화성 수지의 종류마다 다른데, 이를 이용하여 최저 점도 상태에서 제1 스템퍼(51)와 절연층(52)에 압력을 가하는 방식으로 공정을 진행한다. 본 실시예의 경우 65℃에서 절연층(52)이 최저 점도를 유지하기 때문에 그 지점에서 압력이 가해진다.

도 4의 S43은 제1 스템퍼(51)의 일부를 절연층(52)이 노출되도록 제거하는 단계로서, 도 5a의 (b)는 이에 상응하는 공정이다. 본 실시예는 기계적인 방법으로 제1 스템퍼(51)의 일부분을 제거하나, 이에 한정하지 않고 화학적인 에칭으로도 가능하다. 이와 같이 제1 스템퍼(51)의 일부분을 제거하면 절연층(52)이 노출된다. 또한, 양각 패턴(51a)은 절연층(52) 내부에 함침되며, 이는 인쇄회로기판(50)에서 회로 패턴이 된다.

도 6은 본 발명의 바람직한 제3 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도이다. 도 6을 참조하면, 제1 스템퍼(61), 양각 패턴(61a), 비아 패턴(61b), 절연층(62), 금속판(63), 연마기(65)가 도시되어 있다.

본 실시예는 양각 패턴(61a)과 양각 패턴(61a)보다 더 돌출된 비아 패턴(61a)이 형성된 제1 스템퍼(61)를 이용하여, 비아와 회로 패턴을 한번에 형성하는 인쇄회로기판 제조 방법이다.

도 6의 (a)는 금속판(63)과 제1 스템퍼(61) 사이에 절연층(62)을 개재하여 정렬하는 공정을 도시한 것이다. 정렬 후 압착하면, 도 6의 (b)와 같이 제1 스템퍼(61)에 형성된 양각 패턴(61a)과 비아 패턴(61b)은 절연층(62)을 뚫고 들어가게 된다. 이때, 비아 패턴(61b)은 절연층(62)을 관통하여 금속판(63)과 전기적으로 연결된다. 비아 패턴(61b)이 절연층(62)을 관통하기 위해서는 첨두형의 형태를 가지는 것이 좋다. "첨두형"은 끝이 뾰족한 형태로서 절연층(62)을 쉽게 관통하게 된다. 또한, 절연층(62)의 두께보다 더 돌출되는 것이 금속판(63)과의 접촉성을 좋게 한다. 한편, 이러한 제1 스템퍼(61)는 도 5의 실시예에서 설명한 바와 같이 금속성의 재질을 사용하는 것이 좋다.

도 6의 (b)는 제1 스템퍼(61)의 일부를 제거하여 절연층(62)을 제거하는 공정이다. 제1 스템퍼(61)를 제거하는 방법은 연마기(65)를 이용한 기계적인 방법을 사용하는 것도 좋고, 화학적인 방법을 이용하여 제거하는 것도 좋다. 이와 같이 제1 스템퍼(61)를 제거하는 공정이 끝나면 도 6의 (c)와 같이 양극 패턴(61a)은 회로 패턴이 되고, 비아 패턴(61b)은 비아가 되어 상하면의 회로 패턴(63a)을 전기적으로 연결하게 된다.

도 6의 (c) 공정 이후에 금속판(63)을 제거하여 회로 패턴(63a)을 추가적으로 형성할 수 있다.

도 7은 본 발명의 바람직한 제4 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도이다. 도 7을 참조하면, 제1 스템퍼(71), 양각 패턴(71a), 비아 패턴(71b), 이단 패턴(71c), 절연층(72), 금속판(73)이 도시되어 있다.

본 실시예에 따른 인쇄회로기판 제조공정은 도 6의 실시예와 전반적으로 동일하나, 제1 스템퍼(71)에 이단 패턴(71c)이 추가적으로 형성된 것을 특징으로 한 다. 이단 패턴(71c)은 직경이 다른 양각의 패턴이 동일한 위치에 형성된 것으로서, 도 7의 (a)와 같은 형상이다. 이단 패턴(71c)은 첨두형의 형태인 것이 절연층(72)에 적층하기에 좋다. 이단 패턴(71c)은 제1 스템퍼(71)가 제거되면 도 7의 (c)와 같이 표면이 넓은 형태의 패턴이 된다. 이러한 패턴은 후에 솔더볼을 접속할 수 있는 단자부가 될 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대해 설명하였지만, 해당기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

상술한 바와 같이 본 발명의 바람직한 실시예에 따르면, 복재 방법을 통하여 제1 스템퍼를 다량으로 생산할 수 있고, 이러한 제1 스템퍼는 양각 패턴이 그대로 회로 패턴이 되므로, 별도의 이형처리가 필요 없다. 결과적으로 이형처리 후 이루어지는 디스미어 공정이 필요 없게 되는 등 이형처리로 인한 제품의 불량을 근본적으로 해결할 수 있다.

또한, 회로 패턴을 형성하기 위한 추가적인 공정이 필요하지 않아, 공정의 효율성이 증가한다.

Claims

(a) 제1 양각 패턴이 형성된 전도성의 제1 스템퍼를 제조하는 단계;

(b) 상기 제1 스템퍼를 제1 양각 패턴 방향으로 절연층을 가압하여 적층하는 단계; 및

(c) 상기 절연층이 노출되도록 상기 제1 스템퍼의 일부를 제거하는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 단계(a)는,

(a1) 상기 제1 양각 패턴과 동일한 모양의 제2 양각 패턴이 형성된 제2 스템퍼를 제조하는 단계;

(a2) 상기 제2 스템퍼를 이용하여 상기 제2 양각 패턴에 대응하는 음각 패턴이 형성된 제3 스템퍼를 제조하는 단계;

(a3) 상기 제3 스템퍼를 이용하여 상기 음각 패턴과 대응되는 상기 제1 양각 패턴이 형성된 전도성의 상기 제1 스템퍼를 제조하는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판의 제조방법.
제2항에 있어서,

상기 단계 (a1)과 단계 (a2) 사이에,

상기 제2 스템퍼의 표면에 시드층을 적층하는 단계를 더 포함하는 스템퍼를 이용한 인쇄회로기판의 제조방법.
제2항에 있어서,

상기 단계(a2)와 단계(a3) 사이에,

상기 제3 스템퍼의 표면에 이형층을 적층하는 단계를 더 포함하는 스템퍼를 이용한 인쇄회로기판의 제조방법.
제2항에 있어서,

상기 제2 스템퍼는 실리콘(Si)으로 형성된 것을 특징으로 하는 스템퍼를 이용한 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 제1 스템퍼에는 비아 패턴이 더 형성된 것을 특징으로 하는 스템퍼를 이용한 인쇄회로기판의 제조방법.
제6항에 있어서,

상기 비아 패턴은 상기 절연층의 두께보다 상기 제1 스템퍼의 표면에서 더 돌출된 것을 특징으로 하는 스템퍼를 이용한 인쇄회로기판의 제조방법.
제6항 또는 제7항에 있어서,

상기 비아 패턴은 첨두형인 것을 특징으로 하는 스템퍼를 이용한 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 제1 스템퍼에는 이단 패턴이 더 형성된 것을 특징으로 하는 스템퍼를 이용한 인쇄회로기판의 제조방법.
제9항에 있어서,

상기 이단 패턴은 첨두형인 것을 특징으로 하는 스템퍼를 이용한 인쇄회로기판의 제조방법.
제6항 또는 제9항에 있어서,

상기 단계(b)는 상기 제1 스템퍼가 적층된 절연층의 타면에 금속판을 더 적층하는 단계를 더 포함하는 스템퍼를 이용한 인쇄회로기판의 제조방법.
제11항에 있어서,

상기 단계(c)에는,

상기 금속판의 일부를 제거하여 회로 패턴을 형성하는 단계를 더 포함하는 스템퍼를 이용한 인쇄회로기판의 제조방법.