JP4191740B2

JP4191740B2 - インプリント法を利用した印刷回路基板の製造方法

Info

Publication number: JP4191740B2
Application number: JP2006019262A
Authority: JP
Inventors: ジョ・ジェチュン; メン・イルサン; イ・チュングン; ナ・スンヒョン
Original assignee: 三星電機株式会社
Priority date: 2005-04-20
Filing date: 2006-01-27
Publication date: 2008-12-03
Anticipated expiration: 2026-01-27
Also published as: US20060240360A1; US7666292B2; KR100632553B1; JP2006303438A

Description

本発明は印刷回路基板の製造方法に関するもので、より具体的には多数の金型を利用して大面積のパターンを均一に形成し、多数の金型を順次分離させて金型と絶縁層の間の離形問題の発生を防止するためのインプリント法を利用した印刷回路基板の製造方法に関する。

最近、半導体チップの高密度化及び信号伝達速度の高速化に対応するための技術として、ＣＳＰ（Chip−Sized Package）実装又はワイヤボンディング（wire bonding）実装の代わりに半導体チップを印刷回路基板に直接実装する技術に対する要求が大きくなっている。印刷回路基板に半導体チップを直接実装するために、半導体の高密度化に対応することができる高密度及び高信頼性の印刷回路基板開発が必要である。

高密度及び高信頼性の印刷回路基板に対する要求仕様は半導体チップの仕様と密接に連関されており、回路の微細化、高度の電気特性、高速信号伝逹構造、高信頼性、高機能性などの多くの課題がある。このような要求仕様に対応するために、微細回路パターン及びマイクロビアホールを形成することができる印刷回路基板技術が要求されている。

一般的に、印刷回路基板の製造方法は高い生産性と低い製造費用などの長所があるフォトリソグラフィ法（photo−lithography process）を利用している。フォトリソグラフィ法はフォトレジスト（photo−resist）を基板上に一定な厚さに塗布する工程、特定部分を露光及び現像する工程、メッキ工程を通じて導電性物質を充填する工程、残余フォトレジストを剥離する工程、及びエッチング工程を利用して無電解メッキされた導電性物質を取り除く工程などを通じて印刷回路基板上に微細回路パターンを形成してきた。

しかし、従来のフォトリソグラフィ法を利用した印刷回路基板の製造方法は回路パターンの幅及び回路パターン間の間隔であるＬ／Ｓ（Line／Space）を１０μｍ／１０μｍ以下で製造する場合、二つ深刻な問題点が発生することがある。

一番目で、従来のフォトリソグラフィ法を利用した印刷回路基板の製造方法はＬ／Ｓが１０μｍ／１０μｍ以下で製造する工程でフォトレジストと基板の間の境界面で接着力の限界が発生する問題点があり得る。

二番目で、従来のフォトリソグラフィ法を利用した印刷回路基板の製造方法は無電解メッキされた導電性物質をとり除く工程で回路パターン部分のアンダーカット（undercut）が発生するために形成された微細回路パターンが断線又はデ−ラミネイション（delimination）される問題点があり得る。

このような問題点を乗り越えるために、米国特許第４９１２８４４号、米国特許公開番号第２００４／００４６２８８号と第２００４／０１１８５９４号、及び日本特許公開番号第２００１−２３０５２６号、第２００１−３２０１５０号と第２００４−１５２９３４号等にインプリント法を利用した印刷回路基板の製造方法が提案されてある。

しかし、大量生産のために、約４０５ｍｍ×５１０ｍｍ以上の大面積の印刷回路基板にインプリント法を利用して回路パターンを形成する場合、従来のインプリント法を利用した印刷回路基板の製造方法は次のような三つの深刻な問題点が発生した。

一番目に、従来のインプリント法を利用した印刷回路基板の製造方法は基板（又はエポキシ樹脂）に大面積の金型（又はスタンパー）から転写するために、均一な回路パターンを形成しにくい問題点があった。

二番目に、従来のインプリント法を利用した印刷回路基板の製造方法は基板（又はエポキシ樹脂）から大面積の金型（又はスタンパー）を分離させる離形工程で金型（又はスタンパー）と基板（又はエポキシ樹脂）の間に接着現象が発生するために、基板（又はエポキシ樹脂）に転写されたパターンが損傷されやすく、事前に設計された微細回路パターンを形成しにくい問題点もあった。

三番目に、従来のインプリント法を利用した印刷回路基板の製造方法は大面積の金型（又はスタンパー）を製作しなければならないために、金型（又はスタンパー）の設計変更が容易でなく、設計変更時に時間と費用が多く要求される問題点もあった。

米国特許登録第４９１２８４４号米国特許公開公報第２００４―００４６２８８号米国特許公開公報第２００４―０１１８５９４号日本特許公開公報第２００１−２３０５２６号日本特許公開公報第２００１−３２０１５０号日本特許公開公報第２００４−１５２９３４号

前記のような問題点を解決するための本発明の第１技術的課題は均一な回路パターンを形成することができるインプリント法を利用した印刷回路基板の製造方法を提供することである。また本発明の第２技術的課題は離形問題が発生しないインプリント法を利用した印刷回路基板の製造方法を提供することである。さらに、本発明の第３技術的課題は金型の設計変更が容易で、設計変更時に時間と費用を節減できるインプリント法を利用した印刷回路基板の製造方法を提供することである。

前記目的を果たすための本発明によるインプリント法を利用した印刷回路基板の製造の第１の方法は、（Ａ）それぞれ回路パターンに対応するパターンが形成されている多数の金型と、絶縁層が積層されたベース基板を整列させる工程と、（Ｂ）前記絶縁層に前記多数の金型から転写させて、前記絶縁層を硬化させる工程と、（Ｃ）前記絶縁層から前記金型を分離させることで、前記絶縁層に回路パターンの溝を形成する工程と、（Ｄ）前記絶縁層及び前記回路パターンの溝内部に無電解導電層を形成する工程と、（Ｅ）前記無電解導電層に電解メッキ層を形成する工程と、及び（Ｆ）前記絶縁層が露出されるまで、前記無電解導電層及び電解メッキ層を研磨する工程を含み、前記（Ｃ）工程の前記絶縁層から前記金型を分離させる工程は前記絶縁層から一つ以上の金型を順次に分離させることを特徴とする。

また、第２の方法は前記（Ｂ）工程の前記絶縁層に前記多数の金型から転写させる工程と前記絶縁層を硬化させる工程が同時に成り立つことを特徴とする。

本発明によるインプリント法を利用した印刷回路基板の製造方法は多数の金型を利用し、均一な圧力で絶縁層に回路パターンの溝を形成するので、以後の工程で均一な回路パターンを形成することができる效果がある。

また、本発明によるインプリント法を利用した印刷回路基板の製造方法は多数の金型を絶縁層から順次に分離させることで、金型と絶縁層の間の接着力が減少され、金型と絶縁層の間の分離が容易となる効果もある。

さらに、本発明によるインプリント法を利用した印刷回路基板の製造方法は大きさが小さい多数の金型を製作して使うので、金型の設計変更が容易であり、設計変更の時製作時間と製作費用を節減することができる効果もある。

前記技術的課題を解決するために、本発明によるインプリント法を利用した印刷回路基板の製造方法は（Ａ）それぞれ回路パターンに対応するパターンが形成されている多数の金型と、絶縁層が積層されたベース基板を整列させる工程と、（Ｂ）前記絶縁層に前記多数の金型から転写させて、前記絶縁層を硬化させる工程と、（Ｃ）前記絶縁層から前記金型を分離させることで、前記絶縁層に回路パターンの溝を形成する工程と、（Ｄ）前記絶縁層及び前記回路パターンの溝内部に無電解導電層を形成する工程と、（Ｅ）前記無電解導電層に電解メッキ層を形成する工程と、及び（Ｆ）前記絶縁層が露出するまで、前記無電解導電層及び電解メッキ層を研磨する工程を含むことを特徴とする。

本発明によるインプリント法を利用した印刷回路基板の製造方法の前記（Ｂ）工程の前記絶縁層に前記多数の金型から転写させる工程と前記絶縁層を硬化させる工程は同時に成り立つのが望ましい。

また、本発明によるインプリント法を利用した印刷回路基板の製造方法の前記（Ｃ）工程の前記絶縁層から前記金型を分離させる工程は前記絶縁層から一つ以上の金型を順次に分離させることが望ましい。以下、図面を参照して本発明によるインプリント法を利用した印刷回路基板の製造方法について詳しく説明する。

図１は本発明の実施例によるインプリント法を利用した印刷回路基板の製造方法のフローチャートで、図２Ａないし図２Ｆは本発明の実施例によるインプリント法を利用した印刷回路基板の流れを現わす断面図である。

図１に現わしたように、本発明によるインプリント法を利用した印刷回路基板の製造方法は多数の金型及びベース基板整列工程（Ｓ１１０）、ベース基板の絶縁層に多数の金型転写工程（Ｓ１２０）、ベース基板の絶縁層から順に金型分離工程（Ｓ１３０）、無電解銅メッキ層形成工程（Ｓ１４０）、電解銅メッキ層形成工程（Ｓ１５０）及び表面研磨工程（Ｓ１６０）を含んで成り立つ。

より具体的には、図２Ａのように、それぞれネガティヴ（negative）の形態の回路パターンが形成されていて一定な大きさを持つ多数の金型（２０１〜２０９）と絶縁層（１２０）が積層されたベース基板（１１０）を整列させる（Ｓ１１０）。

ここで、ベース基板（１１０）は積層された絶縁層（１２０）を支持する支持部材にすることができるし、絶縁層（１２０）が積層される表面に所定の回路パターンが形成されている基板であることもある。

また、絶縁層（１２０）は半硬化状態の絶縁材料であり、ビスマレイミド（bismaleimide）、エポキシ（epoxy）、ポリカーボネート（polycarbonate）、ポリエステル（polyester）及びポリイミド（polyimide）などが使われる。

また、金型（２０１〜２０９）は硝子、石英（quartz）、ポリマー（polymer）などの透明な材質の金型を使うことができるし、半導体物質、セラミックス、金属、ポリマーなどの不透明な材質の金型も使うことができる。

このような金型（２０１〜２０９）の作り方は多数の板材（plate）の一方の表面をそれぞれ加工してネガティヴ形態の回路パターンを製作することができる。この時、多数の金型（２０１〜２０９）を一つのマスター（master）を利用して大量に製作することができるので、金型（２０１〜２０９）の設計変更が容易で、設計変更時に製作時間が短縮されて製作費用が安くなる。

ここで板材形態の素材の一方の表面を加工する方法は電子ビームリソグラフィー（electron beam lithography）、フォトリソグラフィ（photo−lithography）、ダイシング（dicing）、レーザー、ＲＩＥ（Reactive Ion Etching）などを利用することができる。

このように製作される多数の金型（２０１〜２０９）はお互いに同一なネガティヴ形態の回路パターンが形成されることができるし、それぞれ異なるネガティヴ形態の回路パターンが形成されることもある。

図２Ｂのように、ベース基板（１１０）の絶縁層（１２０）にネガティヴ形態の回路パターンがそれぞれ形成された多数の金型（２０１〜２０９）から転写させる（Ｓ１２０）。この時、１０℃〜２００℃の温度、望ましくは８０℃〜１２０℃の温度で、１〜６０分間５〜１００barの圧力を金型（２０１〜２０９）とベース基板（１１０）の間に加えて絶縁層（１２０）を硬化させる。

他の実施例で、金型（２０１〜２０９）又はベース基板（１１０）の材質が透明な材質である場合、金型（２０１〜２０９）又はベース基板（１１０）を通じて熱の代わりに光（例えば、紫外線）を照射して絶縁層（１２０）を硬化させることもできる。

図２Ｃのように、ベース基板（１１０）の硬化された絶縁層（１２０）から順次、多数の金型（２０１〜２０９）を分離させることで、硬化された絶縁層（１２０）に回路パターンの溝（Ａ）を形成する（Ｓ１３０）。この時、金型（２０１〜２０９）と絶縁層（１２０）の間の接着力によって回路パターンの溝（Ａ）が損傷されない限り、一つ以上の金型（２０１〜２０９）を順次、分離させるのが望ましい。

このように、多数の金型（２０１〜２０９）が硬化された絶縁層（１２０）から順次、分離されることによって、金型（２０１〜２０９）と絶縁層（１２０）の間の接着力が最小化されるので、金型（２０１〜２０９）と絶縁層（１２０）の間の分離が容易である。従って、ベース基板（１１０）の硬化された絶縁層（１２０）に形成される回路パターンのホーム（Ａ）が損傷されない。

また、上述した図２Ｂ及び図２Ｃに図示された工程で、本発明は決まった大きさに製作された多数の金型（２０１〜２０９）をベース基板（１１０）の絶縁層（１２０）に転写させるので、それぞれの金型（２０１〜２０９）に加えられる圧力を調節し易くなって、絶縁層（１２０）に回路パターンの溝（Ａ）を均一に形成することができる。従って、約４０５ｍｍ×５１０ｍｍ以上の大面積のベース基板（または印刷回路基板）で均一な回路パターンを形成することができる。

図２Ｄのように、回路パターン（１５０）を形成して電解銅メッキを遂行するために、硬化された絶縁層（１２０）及び回路パターンの溝（Ａ）内部に無電解銅メッキ層（１３０）を形成する（Ｓ１４０）。

ここで無電解銅メッキ層（１３０）形成工程は脱脂（cleanet）工程、ソフトエッチング（soft etching）工程、触媒処理を行う前の前処理工程である予備触媒処理（pre−catalyst）工程、活性化（accelerator）のための触媒処理工程、無電解銅メッキ工程及び酸化防止処理工程を含む触媒析出方式を利用することができる。

他の方法で、無電解銅メッキ層（１３０）形成工程はプラズマ等によって発生される気体のイオン粒子（例えば、Ａｒ^＋）を銅ターゲット（copper target）に衝突させることで、硬化された絶縁層（１２０）及び回路パターンの溝（Ａ）内部に無電解銅メッキ層（１３０）を形成するスパッタリング（sputtering）方式を利用することもできる。したがって、本発明において、無電解銅メッキまたは無電解導電層とは化学メッキだけでなく、電解でない方法で銅又は導電被膜を形成することを意味する。

図２Ｅのように、回路パターンの溝（Ａ）に導電性物質を充填するために、無電解銅メッキ層（１３０）の全面に電解銅メッキ層（１４０）を形成する（Ｓ１５０）。

ここで電解銅メッキ層（１４０）を形成する方法は基板を銅メッキ作業桶に浸漬させた後直流整流器を利用して電解銅メッキを実行する。このような電解銅メッキはメッキされる面積を計算して直流整流器に適当な電流を流して銅を析出する方式を使うのが望ましい。

電解銅メッキ工程は銅メッキ層の物理的特性が無電解銅メッキ層より優秀で、厚い銅メッキ層を形成するのに容易い長所がある。

このような電解銅メッキ層（１４０）を形成するための銅メッキ引入線は別に形成された銅メッキ引入線を使うことができるが、本発明による望ましい実施例で、電解銅メッキ層（１４０）を形成するための銅メッキ引入線は無電解銅メッキ層（１３０）を使うのが望ましい。

図２Ｆのように、不必要な銅メッキ層をとり除くために、硬化された絶縁層（１２０）が露出するまで無電解銅メッキ層（１３０）と電解銅メッキ層（１４０）で成り立った銅メッキ層表面を研磨することで、銅メッキ層（１３１、１４１）で充填された回路パターン（１５０）を形成する（Ｓ１６０）。

ここで表面研磨工程は化学的な反応作用及び機械的な研磨を通じて表面を研磨する化学−機械的研磨（Chemical−Mechanical Polishing）工程等を使うことができる。この化学−機械的研磨工程は基板を研磨パッド表面と接触を維持した状態で研磨液（slurry）を供給することで、基板表面を化学的に反応させることと同時に、研磨パッドが附着された研磨テーブルと基板を固定させる研磨ヘッドの相対的な運動を通じて物理的に基板表面を平坦化させる。

以後、絶縁層積層工程、多数の金型及びベース基板整列工程、ベース基板の絶縁層に多数の金型転写工程、ベース基板の絶縁層から順次的な金型分離工程、無電解銅メッキ層形成工程、電解銅メッキ層形成工程及び表面研磨工程を要する層数だけ繰り返して遂行する。その次に、ソルダーレジスト（solder resist）形成工程、ニッケル／金メッキ工程及び外郭形成工程などを遂行すれば、本発明による印刷回路基板（１００）が製造される。

一方、本発明によるインプリント法を利用した印刷回路基板の製造方法で、銅メッキ層は純粋な銅メッキ層に限定されるのではなくて、銅を主成分にするメッキ層を意味する。これはＥＤＡＸ（Energy Dispersive Analysis of X-rays）のような分析装備を通じてその化学的造成を分析することで確認することができる。

また、本発明によるインプリント法を利用した印刷回路基板の製造方法で、メッキ層は銅（Cu）に限定されるのではなくて、使用目的または用途によって金（Au）、ニッケル（Ni）、錫（Sn）などの導電性物質を主成分にするメッキ層が形成されることもある。

以上で本発明に対して説明したが、これは一つの実施例に過ぎなくて、本発明の技術的思想の範囲内でいくらでも多様な変化及び変形が可能なことは本技術分野で通常的に熟練された当業者には明らかである。しかし、このような変化及び変形が本発明の範囲内に属するということは本願発明の特許請求範囲を通じて確認することができる。

本発明の実施例によるインプリント法を利用した印刷回路基板の製造方法のフローチャート。図２Ａは本発明の実施例によるインプリント法を利用した印刷回路基板のフローチャートを現わす断面図。図２Ｂは本発明の実施例によるインプリント法を利用した印刷回路基板のフローチャートを現わす断面図。図２Ｃは本発明の実施例によるインプリント法を利用した印刷回路基板のフローチャートを現わす断面図。図２Ｄは本発明の実施例によるインプリント法を利用した印刷回路基板のフローチャートを現わす断面図。図２Ｅは本発明の実施例によるインプリント法を利用した印刷回路基板のフローチャートを現わす断面図。図２Ｆは本発明の実施例によるインプリント法を利用した印刷回路基板のフローチャートを現わす断面図。

符号の説明

１００印刷回路基板１１０ベース基板
１２０絶縁層１３０、１３１無電解銅鍍金層
１４０、１４１電解銅鍍金層１５０回路パターン
２０１〜２０９金型Ａ回路パターンの溝

Claims

（Ａ）それぞれ回路パターンに対応するパターンが形成されている多数の金型および絶縁層が積層されたベース基板を整列させる工程と、
（Ｂ）前記絶縁層に前記多数の金型から転写させて、前記絶縁層を硬化させる工程と、
（Ｃ）前記絶縁層から前記金型を分離させることで、前記絶縁層に前記回路パターンの溝を形成する工程と、
（Ｄ）前記絶縁層及び前記回路パターンの溝内部に無電解導電層を形成する工程と、
（Ｅ）前記無電解導電層に電解メッキ層を形成する工程と、及び
（Ｆ）前記絶縁層が露出されるまで、前記無電解導電層及び電解メッキ層を研磨する工程を含み、
前記（Ｃ）工程の前記絶縁層から前記金型を分離させる工程は前記絶縁層から一つ以上の金型を順次に分離させることを特徴とするインプリント法を利用した印刷回路基板の製造方法。
前記（Ｂ）工程の前記絶縁層に前記多数の金型から転写させる工程と前記絶縁層を硬化させる工程が同時に成り立つことを特徴とする請求項１に記載のインプリント法を利用した印刷回路基板の製造方法。