JP5640667B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP5640667B2 JP5640667B2 JP2010249100A JP2010249100A JP5640667B2 JP 5640667 B2 JP5640667 B2 JP 5640667B2 JP 2010249100 A JP2010249100 A JP 2010249100A JP 2010249100 A JP2010249100 A JP 2010249100A JP 5640667 B2 JP5640667 B2 JP 5640667B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- circuit board
- wiring
- layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
基板の最上面に積層された絶縁樹脂層に、複数の凹状パターンを形成する工程と、
前記凹状パターンの内部及び前記絶縁樹脂層表面上に、無電解めっき用触媒金属膜を形成する工程と、
前記絶縁樹脂層表面上の前記無電解めっき用触媒金属膜を除去する工程と、
前記凹状パターンの前記内部に無電解めっきを行う工程と、
を有することを特徴とする。
(実施例)
(1)本実施例における金型の製作
まず、本発明の回路基板を製作するための金型を形成する。図1は、金型を製作する工程を示す断面模式図である。図1(1)に示すように、シリコン基板1の上側全面にフォトレジスト2を塗布し、これをベークする。次いで図1(2)に示すように、フォトマスク3を用いてパターン露光し、これを現像処理して、図1(3)に示すように、レジストパターン4を得る。そして図1(4)に示すように、レジストパターン4のレジスト開口部5を通してシリコン基板1をエッチングし、溝6を形成、さらに、図1(5)に示すように、レジストパターン4を剥離することで、溝6が形成されたシリコン基板1からなる母型7を得る。
(2)本実施例における回路基板の製作
(実施例その1)
図2〜図4は、本発明の回路基板の実施例その1の製作工程を説明するための断面模式図である。
(実施例その2)
上記実施例においては、図2(4)以降における、凹状パターン形成樹脂層13表面のパラジウム膜14の除去に関し、直接的な研磨によって除去し、図2(5)の除去後の状況を得る方法を適用した。この場合、付着形成されたパラジウム膜14の樹脂への付着強度が高いものとは必ずしもいえないため、研磨条件によっては凹部内部のパラジウム膜も剥離する危険がある。
(実施例その3)
実施例その1においては、図3(6)で完成した微細銅配線16の無電解めっき銅15の表面に、図3(10)において無電解銅めっき膜19が形成され、この無電解銅めっき膜19が図4(15)において除去されるといった工程をとった。このため微細銅配線16の表面がダメージを受け易いといったことが生じる可能性があった。
(実施例その4)
図8に、本発明の製造方法によって製作された回路基板26の全体構成例の断面模式図を示す。図8において、コア層27は本基板の上下面を接続する複数のスルーホール28を有し、それらの両終端にコア層電極パッド30が形成される。コア層27の両面には何層かの(本例では二層の)ビルドアップ樹脂層29が積層され、ビルドアップ層内配線31とコア層電極パッド30に接続するビルドアップ層内ビア32が形成され、各端部には電極パッド10が形成される。更にその上に何層かの(本例では二層の)樹脂層11が形成され、その内部に樹脂層内配線33、樹脂層内ビア34、電極パッド10が形成され、最上層の樹脂層11には、微細銅配線16と、電極パッド10と接続するビア22、そのビア22上に表面電極23が形成される。実施例その1〜その3で説明した回路基板断面模式図は、本図の点線内の個所を示すものといえる。
2 フォトレジスト
3 フォトマスク
4 レジストパターン
5 レジスト開口部
6、12 溝
7 母型
8 ニッケルめっき膜
9 金型
10 電極パッド
11 樹脂層
13 凹状パターン形成樹脂層
14 パラジウム膜
15 無電解めっき銅
16 微細銅配線
17 感光性樹脂層パターン
18 ビア孔
19 無電解銅めっき膜
20 電解めっき銅
21 Ni−Auめっき層
22 ビア
23 表面電極
24 樹脂保護層
25 樹脂フィルム
26 回路基板
27 コア層
28 スルーホール
29 ビルドアップ樹脂層
30 コア層電極パッド
31 ビルドアップ層内配線
32 ビルドアップ層内ビア
33 樹脂層内配線
34 樹脂層内ビア
101 金型
102 配線用突起部
103 ビア用突起部
104 電極パッド
105 絶縁樹脂板
106 配線用溝部
107 ビア用孔部
108 銅めっき層
109 配線
110 ビア
Claims (3)
- 基板の最上面に積層された絶縁樹脂層に、少なくとも凹状部を有するパターンを形成する工程と、
前記凹状部の内部及び前記絶縁樹脂層表面上に、無電解めっき用触媒金属膜を形成する工程と、
前記絶縁樹脂層表面上の前記無電解めっき用触媒金属膜を除去する工程と、
前記凹状部の前記内部に無電解めっきを行う工程とを有し、
前記除去する工程は、
前記凹状部の前記内部及び前記絶縁樹脂層表面上に形成された前記無電解めっき用触媒金属膜上に樹脂保護層を形成する工程と、
前記絶縁樹脂層表面上の前記無電解めっき用触媒金属膜を前記絶縁樹脂層表面上の前記樹脂保護層とともに研磨する工程と、
前記凹状部の前記内部の前記無電解めっき用触媒金属膜上の前記樹脂保護層を除去する工程とを有することを特徴とする回路基板の製造方法。 - 前記凹状部は、同一深さを有することを特徴とする請求項1記載の回路基板の製造方法。
- 前記凹状部を有するパターンを形成する工程は、前記凹状部と鏡像関係にある凸状部を有する金型を前記絶縁樹脂層に圧入する工程を含むことを特徴とする請求項1記載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010249100A JP5640667B2 (ja) | 2010-11-05 | 2010-11-05 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010249100A JP5640667B2 (ja) | 2010-11-05 | 2010-11-05 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012104521A JP2012104521A (ja) | 2012-05-31 |
JP5640667B2 true JP5640667B2 (ja) | 2014-12-17 |
Family
ID=46394625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010249100A Expired - Fee Related JP5640667B2 (ja) | 2010-11-05 | 2010-11-05 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5640667B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11242610B2 (en) | 2017-10-19 | 2022-02-08 | Kyushu University, National University Corporation | Plating method, bubble ejection member, plating apparatus, and device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9609751B2 (en) * | 2014-04-11 | 2017-03-28 | Qualcomm Incorporated | Package substrate comprising surface interconnect and cavity comprising electroless fill |
US10468342B2 (en) * | 2018-02-02 | 2019-11-05 | Compass Technology Company, Ltd. | Formation of fine pitch traces using ultra-thin PAA modified fully additive process |
CN109168251A (zh) * | 2018-11-23 | 2019-01-08 | 开平依利安达电子第三有限公司 | 一种带探针孔的pcb板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57128098A (en) * | 1981-01-30 | 1982-08-09 | Elna Co Ltd | Method of forming conductor circuit |
JPS62290194A (ja) * | 1986-06-09 | 1987-12-17 | 株式会社 サト−セン | プリント配線板の製法 |
JPS63196361A (ja) * | 1987-02-09 | 1988-08-15 | Nippei Toyama Corp | 穿孔仕上法 |
JPH06334351A (ja) * | 1993-05-19 | 1994-12-02 | Nippon Cement Co Ltd | 導体ペーストおよびそれを用いたセラミック多層配線基板 |
JPH08307057A (ja) * | 1995-05-10 | 1996-11-22 | Hitachi Ltd | 多層配線回路基板及びその製造方法 |
JPH11150366A (ja) * | 1997-11-18 | 1999-06-02 | Asahi Chem Ind Co Ltd | 逐次多層配線板の製造方法 |
JP2002093747A (ja) * | 2000-09-19 | 2002-03-29 | Sony Corp | 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置 |
-
2010
- 2010-11-05 JP JP2010249100A patent/JP5640667B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11242610B2 (en) | 2017-10-19 | 2022-02-08 | Kyushu University, National University Corporation | Plating method, bubble ejection member, plating apparatus, and device |
Also Published As
Publication number | Publication date |
---|---|
JP2012104521A (ja) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101067031B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101077380B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
JP5048005B2 (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
KR20010105366A (ko) | 다층 배선 기판의 제조 방법 | |
TWI487438B (zh) | 印刷電路板及其製造方法 | |
JP5640667B2 (ja) | 回路基板の製造方法 | |
JP2006196768A (ja) | 配線基板の製造方法 | |
TWI482549B (zh) | 印刷電路板之製造方法 | |
TWI471073B (zh) | 線路基板及其製作方法 | |
JP2006245213A (ja) | 配線基板の製造方法 | |
JP2006041029A (ja) | 配線基板及びその製造方法ならびに電子装置 | |
CN210928127U (zh) | 部件承载件 | |
KR20110088971A (ko) | 미세 피치의 인쇄회로기판 제조 방법 | |
KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
JP2007158069A (ja) | 半導体パッケージの外部接続構造及びその製造方法 | |
JP4191740B2 (ja) | インプリント法を利用した印刷回路基板の製造方法 | |
JP2006140216A (ja) | 両面回路基板およびその製造方法 | |
KR101039772B1 (ko) | 초박형 메탈 인쇄회로기판 제조 방법 | |
KR101136389B1 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
JP5419583B2 (ja) | 配線基板の製造方法 | |
KR100934107B1 (ko) | 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법 | |
JP2010087222A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP2007329325A (ja) | 配線基板の製造方法 | |
TWI691245B (zh) | 線路板的製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5640667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |