JP5640667B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP5640667B2
JP5640667B2 JP2010249100A JP2010249100A JP5640667B2 JP 5640667 B2 JP5640667 B2 JP 5640667B2 JP 2010249100 A JP2010249100 A JP 2010249100A JP 2010249100 A JP2010249100 A JP 2010249100A JP 5640667 B2 JP5640667 B2 JP 5640667B2
Authority
JP
Japan
Prior art keywords
resin layer
circuit board
wiring
layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010249100A
Other languages
English (en)
Other versions
JP2012104521A (ja
Inventor
阿部 知行
知行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010249100A priority Critical patent/JP5640667B2/ja
Publication of JP2012104521A publication Critical patent/JP2012104521A/ja
Application granted granted Critical
Publication of JP5640667B2 publication Critical patent/JP5640667B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、回路基板の製造方法に関する。
LSIなどの半導体素子における配線等の構成パターン幅はますます微細化し、昨今のLSIにおいては、その配線幅がサブミクロンレベルに達している。これに対し、それら半導体素子を実装するための回路基板においては、現状では、配線パターン幅が10数μm程度と、パターン微細化の点で大きな差がある。各種電子機器の高速化や携帯機器の更なる小型化のためには、回路基板上への半導体素子などの電子部品を高密度に実装する必要があり、この面からも、回路基板の配線パターン幅の縮小が要請されている。
回路基板の配線の形成方法としては、例えば、サブトラクティブ法、セミアディティブ法及びインプリント法などが知られる。サブトラクティブ法では、配線用導電膜上に形成したレジストパターンをマスクにして、その導電膜をウエットエッチングすることで配線を形成する。この方法では、エッチングが等方的に進行する。このため実現最小線幅が35μm程度であって、さらなる微細な配線形成には有効な方法とはいえない。
セミアディティブ法では、絶縁層上にシード層を形成した後、その上にめっき用レジストパターンを形成し、シード層に給電しながら、めっき用レジストパターンの開口部内に電解めっきによって導電膜を形成する。そして、めっき用レジストパターンを除去後、シード層をウエットエッチングすることにより、エッチングされずに残った導電膜によって配線が形成されることになる。
このような、セミアディティブ法は、前述のサブトラクティブ法に比較して、実現可能な配線幅をより縮小できるが、配線幅が、例えば5μm程度になると安定した形状に配線を形成することが容易ではなくなり、かつ配線と下地との密着性も劣化が生じてくる。そのため、セミアディティブ法は、配線幅が、10μm程度以上の配線に使用されるケースが多い。
これらに対し、インプリント法は、金型(スタンパ)の表面の凹凸を樹脂層に印刻することにより、樹脂層に配線溝やビア用の孔を形成し、その溝や孔にめっき法等により導電膜を埋め込み、配線やビアを形成する方法である。
図9に、インプリント法によって配線等を形成する回路基板の製造工程を説明するための断面模式図を示す。図9(1)は、インプリント法に用いる、金型101の例であり、この場合、配線用の形状を印刻するための配線用突起部102と、ビア用の形状を印刻するためのビア用突起部103を有する。この金型101は、例えばニッケル製であり、その製造方法は、後述の、図1で述べる方法と基本的に同一である。図9(2)に示すように、他の主面側に電極パッド104を有する絶縁樹脂板105を用意し、これの樹脂層を一度軟化させ、その表面に金型101を圧入させる。
図9(3)に示すように、そのまま絶縁樹脂板105を固化し、金型101を絶縁樹脂板105から剥離させる。その結果、絶縁樹脂板105には、金型101の配線用突起部102及びビア用突起部103の各突起部(凸状パターン)と鏡像関係にある、配線用溝部106及びビア用孔部107の各印刻部(凹状パターン)が形成される。そして図9(4)に示すように、これら印刻部(凹状パターン)内に銅を埋め込むように、例えば、無電解銅めっきを施した後、それを一方の電極として電気を通電する電解銅めっきを行うことにより、溝及び孔内を埋め込む厚い銅めっき層108を形成する。次いで図9(5)に示すように、絶縁樹脂板105上の余分な銅めっき層108を、例えば、CMP(Chemical Mechanical Polishing)などの研磨処理によって除去することにより、配線109や下層導電層104に接続するビア110が完成する。
なお、本製造工程の説明においては、電極パッド104を有する絶縁樹脂板105の例によって説明したが、電極パッド104が、層間絶縁樹脂層によって多層に形成されたコア層やビルドアップ層の一部と見做す回路基板の一部の上に形成されたものであり、絶縁樹脂板105の部分は、その多層の回路基板上に更に絶縁樹脂層が積層されたものと見做すことができる。従って、図9のような製造工程図は多層回路基板の製造工程の一工程でもあると考えられることから、今後の工程説明図で同様な簡単な層構成模式図を示す工程図が開示されるが、この絶縁樹脂板の個所は、樹脂層相当と見做し樹脂層として説明する。
このような、インプリント法による、回路基板の実現可能な配線幅は、例えば5μm以下の実現は比較的容易で、1μm〜サブミクロンレベルも可能とされる。
特開2007−36217号公報 特開2006−100463号公報 特開2005−5721号公報 特開2006−303438号公報
しかし、このようなインプリント法においては、厚く形成された銅めっき層の研磨が必須工程であり、それを、数μm〜サブミクロン幅の微細な幅の配線(この場合、配線膜厚も相応に薄くなるが)を形成する場合、配線部の銅めっき厚を精度良く、例えばサブミクロンレベルで均一になるように研磨する必要がある。実際の回路基板においては、多層レベルが上がるほど、基板の反り、うねりが生じており、上記のような高い研磨精度を実現することは技術的に非常に困難となっている。
そこで本発明の課題は、インプリント法による回路基板の配線形成において、上記のような研磨を必要とせず、微細で高精細な配線パターンなどが形成された回路基板の製造方法を提供することにある。
本発明の回路基板の製造方法は、
基板の最上面に積層された絶縁樹脂層に、複数の凹状パターンを形成する工程と、
前記凹状パターンの内部及び前記絶縁樹脂層表面上に、無電解めっき用触媒金属膜を形成する工程と、
前記絶縁樹脂層表面上の前記無電解めっき用触媒金属膜を除去する工程と、
前記凹状パターンの前記内部に無電解めっきを行う工程と、
を有することを特徴とする。
インプリント法による回路基板の配線形成において、絶縁樹脂層に印刻された凹状パターンの内部のみに無電解めっき用の触媒金属膜が形成された状態とし、この状態の回路基板に対して無電解めっきを実施して凹状パターン内を埋め込み、絶縁樹脂層の表面レベルまで銅が成長したところでめっきを終了させる。このため、めっき層の研磨を必要とせず、高精度の配線パターンを形成できる。
本発明に適用する金型の製造工程を説明する図 本発明の回路基板の製造工程(実施例その1)を説明する図(その1) 本発明の回路基板の製造工程(実施例その1)を説明する図(その2) 本発明の回路基板の製造工程(実施例その1)を説明する図(その3) 本発明の回路基板の製造工程(実施例その2)を説明する図 本発明の回路基板の製造工程(実施例その3)を説明する図(その1) 本発明の回路基板の製造工程(実施例その3)を説明する図(その2) 本発明の回路基板の製造方法による回路基板(実施例その4)を説明する図 従来のインプリント法による回路基板の製造工程を説明する図
以下に、本発明の実施の形態を、添付図を参照しつつ説明する。
(実施例)
(1)本実施例における金型の製作
まず、本発明の回路基板を製作するための金型を形成する。図1は、金型を製作する工程を示す断面模式図である。図1(1)に示すように、シリコン基板1の上側全面にフォトレジスト2を塗布し、これをベークする。次いで図1(2)に示すように、フォトマスク3を用いてパターン露光し、これを現像処理して、図1(3)に示すように、レジストパターン4を得る。そして図1(4)に示すように、レジストパターン4のレジスト開口部5を通してシリコン基板1をエッチングし、溝6を形成、さらに、図1(5)に示すように、レジストパターン4を剥離することで、溝6が形成されたシリコン基板1からなる母型7を得る。
溝6の形状は重要であり、これを形成するエッチングは、例えば、RIE(Reactive Ion Etching)によるドライエッチングを適用する。このとき、エッチングガスとして反応性ガスと不活性ガスの混合ガスを用いるが、反応性ガスとしては、F、SF、CF、Cなどのフッ素系ガスが適用可能である。ClまたはHを使用してもよい。不活性ガスとしては、例えば、Arガスが適用できる。ドライエッチングに代えて、フッ酸またはKOHなどのエッチング液を用いたウエットエッチングを用いてもよい。本実施例の溝6では、幅1.0μm、深さ0.5μmを有する単位溝を、溝の間隔1.0μmで数十本並列に配置したものを形成した。
次に、図1(6)に示すように、この母型7に、公知のニッケルの電鋳により、ニッケルめっき膜8を形成した。このときの膜厚は、基板上厚で、約0.3mmとした。
そして、図1(7)に示すように、ニッケルめっき膜8を母型7から、機械的に引き剥がしニッケルの金型9を得た。
(2)本実施例における回路基板の製作
(実施例その1)
図2〜図4は、本発明の回路基板の実施例その1の製作工程を説明するための断面模式図である。
図2(1)は、用意した、微細な凸状パターンを有する金型9(例えば、上述のニッケル製金型)を用い、図2(2)に示すように、銅膜の電極パッド10が形成された、図示されない基板上に、例えば樹脂層11を形成し、その上に金型9を圧入させたまま、樹脂層11のキュア処理を行って、固化させる。樹脂層11としては、例えば、エポキシ系樹脂、シリコーン系樹脂、シアネート系樹脂、ポリオレフィン系樹脂、アクリル系樹脂、ベンゾシクロブテンなどが適用できる。エポキシ系樹脂などの熱硬化性樹脂を使用する場合は、予め半硬化(Bステージ)の状態にあるフィルムを樹脂層としてラミネートし、これに金型圧入後、加熱して樹脂層を硬化させる。
そして、図2(3)に示すように、金型9を引き剥がして、金型9の凸部と鏡像関係にある凹部(図の樹脂層中の溝12)を有する、凹状パターン形成樹脂層13を持つ回路基板が形成される。
次に、この溝12中に金属(銅)を埋め込む工程となるが、先ず、この基板の凹状パターン形成樹脂層13表面を、前処理工程にて脱脂、マイクロエッチなどを実施後、触媒付与(キャタライザ)をして、図2(4)と図中一部拡大図に示すように、溝12内を含む凹状パターン形成樹脂層13表面にパラジウム膜14を析出させる。
そして、図2(5)に示すように、凹状パターン形成樹脂層13表面を研磨などによって、溝12内以外の部分に付着したパラジウム膜14を除去する。このときの研磨はCMPプロセスでもバフ研磨でもいずれでもよく、凹状パターン形成樹脂層13表面を100nm程度研磨除去すれば、表面のパラジウム膜14を取り除くことができる。
さらに、図3(6)に示すように、この基板をスクラブ洗浄し、アクチベータ処理してパラジウムを活性化した後、無電解銅めっき液中に浸漬して、溝12内に無電解めっき銅15を析出させ、溝12中を、凹状パターン形成樹脂層13表面まで充填する。こうして、無電解めっき銅15からなる、研磨処理を施さない、樹脂層11面中に埋め込まれた、微細銅配線16を形成することができる。
次に、図3(7)に示すように、表面に感光性樹脂フィルム(膜厚約10μm)をラミネートし、キュア後、フォトリソグラフィー技術を適用して、下層の電極パッド10の位置に合わせた開口部を有する感光性樹脂層パターン17を形成する。
そして、図3(8)に示すように、感光性樹脂層パターン17の開口部において、レーザ加工によって、凹状パターン形成樹脂層13を電極パッド10まで達するビア孔18を形成する。その後、図3(9)に示すように、感光性樹脂層パターン17を除去し、デスミア処理により加工残渣を除去する。
以後、セミアディティブプロセスにより、ビア孔18にめっき銅を埋め込み、ビア及びランドを形成する。すなわち、図3(10)に示すように、無電解銅めっき膜19を、シード層として形成し、その上に、図4(11)に示すように、再度、感光性樹脂層パターン17を形成し、図4(12)に示すように、ビア孔18を充填するように、電解めっき銅20を形成する。そして図4(13)に示すように、ビア孔18の電解めっき銅20上に、無電解ニッケルめっきと無電解金めっきを行って、表面電極である、Ni−Auめっき層21を形成し、図4(14)に示すように、感光性樹脂層パターン17を除去後、図4(15)に示すように、表面にある無電解銅めっき膜(シード層)19をエッチングして、表面に無電解めっき銅15からなる微細銅配線16と、電解めっき銅20を埋め込んだ、下部の電極パッド10と接続するビア22とその上の、Ni−Auめっき層21からなる表面電極23を有する回路基板が製造される。
(実施例その2)
上記実施例においては、図2(4)以降における、凹状パターン形成樹脂層13表面のパラジウム膜14の除去に関し、直接的な研磨によって除去し、図2(5)の除去後の状況を得る方法を適用した。この場合、付着形成されたパラジウム膜14の樹脂への付着強度が高いものとは必ずしもいえないため、研磨条件によっては凹部内部のパラジウム膜も剥離する危険がある。
図5は、それに対処する、実施例その2の工程を説明するための断面模式図である。図5(1)は、図2(4)と同じ、パラジウム膜14を付着した状況を説明する図である。次に、図5(2)に示すように、パラジウム14の付着面に溶剤に溶かされた絶縁性樹脂溶液を塗布して溝12内部を含めた塗布膜を形成し、それを乾燥させて、樹脂保護層24を形成する。これによって、パラジウム膜14は、溝12内部表面および凹状パターン形成樹脂層13表面に固定化する。このとき、樹脂としては、例えば、アクリル系樹脂、スチレン系樹脂などが適用できる。これら溶解する溶剤は、有機溶剤として、アセトン、トルエンなどが適用でき、水溶性樹脂としてはポリビニルアルコール(PVA)などが適用可能である。
そして、図5(3)に示すように、この樹脂保護層24をCMPなどの研磨処置により凹状パターン形成樹脂層13表面のパラジウム膜14とともに除去する。樹脂保護層24の厚さを、例えば、サブミクロンレベルの非常に薄いものが形成でき、また樹脂保護層24は金属層などに比べ研磨が容易な材料であることから、この研磨による溝12の凹状パターンの形状変化などの回避は十分可能である。
図5(4)の様に、例えば、アセトンのような有機溶剤(水溶性樹脂ならば水)によって溝12内の樹脂保護層24を溶かし出して取り除く。こうして、溝12内部に付着したパラジウム膜14が確保されることとなる。以降、図3(6)の、無電解めっき銅の埋め込み形成工程以降の工程によって、本発明の回路基板を製造することができる。
(実施例その3)
実施例その1においては、図3(6)で完成した微細銅配線16の無電解めっき銅15の表面に、図3(10)において無電解銅めっき膜19が形成され、この無電解銅めっき膜19が図4(15)において除去されるといった工程をとった。このため微細銅配線16の表面がダメージを受け易いといったことが生じる可能性があった。
図6〜図7はこれを回避するための、実施例その3の工程を説明するための断面模式図である。図6(1)は、図3(6)と同じ、無電解めっき銅15からなる、研磨処理を施さない、凹状パターン形成樹脂層13面中に埋め込まれた、微細銅配線16を形成した状況である。本実施例その3では、次に、図6(2)に示すように、この表面に厚さ10μm程度となるように樹脂フィルム25をラミネートし、キュアする。
図6(3)に示すように、凹状パターン形成樹脂層13の電極パッド10の位置に合わせて、樹脂フィルム25上からレーザによりビア孔18を形成する。その後、デスミア処理により加工残渣を除去する。
次に、図6(4)に示すように、この表面上に、前述の方法により無電解銅めっき膜19を、ビア孔18中を含め樹脂フィルム25上に形成する。この無電解銅めっき膜19は無電解めっき銅15からなる微細銅配線16の接しない。
そして、以降、電解めっきによるセミアディティブプロセスによりビア孔18中に銅ビアを形成する。そのプロセスとして、図7(5)に示すように、ビア孔18部分を開口するように感光性樹脂層パターン17を無電解銅めっき膜19上に形成し、ビア孔18中に電解めっき銅20を埋め込む。次いで、図7(6)に示すように、電解めっき銅20上に、Ni−Auめっき膜21を形成する。
図6(7)に示すように、2層の樹脂層(感光性樹脂層パターン17とパターン化された樹脂フィルム25)とその間の無電解銅めっき膜19をエッチング処理などで除去し、微細銅配線16、とビアのトップが露出する。
そして、図6(8)に示すように、凹状パターン形成樹脂層13中に、微細銅配線16と、表面電極23を持つ、電極パッド10に接続したビア22を有する回路基板が形成される。
以上の様に、本発明の回路基板の製造方法は、絶縁樹脂の表面上に微細銅配線などの金属配線を形成するとき、触媒金属の存在を、インプリント法などで形成された絶縁樹脂の凹状パターンの凹部(溝)の内部のみに限定させ、無電解めっき金属が樹脂の凹状パターンの凹部(溝)内部のみに形成されるようにする。そのため表面上に厚くめっきされためっき金属を研磨すること無しに、金属配線を形成することが可能となる。その結果、微細パターンが精度良く形成でき、一般に行われる、埋め込まれためっき金属の表面層研磨実施の際に生じる、パターン形成精度に影響を及ぼす問題を回避することができる。
本発明の方法は、配線などの埋め込み金属層は無電解めっき金属を用いるため、現状においては、本方法は膜厚が比較的薄い微細金属パターン形成に適す。そのため、その厚さは、例えば1μm厚程度以下、好ましくは0.5μm前後以下が好適例となる。そのため、凹状のパターン深さ、すなわち金型の凸状部の高さもそれらに見合ったものとなる。微細かつ薄い膜厚で、形成パターン厚(溝の深さ)が全て同一のないしは近いレベルの場合が特に好適な適用例であるといえよう。
(実施例その4)
図8に、本発明の製造方法によって製作された回路基板26の全体構成例の断面模式図を示す。図8において、コア層27は本基板の上下面を接続する複数のスルーホール28を有し、それらの両終端にコア層電極パッド30が形成される。コア層27の両面には何層かの(本例では二層の)ビルドアップ樹脂層29が積層され、ビルドアップ層内配線31とコア層電極パッド30に接続するビルドアップ層内ビア32が形成され、各端部には電極パッド10が形成される。更にその上に何層かの(本例では二層の)樹脂層11が形成され、その内部に樹脂層内配線33、樹脂層内ビア34、電極パッド10が形成され、最上層の樹脂層11には、微細銅配線16と、電極パッド10と接続するビア22、そのビア22上に表面電極23が形成される。実施例その1〜その3で説明した回路基板断面模式図は、本図の点線内の個所を示すものといえる。
このように、本発明の製造方法のインプリント法を用いた微細な導電体(銅)配線は、図8の多重に積層された回路基板の最上面などに形成され、そこに、大規模・高密度の接続端子を有する半導体素子(チップ)などを搭載するのに最適な配線あるいは電極パッドを提供可能とする。
以上に示した実施例に用いられた金属を初めとする各種材料や採用された形成手段は一例に過ぎず、他の材料や他の形成手段によっても、本発明の製造方法を適用可能であることは言うまでもない。
1 シリコン基板
2 フォトレジスト
3 フォトマスク
4 レジストパターン
5 レジスト開口部
6、12 溝
7 母型
8 ニッケルめっき膜
9 金型
10 電極パッド
11 樹脂層
13 凹状パターン形成樹脂層
14 パラジウム膜
15 無電解めっき銅
16 微細銅配線
17 感光性樹脂層パターン
18 ビア孔
19 無電解銅めっき膜
20 電解めっき銅
21 Ni−Auめっき層
22 ビア
23 表面電極
24 樹脂保護層
25 樹脂フィルム
26 回路基板
27 コア層
28 スルーホール
29 ビルドアップ樹脂層
30 コア層電極パッド
31 ビルドアップ層内配線
32 ビルドアップ層内ビア
33 樹脂層内配線
34 樹脂層内ビア
101 金型
102 配線用突起部
103 ビア用突起部
104 電極パッド
105 絶縁樹脂板
106 配線用溝部
107 ビア用孔部
108 銅めっき層
109 配線
110 ビア

Claims (3)

  1. 基板の最上面に積層された絶縁樹脂層に、少なくとも凹状部を有するパターンを形成する工程と、
    前記凹状部の内部及び前記絶縁樹脂層表面上に、無電解めっき用触媒金属膜を形成する工程と、
    前記絶縁樹脂層表面上の前記無電解めっき用触媒金属膜を除去する工程と、
    前記凹状部の前記内部に無電解めっきを行う工程とを有し
    前記除去する工程は、
    前記凹状部の前記内部及び前記絶縁樹脂層表面上に形成された前記無電解めっき用触媒金属膜上に樹脂保護層を形成する工程と、
    前記絶縁樹脂層表面上の前記無電解めっき用触媒金属膜を前記絶縁樹脂層表面上の前記樹脂保護層とともに研磨する工程と
    前記凹状部の前記内部の前記無電解めっき用触媒金属膜上の前記樹脂保護層を除去する工程とを有することを特徴とする回路基板の製造方法。
  2. 前記凹状部は、同一深さを有することを特徴とする請求項1記載の回路基板の製造方法。
  3. 前記凹状部を有するパターンを形成する工程は、前記凹状部と鏡像関係にある凸状部を有する金型を前記絶縁樹脂層に圧入する工程を含むことを特徴とする請求項1記載の回路基板の製造方法。
JP2010249100A 2010-11-05 2010-11-05 回路基板の製造方法 Expired - Fee Related JP5640667B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010249100A JP5640667B2 (ja) 2010-11-05 2010-11-05 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010249100A JP5640667B2 (ja) 2010-11-05 2010-11-05 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012104521A JP2012104521A (ja) 2012-05-31
JP5640667B2 true JP5640667B2 (ja) 2014-12-17

Family

ID=46394625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010249100A Expired - Fee Related JP5640667B2 (ja) 2010-11-05 2010-11-05 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP5640667B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11242610B2 (en) 2017-10-19 2022-02-08 Kyushu University, National University Corporation Plating method, bubble ejection member, plating apparatus, and device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9609751B2 (en) * 2014-04-11 2017-03-28 Qualcomm Incorporated Package substrate comprising surface interconnect and cavity comprising electroless fill
US10468342B2 (en) * 2018-02-02 2019-11-05 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
CN109168251A (zh) * 2018-11-23 2019-01-08 开平依利安达电子第三有限公司 一种带探针孔的pcb板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128098A (en) * 1981-01-30 1982-08-09 Elna Co Ltd Method of forming conductor circuit
JPS62290194A (ja) * 1986-06-09 1987-12-17 株式会社 サト−セン プリント配線板の製法
JPS63196361A (ja) * 1987-02-09 1988-08-15 Nippei Toyama Corp 穿孔仕上法
JPH06334351A (ja) * 1993-05-19 1994-12-02 Nippon Cement Co Ltd 導体ペーストおよびそれを用いたセラミック多層配線基板
JPH08307057A (ja) * 1995-05-10 1996-11-22 Hitachi Ltd 多層配線回路基板及びその製造方法
JPH11150366A (ja) * 1997-11-18 1999-06-02 Asahi Chem Ind Co Ltd 逐次多層配線板の製造方法
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11242610B2 (en) 2017-10-19 2022-02-08 Kyushu University, National University Corporation Plating method, bubble ejection member, plating apparatus, and device

Also Published As

Publication number Publication date
JP2012104521A (ja) 2012-05-31

Similar Documents

Publication Publication Date Title
KR101067031B1 (ko) 인쇄회로기판 및 그 제조방법
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
KR20010105366A (ko) 다층 배선 기판의 제조 방법
TWI487438B (zh) 印刷電路板及其製造方法
JP5640667B2 (ja) 回路基板の製造方法
JP2006196768A (ja) 配線基板の製造方法
TWI482549B (zh) 印刷電路板之製造方法
TWI471073B (zh) 線路基板及其製作方法
JP2006245213A (ja) 配線基板の製造方法
JP2006041029A (ja) 配線基板及びその製造方法ならびに電子装置
CN210928127U (zh) 部件承载件
KR20110088971A (ko) 미세 피치의 인쇄회로기판 제조 방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP2007158069A (ja) 半導体パッケージの外部接続構造及びその製造方法
JP4191740B2 (ja) インプリント法を利用した印刷回路基板の製造方法
JP2006140216A (ja) 両面回路基板およびその製造方法
KR101039772B1 (ko) 초박형 메탈 인쇄회로기판 제조 방법
KR101136389B1 (ko) 인쇄회로기판 및 이의 제조 방법
JP5419583B2 (ja) 配線基板の製造方法
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
JP2007329325A (ja) 配線基板の製造方法
TWI691245B (zh) 線路板的製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141013

R150 Certificate of patent or registration of utility model

Ref document number: 5640667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees