KR100925762B1 - 임프린트 방법 - Google Patents

임프린트 방법 Download PDF

Info

Publication number
KR100925762B1
KR100925762B1 KR1020080039359A KR20080039359A KR100925762B1 KR 100925762 B1 KR100925762 B1 KR 100925762B1 KR 1020080039359 A KR1020080039359 A KR 1020080039359A KR 20080039359 A KR20080039359 A KR 20080039359A KR 100925762 B1 KR100925762 B1 KR 100925762B1
Authority
KR
South Korea
Prior art keywords
insulating layer
stamp
carrier
pattern
embossed pattern
Prior art date
Application number
KR1020080039359A
Other languages
English (en)
Other versions
KR20090113565A (ko
Inventor
이상문
나승현
곽정복
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080039359A priority Critical patent/KR100925762B1/ko
Publication of KR20090113565A publication Critical patent/KR20090113565A/ko
Application granted granted Critical
Publication of KR100925762B1 publication Critical patent/KR100925762B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

임프린트 방법이 개시된다. 양각패턴이 형성된 스탬프의 양각패턴이 절연층의 일면에 압입되도록, 절연층에 스탬프를 적층하는 단계와, 양각패턴이 노출되도록, 절연층의 타면의 일부를 제거하는 단계 및 스탬프를 분리하는 단계를 포함하는 임프린트 방법은, 패턴형성 후에 남는 잔류물의 제거를 용이하게 할 수 있다.
임프린트, 잔류물

Description

임프린트 방법{Imprinting method}
본 발명은 임프린트 방법에 관한 것이다.
전자제품이 소형화, 박판화, 고밀도화, 패키지(package)화되는 추세에 따라 인쇄회로기판 역시 소형화 및 패키지화가 동시에 진행되고 있다. 이에 인쇄회로기판의 신뢰성 및 설계밀도를 높이기 위해 원자재의 변경과 함께 회로의 층 구성을 복합화하는 구조로 변화하는 추세이고, 부품 역시 DIP(Dual In-Line Package) 타입에서 SMT(Surface Mount Technology) 타입으로 변경되면서 그 실장밀도 역시 높아지고 있는 추세이다. 또한 전자기기의 휴대화와 더불어 고기능화, 인터넷, 동영상, 고용량의 데이터 송수신 등으로 인쇄회로기판의 설계가 복잡해지고 고난이도의 기술을 요하게 된다.
인쇄회로기판의 소형화, 고밀도화를 이루기 위해선 무엇보다도 회로패턴의 미세(fine pattern)화를 이루는 것이 중요하다. 즉, 고밀도 기판의 수요가 증대됨에 따라 회로패턴의 폭 및 회로패턴간의 간격(Line/space)의 요구 사항은 점점 더 미세해지고 있다.
통상적으로, 인쇄회로기판의 제조방법은 높은 생산성과 저렴한 제조비용의 장점이 있는 포토 리소그래피법(photolithography process)을 이용하고 있다. 그러나, 회로패턴의 폭 및 회로패턴간의 간격(Line/space)이 10㎛/10㎛ 이하인 미세회로패턴을 구현하는 경우, 무전해 도금된 전도성 물질을 제거하는 과정에서, 회로패턴이 과도하게 부식되는 측면부식 현상이 나타나므로 단선 또는 디라미네이션(delamination)등의 불량이 발생하여 미세회로패턴 구현에 한계를 가져온다.
이러한 문제점을 극복하기 위하여, 임프린트법을 이용한 인쇄회로기판의 제조방법이 제안되었다. 임프린트법이란, 절연층을 양각 패턴이 각인된 스탬프로 압착하여 스탬프의 양각 패턴을 절연층에 압입하여 양각패턴에 상응하는 음각패턴을 형성한 후 음각패턴에 도전성 물질을 충전하여 회로패턴을 형성하는 방법이다. 그러나 임프린트 방법에 의하더라도, 패턴형성 후에 잔류물(residue)이 남아 디스미어등의 화학적 처리를 통해 이를 제거해야 하기 때문에 패턴의 손상 및 완벽한 잔류물 제거의 어려움 등의 문제점이 있다. 이에, 화학적 에칭에 의한 패턴의 손상 등의 문제를 해결하기 위한 제작방법이 요구되고 있는 상황이다.
본 발명은 패턴형성 후에 남는 잔류물 제거를 용이하게 하는 임프린트 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 양각패턴이 형성된 스탬프의 양각패턴이 절연층의 일면에 압입되도록, 절연층에 스탬프를 적층하는 단계와, 양각패턴이 노출되도록, 절연층의 타면의 일부를 제거하는 단계 및 스탬프를 분리하는 단계를 포함하는 임프린트 방법이 제공된다.
여기서, 제거하는 단계 이후에, 회로기판에 절연층을 적층하는 단계를 더 포함할 수 있다
또한, 스탬프를 적층하는 단계 이전에, 캐리어에 절연층이 적층되며, 제거하는 단계 이전에, 캐리어를 제거하는 단계를 더 포함할 수 있다.
여기서, 캐리어에 적층되는 절연층은 열경화성수지를 포함하는 재질로 이루어지고, 스탬프를 적층하는 단계는, 스탬프를 가열하는 단계를 포함할 수 있다.
절연층의 타면과 캐리어 사이에 이형층이 개재되는 것을 특징으로 할 수 있다.
캐리어의 표면조도는 상기 스탬프의 표면조도보다 작은 것을 특징으로 할 수 있다.
임프린트법에서 패턴형성 후에 남는 잔류물(residue)의 제거를 용이하게 하여, 화학적 에칭에 의한 패턴 손상을 방지할 수 있고, 높은 가압이 필요치 않게 할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 임프린트 방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 임프린트 방법을 나타내는 순서도이고, 도 2 내지 도 7은 본 발명의 일 실시예에 따른 임프린트 방법의 각 단계를 나타낸 단면도이다. 도 2 내지 도 7을 참조하면, 스탬프(10), 절연층(20, 20'), 캐리어(30), 회로기판(40), 이형층(50)이 도시되어 있다.
본 발명의 일 실시예에 따르면, 절연층의 타면(22)의 일부를 제거함으로써, 잔류물(residue)의 제거가 용이한 임프린트 방법이 제시된다.
도 2에 도시된 바와 같이, 스탬프의 양각패턴(11)과 절연층의 일면(21)은 대향배치된다. 스탬프(10)에는, 절연층(20)에 형성될 음각패턴에 대응하는 양각패턴(11)이 형성될 수 있다. 절연층(20)은 스탬프의 양각패턴(11)이 압입될 수 있는 재질로 되어 음각패턴이 형성될 수 있다. 또한, 절연층(20)은 캐리어(30)에 적층되어 형성될 수 있다. 캐리어(30)는 절연층(20)과 스탬프(10)의 압착 시에 절연층(20)을 지지하는 역할을 할 수 있다. 절연층의 타면(22)과 캐리어(30) 사이에는 이형층이 개재되어, 캐리어(30)의 제거를 용이하게 할 수 있다. 특히, 캐리어(30)에 이형코팅을 하여 이형층(50)을 형성할 수 있으며, 이형코팅은 SAM(Self Assembled Monolayer)코팅을 포함할 수 있다.
먼저, 도 3에 도시된 바와 같이, 스탬프(10)에 형성된 양각패턴(11)이 절연층의 일면(21')에 압입되도록, 절연층(20)에 스탬프(10)를 적층한다(S110). 스탬프의 양각패턴(11)과 절연층의 일면(21)이 대향배치되면, 스탬프(10)와 절연층(20)을 압착하여 양각패턴(11)이 절연층(20)에 압입되도록 할 수 있다. 하기에 기술하는 바와 같이, 스탬프(10)와 절연층(20)의 압착 후에 생기는 잔류물의 제거는 절연층의 타면(22)의 일부를 제거함으로써 이루어지므로, 잔류물 제거를 위한 높은 가압 이 필요하지 않을 수 있다. 상기 기술한 바와 같이, 캐리어(30)에 절연층(20)이 적층되면, 캐리어(30)는 압착 시에 절연층(20)을 지지하는 역할을 할 수 있다.
캐리어(30)에 절연층(20')이 적층되었으면, 도 4에 도시된 바와 같이, 하기 기술하는 절연층의 타면(22)을 제거하는 단계 이전에 캐리어(30)를 제거할 수 있다. 상기 기술한 바와 같이, 절연층의 타면(22)과 캐리어(30) 사이에는 이형층(50)이 개재되어, 캐리어(30)의 제거를 용이하게 할 수 있다.
또한, 절연층(20)이 열경화성수지를 포함하는 재질로 이루어지고, 스탬프(10)를 적층하는 단계에서 스탬프(10)를 가열하여 캐리어(30)의 제거를 용이하게 할 수 있다. 열경화성수지를 포함하는 절연층의 일면(21)이 가열된 스탬프(10)와 압착되면, 절연층의 일면(21')이 경화된다. 절연층의 일면(21')이 경화되면, 절연층의 일면(21')과 스탬프(10)와의 부착력이 증가된다. 그리고, 절연층의 일면(21')에는 패턴이 형성되어 있어서 절연층의 일면(21')의 표면적은 절연층의 타면(22)에 비해 크므로, 절연층의 일면(21')의 부착력은 절연층의 타면(22)에 비해 크다. 따라서, 스탬프(10)를 절연층의 일면(21')에 남겨두고 캐리어(30)를 제거할 수 있다. 여기서, 절연층(20)이 두꺼울수록, 절연층의 타면(22)에 경화가 이루지지 않으므로 캐리어(30)의 제거가 용이하다.
또한, 캐리어(30)의 표면조도를 스탬프(10)의 표면조도보다 작게 하여, 캐리어(30)의 제거를 용이하게 할 수 있다. 캐리어(30)의 표면조도가 스탬프(10)의 표면조도보다 작으면, 캐리어(30)의 부착력이 스탬프(10)에 비해 떨어지므로 캐리어(30)의 제거가 용이하게 될 수 있다.
다음으로, 도 5에 도시된 바와 같이, 스탬프의 양각패턴(11)이 노출되도록, 절연층의 타면(22)의 일부를 제거한다(S120). 스탬프(10)와 절연층(20)의 압착 후에 절연층(20')이 관통되지 않고 잔류물이 남으면, 절연층의 타면(22)의 일부를 제거함으로써, 상기 잔류물을 제거하여 절연층(20')을 관통시킬 수 있다. 절연층(20')을 관통 시키기 위해서, 스탬프의 양각패턴(11)이 노출되는 곳(A-A')까지 절연층의 타면(22)을 제거할 수 있다. 여기서, 연마 또는 식각을 통해 타면을 제거할 수 있다.
도 6에 도시된 바와 같이, 절연층의 타면(22)의 일부를 제거한 이후에, 회로기판(40)에 절연층(20')을 적층할 수 있다. 회로기판(40)에 표면조도를 높이는 표면처리를 하여 절연층의 타면(22')과의 부착력을 높일 수 있다.
다음으로, 도 7에 도시된 바와 같이, 절연층(20')에서 잔류물을 제거한 이후에, 스탬프(10)를 절연층(20')에서 분리한다(S130). 스탬프(10)를 절연층(20)에 적층하기 이전에, 스탬프(10)에 이형층을 형성하여 스탬프(10)가 절연층(20')에서 용이하게 분리되게 할 수 있다. 특히, 스탬프에 이형코팅을 하여 이형층을 형성할 수 있으며 이형코팅은 SAM(Self Assembled Monolayer)코팅을 포함할 수 있다. 스탬프(10)에 이형층이 형성되며, 회로기판(40)에는 표면조도를 높이는 표면처리를 하므로, 회로기판(40)을 절연층(20')에 남겨두고 스탬프(10)를 분리할 수 있다.
절연층(20')을 회로기판(40)에 적층하고 스탬프(10)를 분리한 이후에, 음각패턴에 도전성 물질을 충전하여 비아홀을 포함하는 회로패턴을 형성함으로써, 회로기판(40)과 연결되는 회로패턴을 형성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 실시예에 따른 임프린트 방법을 나타낸 순서도
도 2 내지 도 7은 본 발명의 일 실시예에 따른 임프린트 방법의 각 단계를 나타낸 단면도
<도면의 주요부분에 대한 부호의 설명>
10: 스탬프
20, 20': 절연층
21, 21': 절연층의 일면
22, 22': 절연층의 타면
30: 캐리어
40: 회로기판
50: 이형층
A-A': 절연층 제거 위치

Claims (6)

  1. 캐리어에 이형층 및 절연층을 차례로 적층하는 단계;
    양각패턴이 형성된 스탬프의 상기 양각패턴이 상기 절연층의 일면에 압입되도록, 상기 절연층에 상기 스탬프를 적층하는 단계;
    상기 양각패턴이 노출되도록, 상기 캐리어 및 상기 절연층의 타면의 일부를 제거하는 단계; 및
    상기 스탬프를 분리하는 단계를 포함하는 임프린트 방법.
  2. 제1항에 있어서,
    상기 제거하는 단계 이후에,
    회로기판에 상기 절연층을 적층하는 단계를 더 포함하는 임프린트 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 절연층은 열경화성수지를 포함하는 재질로 이루어지고,
    상기 스탬프를 적층하는 단계는,
    상기 스탬프를 가열하는 단계를 포함하는 것을 특징으로 하는 임프린트 방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 캐리어의 표면조도는 상기 스탬프의 표면조도보다 작은 것을 특징으로 하는 임프린트 방법.
KR1020080039359A 2008-04-28 2008-04-28 임프린트 방법 KR100925762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080039359A KR100925762B1 (ko) 2008-04-28 2008-04-28 임프린트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080039359A KR100925762B1 (ko) 2008-04-28 2008-04-28 임프린트 방법

Publications (2)

Publication Number Publication Date
KR20090113565A KR20090113565A (ko) 2009-11-02
KR100925762B1 true KR100925762B1 (ko) 2009-11-11

Family

ID=41554876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039359A KR100925762B1 (ko) 2008-04-28 2008-04-28 임프린트 방법

Country Status (1)

Country Link
KR (1) KR100925762B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771472B1 (ko) * 2006-09-29 2007-10-30 삼성전기주식회사 스템퍼를 이용한 인쇄회로기판의 제조방법
KR20080005790A (ko) * 2006-07-10 2008-01-15 삼성전기주식회사 임프린트법을 이용한 인쇄회로기판의 제조방법
KR20080017403A (ko) * 2005-06-01 2008-02-26 미쓰이 긴조꾸 고교 가부시키가이샤 배선 기판 형성용 몰드 및 그 제조 방법, 배선 기판 및 그제조 방법, 다층 적층 배선 기판의 제조 방법 및 비아홀의형성 방법
KR100819874B1 (ko) 2006-08-31 2008-04-07 삼성전기주식회사 스템퍼 및 이를 이용한 인쇄회로기판 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080017403A (ko) * 2005-06-01 2008-02-26 미쓰이 긴조꾸 고교 가부시키가이샤 배선 기판 형성용 몰드 및 그 제조 방법, 배선 기판 및 그제조 방법, 다층 적층 배선 기판의 제조 방법 및 비아홀의형성 방법
KR20080005790A (ko) * 2006-07-10 2008-01-15 삼성전기주식회사 임프린트법을 이용한 인쇄회로기판의 제조방법
KR100819874B1 (ko) 2006-08-31 2008-04-07 삼성전기주식회사 스템퍼 및 이를 이용한 인쇄회로기판 제조방법
KR100771472B1 (ko) * 2006-09-29 2007-10-30 삼성전기주식회사 스템퍼를 이용한 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20090113565A (ko) 2009-11-02

Similar Documents

Publication Publication Date Title
KR100782407B1 (ko) 회로기판 제조방법
KR100836653B1 (ko) 회로기판 및 그 제조방법
JP4075673B2 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
US8130508B2 (en) Electronic component embedded printed circuit board and manufacturing method thereof
KR20070029052A (ko) 절연 수지층 상의 배선 형성 방법
JP2013211519A (ja) 多層配線基板の製造方法
CN107799281B (zh) 电感器及制造电感器的方法
EP2563105B1 (en) Printed substrate manufacturing method and printed substrate employing same
KR20080088111A (ko) 인쇄회로기판 제조방법
TWI519225B (zh) 多層軟性線路結構的製作方法
US20120255764A1 (en) Printed circuit board and manufacturing method thereof
KR100925762B1 (ko) 임프린트 방법
KR101048515B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100999922B1 (ko) 인쇄회로기판 및 그 제조방법
KR101067204B1 (ko) 인쇄회로기판 및 그 제조방법
KR100993318B1 (ko) 플라잉 테일 형태의 경연성 인쇄회로기판 제조방법
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR100906445B1 (ko) 임프린트 방법
KR100733814B1 (ko) 인쇄회로기판 제조방법
KR100607626B1 (ko) 인쇄 회로 기판에 있어서 레진 도포된 동박을 이용한 평탄코팅 공법
KR100771472B1 (ko) 스템퍼를 이용한 인쇄회로기판의 제조방법
KR100911263B1 (ko) 인쇄회로기판 제조 방법
JP2015037184A (ja) コア基板及びコア基板の製造方法
JP4637893B2 (ja) プリント基板のペーストバンプ形成方法
KR101084253B1 (ko) 다층 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee