KR20080005790A - 임프린트법을 이용한 인쇄회로기판의 제조방법 - Google Patents

임프린트법을 이용한 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20080005790A
KR20080005790A KR1020060064575A KR20060064575A KR20080005790A KR 20080005790 A KR20080005790 A KR 20080005790A KR 1020060064575 A KR1020060064575 A KR 1020060064575A KR 20060064575 A KR20060064575 A KR 20060064575A KR 20080005790 A KR20080005790 A KR 20080005790A
Authority
KR
South Korea
Prior art keywords
resin layer
mold
resin
printed circuit
circuit board
Prior art date
Application number
KR1020060064575A
Other languages
English (en)
Other versions
KR100827620B1 (ko
Inventor
조재춘
홍명호
나승현
이혁수
곽정복
이정우
이춘근
이상문
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060064575A priority Critical patent/KR100827620B1/ko
Priority to US11/819,720 priority patent/US8216503B2/en
Priority to JP2007180248A priority patent/JP4435214B2/ja
Priority to CN200710130508A priority patent/CN100586255C/zh
Publication of KR20080005790A publication Critical patent/KR20080005790A/ko
Application granted granted Critical
Publication of KR100827620B1 publication Critical patent/KR100827620B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0329Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796Oxidant in aqueous solution, e.g. permanganate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0014Shaping of the substrate, e.g. by moulding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

본 발명은 임프린트법을 이용한 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 임프린트법을 이용하여 전도성 고분자를 중합시킬 수 있는 산화제를 기판에 선택적으로 표시하고, 선택된 패턴에 전도성 고분자의 모노머를 충전시켜 중합시킴으로써 전도성 고분자 배선 패턴을 갖는 인쇄회로기판의 제조방법에 관한 것이다. 본 발명에 의하면, 인쇄회로기판의 배선폭의 미세화를 통하여 고집적, 고효율의 인쇄회로기판을 제조할 수 있고, 임프린트법을 이용하여 전도성 고분자 배선을 형성하는 새로운 방식에 의하여 산업용, 사무용 또는 가정용 전기전자제품에 적용할 수 있는 인쇄회로기판(PCB) 또는 플렉서블인쇄회로기판(FPCB)을 제조할 수 있다.
인쇄회로기판, 임프린트법, 전도성 고분자, 산화제, 배선, 고분자 중합

Description

임프린트법을 이용한 인쇄회로기판의 제조방법{Method for manufacturing printed circuit board using imprint technology}
도 1은 본 발명에 따른 인쇄회로기판의 제조방법을 개략적으로 보여주는 단면공정도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 몰드 20 : 산화제
30 : 수지층 40 : 전도성 고분자
본 발명은 임프린트법을 이용한 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 임프린트법을 이용하여 전도성 고분자를 중합시킬 수 있는 산화제를 기판에 선택적으로 표시하고, 선택된 패턴에 전도성 고분자의 모노머를 충전시켜 중합시킴으로써 전도성 고분자 배선 패턴을 갖는 인쇄회로기판의 제조방법에 관한 것이다.
종래, 인쇄회로기판(Printed Circuit Board: PCB)은 열경화성/절연성 수지인 에폭시 수지나 페놀 수지 위에 동박을 열판 프레스로 눌러서 PCB용 원판을 만들거나, 또는 수지 기판에 직접 동피막을 도금하는 방법으로 제조되었다.
그러나, 현재 전자 제품의 박형화 및 기능화로 인하여 인쇄회로기판 역시 미세 패턴(fine pattern)화, 소형화 및 패키지화 되고 있는 추세이며, 지금까지 가장 널리 사용되고 있는 미세 구조 제작 기술 중의 하나는 포토리소그래피(photolithography)로서, 포토레지스트 박막이 입혀진 기판 위에 패턴을 형성시키는 방법이다. 이때 형성되는 패턴의 크기는 광학적 회절 현상에 의해 제한을 받는다. 따라서, 구성소자의 집적도가 높아짐에 따라 포토리소그래피법은 빛에 의한 간섭효과의 영향으로 포토레지스트 패턴 자체 또는 패턴 사이에서 물리적으로 형태가 달라질 수 있으며, 또한 공정중 발생하는 불순물과 포토레지스트의 반응으로 포토레지스트가 침식되어 원하는 것과 다른 패턴이 형성될 수 있다는 문제점을 갖는다. 또한, 레지스트를 제거해야 하는 공정상의 번거로움이 있다.
한편, 나노 크기의 미세 패턴을 형성하기 위한 방법으로 임프린트 방법을 이용하는 방법이 있다. 이는 상대적으로 강한 물질의 표면에 필요로 하는 형상을 미리 제작하여 이를 다른 물질 위에 마치 도장을 찍듯이 찍어서 패터닝시킴으로써 미세 패턴을 형성하는 방법이다. 종래 기술에 따른 임프린트 방법은 원하는 형상의 미세 패턴에 대응하는 패턴을 갖도록 몰드를 제작한 뒤, 수지 절연층 위에 임프린팅하여 패터닝시키고, 패턴 내부에 전도성 금속을 도금하여 미세 패턴을 형성하는 방법이다.
이와 같은 방법은 포토레지스트 패턴 형성 방법에 비하여 적은 비용으로 대 량 생산이 용이하다는 장점을 갖는다. 그러나, 종래 임프린트 방법을 이용하여 제조되는 인쇄회로기판은 대면적의 플렉서블 소자에 적용하기 어렵다는 단점을 갖는다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 임프린트법을 이용하여 전도성 고분자 배선을 갖는 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면,
(a) 형성하고자 하는 배선 패턴에 대응되는 양각된 패턴이 형성된 몰드를 준비하는 단계;
(b) 상기 몰드의 패턴이 형성된 면에 고분자 중합용 산화제를 도포하는 단계;
(c) 수지층에 상기 몰드를 가압하는 단계;
(d) 수지층으로부터 상기 몰드를 분리하여, 수지층에 고분자 중합용 산화제가 흡착된 패턴을 전사하는 단계; 및
(e) 상기 수지층에 형성된 패턴 내부에 선택적으로 전도성 고분자의 모노머를 충전시키고 중합시킴으로써 전도성 고분자 배선을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법이 제공된다.
바람직한 실시예에 따르면, 상기 몰드는 반도체, 세라믹, 금속, 폴리머, SiO2, 석영(quartz), 유리 및 이들의 조합으로 이루어진 군으로부터 선택된 물질로 형성된다.
상기 고분자 중합용 산화제는 H20, HCl, HBr, HNO3, H2SO4, 카르복시산(carboxylic acid), 페놀(phenol), 알코올(alcohol)등의 중성 수소이온주게(neutral protone donor); Li+, Mg2+, Br+ 등의 양이온(cation); 및 AlCl3, BF3, TiCl4, FeCl3, ZnCl2 등의 금속화합물(metal compound)로 이루어진 군으로부터 선택되는 적어도 하나를 사용할 수 있다.
여기서, 상기 고분자 중합용 산화제의 도포단계는 고분자 중합용 산화제 용액에 상기 몰드를 함침시켜 이루어지는 것이 바람직하다.
상기 수지층은 에폭시 수지, 페놀수지, 비닐에스테르 수지, 불포화폴리에스테르 수지, 말레이미드 수지, 폴리페놀의 폴리시아네이트 수지, 비닐벤질 화합물 등의 열경화성 수지; 및 폴리에테르이미드, 폴리에테르술폰, 폴리아세탈, 디시클로펜타디엔계 수지 등의 열가소성 수지로 이루어진 군으로부터 선택된 적어도 하나의 수지로 형성될 수 있다.
본 발명에 따른 인쇄회로기판의 제조방법은 전도성 고분자 모노머를 충진시키기 전에, 수지층에 형성된 패턴 내부를 제외한 수지층의 상부면을 표면처리하는 단계를 더 포함할 수 있다. 바람직한 실시예에 따르면, 상기 표면처리는 수지층의 상부면을 극성용매로 닦아내어 고분자 중합용 산화제를 제거하는 단계일 수 있고, 또는 수지층의 상부면을 연마하여 고분자 중합용 산화제를 제거하는 단계일 수 있다.
상기 전도성 고분자는 폴리아세틸렌, 폴리피롤, 폴리티오펜, 폴리(3-알킬티오펜), 폴리페닐렌설파이드, 폴리페닐렌비닐렌, 폴리티에닐렌비닐렌, 폴리페닐렌, 폴리이소티아나프탈렌, 폴리아줄렌, 폴리퓨란 및 폴리아닐린으로 이루어진 군으로부터 선택되는 적어도 하나인 것이 바람직하다.
상기 고분자 중합시, I2, Br2 등의 할로겐 가스; Li, Na, K 등의 알칼리금속원소; AsF5, BF4 -, ClO4 -, FeCl4 -, 토실레이트(tosylate) 및 HCl; 안트라퀴논-2-술폰산나트륨염(AQSA), 2-나프탈렌술폰산나트륨염(NSA), 2,6-나프탈렌디술폰산디나트륨염(NDSA), p-톨루엔술폰산나트륨(PTS), 나프톨 옐로우 S(NYS) 및 니트로벤젠술폰산나트륨염(NBSA);으로 이루어진 군으로부터 선택되는 적어도 하나의 화합물을 도판트(dopant)로 사용할 수 있다.
여기서, 상기 전도성 고분자 배선 형성단계는 용액중합법 또는 기상중합법을 이용하여 수행될 수 있다.
이하, 본 발명에 따른 인쇄회로기판의 제조방법에 대하여 첨부도면을 참조하여 상세히 설명하기로 한다.
본 발명은 임프린트법을 이용하여 전도성 고분자를 중합시킬 수 있는 산화제를 기판에 선택적으로 표시하고, 선택된 패턴에 전도성 고분자의 모노머를 충전시켜 중합시킴으로써 전도성 고분자 배선 패턴을 갖는 인쇄회로기판을 제조하고자 한 것이다.
도 1은 본 발명에 따른 인쇄회로기판의 제조방법을 개략적으로 보여주는 단면공정도이다. 본 발명에 따른 임프린트법을 이용한 인쇄회로기판의 제조과정을 도 1을 참조하여 살펴보면 다음과 같다.
우선, 형성하고자 하는 배선 패턴에 대응되는 양각된 패턴이 형성된 몰드(10)를 준비한다. (a단계)
본 발명에서 사용되는 몰드(10)의 재질은 특별히 한정되지는 않는다. 구체적으로 예를 들면, 상기 몰드(10)는 투명몰드와 불투명몰드로 구분할 수 있으며, 투명몰드의 경우 SiO2, 석영(quartz), 유리, 폴리머 등을 이용하여 UV가 투과될 수 있는 재질을 이용하는 경우이며, 불투명몰드의 경우 반도체, 세라믹, 금속, 폴리머 및 이들의 조합으로 이루어진 물질로 형성된다.
상기 몰드(10)의 제작방법은 플레이트 형태의 소재 한 쪽 표면에 형상 가공공정을 통하여 패턴을 각인하여 제작하거나 또는 별개의 구조물들을 각각 제작하여 플레이트 형태의 소재에 부착하여 형성하는 등, 당해 분야에 공지된 공정이라면 특별히 한정하지 않고 적용할 수 있다. 구체적으로는, 전자빔 리소그래피, 포토리소그래피, 다이싱(dicing), 레이저, RIE(Reactive Ion Etching) 공정 또는 식 각(etching) 공정 등이 이용될 수 있다.
상기 몰드(10)의 양각된 패턴의 크기는 특별히 한정되는 것은 아니나, 인쇄회로기판의 비아 및 미세 패턴에 적용 가능하도록 0.1 내지 50㎛인 것이 바람직하다.
다음으로, 상기 몰드(10)의 패턴이 형성된 면에 고분자 중합용 산화제(20)를 도포한다. (b단계)
일반적으로 전도성 고분자를 액상에서 중합하는 방법으로는 전기화학적 방법과 화학적 산화방법이 있다. 전기화학적 방법은 전해질 내에서 소정의 전압을 인가하여 전극 표면에 부착되어 중합된 고분자를 얻는 방법이고, 화학적 산화방법은 산화제를 이용하여 고분자를 중합하는 방법이다. 예컨대 폴리피롤을 후자의 방법을 이용하여 중합할 경우, 피롤 모노머, 안트라퀴논-2-설폰산나트륨 및 FeCl3 산화제를 증류수에서 반응시켜, 여과후 세척, 건조시켜 폴리피롤을 얻을 수 있다.
그러나, 본 발명에서는 전도성 고분자 배선을 형성하기 위하여 FeCl3와 같은 산화제(20)를 몰드(10)의 패턴 표면에 도포함으로써, 도 1에서 보는 바와 같이 임프린트 과정을 거쳐 수지층(30)에 전사된 패턴에 선택적으로 산화제(20)를 흡착시킬 수 있다. 따라서, 후속공정에서 상기 수지층(30)의 패턴 상에 전도성 고분자(40)를 선택적으로 흡착시켜 중합시킬 수 있다.
본 발명에서 사용할 수 있는 산화제(20)로는 고분자 중합용 산화제라면 특별히 한정되는 것은 아니다. 구체적으로는, 사용가능한 고분자 중합용 산화제로서 첫번째는 중성 수소이온주게(neutral protone donor)를 사용할 수 있는데, 그 예로는 H20, HCl, HBr, HNO3, H2SO4, 카르복시산(carboxylic acid), 페놀(phenol), 알코올(alcohol)등이 있다. 두번째는 양이온(cation)등을 사용할 수 있으며, 그 예로는 Li+, Mg2+, Br+등이 있다. 마지막으로 금속화합물(metal compound) 등을 사용할 수 있는데, AlCl3, BF3, TiCl4, FeCl3, ZnCl2등을 예로 들 수 있다.
상기 산화제(20)를 도포하는 방법은 스핀코팅(spin coating), 액적도포(droplet dispensing) 방식, 또는 분사(spray) 방식 등으로 수행될 수 있으나, 보다 바람직하게는 편의성 면에서 산화제 용액에 상기 몰드(10)를 함침시켜 산화제(20)를 도포시킬 수 있다. 이때, 산화제 용액에 몰드(10)의 패턴이 형성된 면을 부분적으로 함침시키는 것이 바람직하다.
다음으로, 이와 같이 산화제(20)가 도포된 몰드(10)를 수지층(30) 상에 가압한다. (c단계 및 d단계)
상기 수지층(30)은 기판 소재로 사용가능한 절연체 물질이라면 특별히 한정되는 것은 아니며, 예를 들어 에폭시 수지, 페놀수지, 비닐에스테르 수지, 불포화폴리에스테르 수지, 말레이미드 수지, 폴리페놀의 폴리시아네이트 수지, 비닐벤질 화합물 등의 열경화성 수지나, 폴리에테르이미드, 폴리에테르술폰, 폴리아세탈, 디시클로펜타디엔계 수지 등의 열가소성 수지를 사용할 수 있다.
상기 수지층(30)은 기판 상에 액상 수지를 도포한 후, 필요에 따라 상기 액상 수지를 건조 또는 반경화시켜 준비할 수 있다. 액상 수지는 핸드캐스 팅(handcasting), 액적도포(droplet dispensing), 스핀코팅(spin coating), 스프레이(spray) 또는 잉크젯프린팅(ink-jet printing) 등의 공정으로 이용하여 기판 상에 도포될 수 있다. 또한, 상기 액상수지의 반경화과정은 수지의 종류에 따라 달라지는데, 열경화 또는 자외선 경화가 가능하다. 여기서, 상기 수지층(30)의 두께는 임프린트 공정을 통하여 형성된 패턴에 레지드가 생기지 않도록 적절한 두께를 갖도록 하는 것이 바람직하다.
이와 같이 준비된 수지층(30) 위에 상기 몰드(10)의 패턴을 가압하여 압착시킨다.
다음으로, 수지층(30)으로부터 상기 몰드(10)를 분리하여, 수지층(30)에 고분자 중합용 산화제(20)가 흡착된 패턴을 형성한다. (e단계)
상기 몰드(10)를 수지층(30)으로부터 분리, 제거하면, 몰드(10)의 패턴에 대응하는 비아 및 회로패턴이 각인되어 형성된 수지층(30)을 얻게 된다. 이때, 몰드(10)의 패턴 상에 형성된 산화제(20)는 몰드(10) 보다 수지층(30)과의 상호작용이 더 크기 때문에 몰드(10)를 분리하여 제거하는 과정에서 수지층(30)에 흡착되어 패턴이 형성된 부분에 선택적으로 남게 된다.
여기서, 상기 산화제(20)는 수지층(30)에 형성된 패턴 내부에도 흡착될 수 있지만, 수지층(30)의 상부면에도 흡착되어 남아 있을 수 있다. 후속단계에서 패턴 내부에 선택적으로 전도성 고분자를 중합시키는데 있어서, 수지층(30)의 상부면에서 고분자 중합이 일어나지 않도록 할 필요가 있다.
따라서, 본 발명에서는 수지층(30)의 상부면에 고분자 중합이 일어나지 않도 록, 전도성 고분자 모노머를 충진시키기 전에, 수지층(30)에 형성된 패턴 내부를 제외한 수지층(30)의 상부면을 표면처리하는 단계를 더 포함할 수 있다.
바람직한 실시예에 따르면, 상기 표면처리는 수지층의 상부면을 극성용매로 닦아내어 고분자 중합용 산화제를 제거하거나, 수지층의 상부면을 기계적으로 연마하여 고분자 중합용 산화제를 제거할 수도 있다.
다음으로, 상기 수지층(30)에 형성된 패턴 내부에 선택적으로 전도성 고분자의 모노머를 충전시키고 중합시킴으로써 전도성 고분자 배선(40)을 형성한다. (f단계)
상기 전도성 고분자로는 폴리아세틸렌, 폴리피롤, 폴리티오펜, 폴리(3-알킬티오펜), 폴리페닐렌설파이드, 폴리페닐렌비닐렌, 폴리티에닐렌비닐렌, 폴리페닐렌, 폴리이소티아나프탈렌, 폴리아줄렌, 폴리퓨란 및 폴리아닐린으로 이루어진 군으로부터 선택되는 적어도 하나인 것이 바람직하며, 이에 한정되는 것은 아니다.
상기 고분자 중합시, I2, Br2 등의 할로겐 가스; Li, Na, K 등의 알칼리금속원소; AsF5, BF4 -, ClO4 -, FeCl4 -, 토실레이트(tosylate) 및 HCl; 안트라퀴논-2-술폰산나트륨염(AQSA), 2-나프탈렌술폰산나트륨염(NSA), 2,6-나프탈렌디술폰산디나트륨염(NDSA), p-톨루엔술폰산나트륨(PTS), 나프톨 옐로우 S(NYS) 및 니트로벤젠술폰산나트륨염(NBSA);으로 이루어진 군으로부터 선택되는 적어도 하나의 화합물을 도판트(dopant)로 사용할 수 있다. 예컨대, 산화제만으로 중합한 폴리피롤은 고온에서 전도도가 급격히 감소하지만 열안정성이 우수한 안트라퀴논계 술폰산이나 술폰산염 을 도판트로 사용하면 우수한 열안정성의 폴리피롤을 제조할 수 있다. 전기전도도는 산화제의 양이 많을수록 낮은 온도에서 반응시킬수록 증가하는 것으로 알려져 있다.
여기서, 상기 전도성 고분자 배선을 형성하는 단계는 용액중합법 또는 기상중합법 등을 이용하여 수행될 수 있으며, 당업계에서 일반적으로 고분자를 형성할 수 있는 방법이라면 이에 한정되지 않고 사용가능하다.
이하, 본 발명을 하기 실시예를 들어 예시하기로 하되, 본 발명의 보호범위가 하기 실시예로만 한정되는 것은 아니다.
<실시예 1>
산화제인 FeCl3 1kg을 물 0.9L / 메탄올 0.1L 혼합용매에 용해시켜 산화제 혼합용액을 제조하였다. 이렇게 제조된 산화제 수용액에 Ni 재질로 된 양각의 몰드를 함침시켜 몰드의 표면에 충분히 도포시킨다. 도포된 몰드를 이용하여 반경화 상태의 에폭시 기판에 1MPa의 압력으로 100℃에서 30분간 압력을 가한후 170℃에서 2시간 동안 압력을 가해주었다. 온도를 하강한 후 이형시키고, 산화제가 도포되어 있는 기판을 0.04M의 피롤과 0.015M의 anthraquinone-2-sulfonate이 함유된 수용액에 2시간 동안 질소분위기에서 함침하여 폴리피롤을 패턴에 중합시켜 배선을 형성하였다.
<실시예 2>
산화제인 FeCl3 1kg을 물 0.9L / 메탄올 0.1L 혼합용매에 용해시켜 산화제 혼합용액을 제조하였다. 이렇게 제조된 산화제 수용액에 Ni 재질로 된 양각의 몰드를 함침시켜 몰드의 표면에 충분히 도포시킨다. 도포된 몰드를 이용하여 반경화 상태의 에폭시 기판에 1MPa의 압력으로 100℃에서 30분간 압력을 가한후 170℃에서 2시간 동안 압력을 가해주었다. 온도를 하강한 후 이형시키고, 산화제가 도포되어 있는 기판을 0.04M의 피롤과 0.015M의 anthraquinone-2-sulfonate이 함유된 수용액과 함께 진공오븐안에 넣고 진공을 걸어주어 휘발된 피롤 모노머들이 기판의 산화제가 도포된 패턴에 선택적으로 중합되어 배선을 형성하였다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따른 인쇄회로기판의 제조방법은 기존의 리소그래피 공정에 비하여 공정을 대폭적으로 단축하고 공정비용을 절감할 수 있을 뿐만 아니라, 인쇄회로기판의 배선폭의 미세화를 통하여 고집적, 고효율의 인쇄회로기판을 제조할 수 있고, 임프린트법을 이용하여 전도성 고분자 배선을 형성하는 새로운 방식에 의하여 산업용, 사무용 또는 가정용 전기전자제품에 적용할 수 있는 인쇄회 로기판(PCB) 또는 플렉서블인쇄회로기판(FPCB)을 제조할 수 있다.

Claims (12)

  1. (a) 형성하고자 하는 배선 패턴에 대응되는 양각된 패턴이 형성된 몰드를 준비하는 단계;
    (b) 상기 몰드의 패턴이 형성된 면에 고분자 중합용 산화제를 도포하는 단계;
    (c) 수지층에 상기 몰드를 가압하는 단계;
    (d) 수지층으로부터 상기 몰드를 분리하여, 수지층에 고분자 중합용 산화제가 흡착된 패턴을 형성하는 단계; 및
    (e) 상기 수지층에 형성된 패턴 내부에 선택적으로 전도성 고분자의 모노머를 충전시키고 중합시킴으로써 전도성 고분자 배선을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  2. 제 1항에 있어서,
    상기 몰드는 반도체, 세라믹, 금속, 폴리머, SiO2, 석영(quartz), 유리 및 이들의 조합으로 이루어진 군으로부터 선택된 물질로 형성되는 인쇄회로패턴의 제조방법.
  3. 제 1항에 있어서,
    상기 고분자 중합용 산화제는 H20, HCl, HBr, HNO3, H2SO4, 카르복시산(carboxylic acid), 페놀(phenol), 알코올(alcohol)등의 중성 수소이온주게(neutral protone donor); Li+, Mg2+, Br+ 등의 양이온(cation); 및 AlCl3, BF3, TiCl4, FeCl3, ZnCl2 등의 금속화합물(metal compound)로 이루어진 군으로부터 선택되는 적어도 하나인 인쇄회로패턴의 제조방법.
  4. 제 1항에 있어서,
    상기 고분자 중합용 산화제의 도포단계는 산화제 용액에 상기 몰드를 함침시켜 이루어지는 인쇄회로기판의 제조방법.
  5. 제 1항에 있어서,
    상기 수지층은 에폭시 수지, 페놀수지, 비닐에스테르 수지, 불포화폴리에스테르 수지, 말레이미드 수지, 폴리페놀의 폴리시아네이트 수지, 비닐벤질 화합물 등의 열경화성 수지; 및 폴리에테르이미드, 폴리에테르술폰, 폴리아세탈, 디시클로펜타디엔계 수지 등의 열가소성 수지로 이루어진 군으로부터 선택된 적어도 하나의 수지로 형성되는 인쇄회로기판의 제조방법.
  6. 제 1항에 있어서,
    상기 제조방법은 전도성 고분자 모노머를 충진시키기 전에, 수지층에 형성된 패턴 내부를 제외한 수지층의 상부면을 표면처리하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  7. 제 6항에 있어서,
    상기 표면처리는 수지층의 상부면을 극성용매로 닦아내어 고분자 중합용 산화제를 제거하는 것인 인쇄회로기판의 제조방법.
  8. 제 6항에 있어서,
    상기 표면처리는 수지층의 상부면을 연마하여 고분자 중합용 산화제를 제거하는 것인 인쇄회로기판의 제조방법.
  9. 제 1항에 있어서,
    상기 전도성 고분자는 폴리아세틸렌, 폴리피롤, 폴리티오펜, 폴리(3-알킬티오펜), 폴리페닐렌설파이드, 폴리페닐렌비닐렌, 폴리티에닐렌비닐렌, 폴리페닐렌, 폴리이소티아나프탈렌, 폴리아줄렌, 폴리퓨란 및 폴리아닐린으로 이루어진 군으로부터 선택되는 적어도 하나인 인쇄회로기판의 제조방법.
  10. 제 1항에 있어서,
    상기 고분자 중합시, I2, Br2 등의 할로겐 가스; Li, Na, K 등의 알칼리금속원소; AsF5, BF4 -, ClO4 -, FeCl4 -, 토실레이트(tosylate) 및 HCl; 안트라퀴논-2-술폰산나트륨염(AQSA), 2-나프탈렌술폰산나트륨염(NSA), 2,6-나프탈렌디술폰산디나트륨염(NDSA), p-톨루엔술폰산나트륨(PTS), 나프톨 옐로우 S(NYS) 및 니트로벤젠술폰산나트륨염(NBSA);으로 이루어진 군으로부터 선택되는 적어도 하나의 화합물을 도판트(dopant)로 사용하는 인쇄회로기판의 제조방법.
  11. 제 1항에 있어서,
    상기 전도성 고분자 배선 형성단계는 용액중합법 또는 기상중합법을 이용하여 수행되는 인쇄회로기판의 제조방법.
  12. 제 1항 내지 제 11항 중 어느 한 항에 따른 방법에 의하여 제조되는 인쇄회로기판.
KR1020060064575A 2006-07-10 2006-07-10 임프린트법을 이용한 인쇄회로기판의 제조방법 KR100827620B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060064575A KR100827620B1 (ko) 2006-07-10 2006-07-10 임프린트법을 이용한 인쇄회로기판의 제조방법
US11/819,720 US8216503B2 (en) 2006-07-10 2007-06-28 Method for manufacturing printed circuit board using imprinting
JP2007180248A JP4435214B2 (ja) 2006-07-10 2007-07-09 印刷回路基板の製造方法
CN200710130508A CN100586255C (zh) 2006-07-10 2007-07-09 利用压印来生产印刷电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060064575A KR100827620B1 (ko) 2006-07-10 2006-07-10 임프린트법을 이용한 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20080005790A true KR20080005790A (ko) 2008-01-15
KR100827620B1 KR100827620B1 (ko) 2008-05-07

Family

ID=38919411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060064575A KR100827620B1 (ko) 2006-07-10 2006-07-10 임프린트법을 이용한 인쇄회로기판의 제조방법

Country Status (4)

Country Link
US (1) US8216503B2 (ko)
JP (1) JP4435214B2 (ko)
KR (1) KR100827620B1 (ko)
CN (1) CN100586255C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925762B1 (ko) * 2008-04-28 2009-11-11 삼성전기주식회사 임프린트 방법
KR101466795B1 (ko) * 2012-11-06 2014-11-28 재단법인대구경북과학기술원 신축성 기판 및 그 제조방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
WO2009133969A2 (en) * 2008-04-30 2009-11-05 Panasonic Electric Works Co., Ltd. Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method
JP5075157B2 (ja) * 2008-04-30 2012-11-14 パナソニック株式会社 配線基材の製造方法及び該製造方法により得られた配線基材
US8272126B2 (en) * 2008-04-30 2012-09-25 Panasonic Corporation Method of producing circuit board
US8101519B2 (en) 2008-08-14 2012-01-24 Samsung Electronics Co., Ltd. Mold, manufacturing method of mold, method for forming patterns using mold, and display substrate and display device manufactured by using method for forming patterns
WO2010064602A1 (ja) * 2008-12-02 2010-06-10 パナソニック電工株式会社 回路基板の製造方法、及び前記製造方法により得られた回路基板
JP5583384B2 (ja) * 2008-12-02 2014-09-03 パナソニック株式会社 回路基板の製造方法、及び前記製造方法により得られた回路基板
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US8698003B2 (en) 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
CN102224770A (zh) * 2008-12-02 2011-10-19 松下电工株式会社 电路基板的制造方法以及由该制造方法获得的电路基板
CN102598883A (zh) 2009-10-30 2012-07-18 松下电器产业株式会社 电路板以及在电路板上安装有元件的半导体装置
JP5465512B2 (ja) * 2009-10-30 2014-04-09 パナソニック株式会社 回路基板の製造方法
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
WO2011052207A1 (ja) * 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板、及び前記回路基板の製造方法
CN102726127A (zh) * 2010-02-05 2012-10-10 株式会社藤仓 配线板及其制造方法
KR101678052B1 (ko) * 2010-02-25 2016-11-22 삼성전자 주식회사 단층 배선 패턴을 포함한 인쇄회로기판(pcb), pcb를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, pcb제조방법, 및 반도체 패키지 제조방법
JP2012156498A (ja) * 2011-01-07 2012-08-16 Fujikura Ltd 配線基板、モールド及び配線基板の製造方法
KR102021845B1 (ko) * 2011-04-28 2019-09-18 가부시키가이샤 가네카 보강판 일체형 플렉서블 프린트 기판
CN102280583B (zh) * 2011-07-15 2013-08-07 中国科学院苏州纳米技术与纳米仿生研究所 一种调控柔性电子器件介电层厚度的方法
CN102510673A (zh) * 2011-11-04 2012-06-20 牧东光电(苏州)有限公司 移印布线方法
CN102654459A (zh) * 2012-05-17 2012-09-05 中国科学院苏州纳米技术与纳米仿生研究所 一种表面等离子体共振传感器芯片的制作方法
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
KR101472416B1 (ko) * 2013-10-17 2014-12-12 고려대학교 산학협력단 3차원 스트레쳐블 전자소자 및 이의 제조 방법
JP2015159277A (ja) 2014-01-23 2015-09-03 パナソニック株式会社 電子デバイスの製造方法
GB2526316B (en) * 2014-05-20 2018-10-31 Flexenable Ltd Production of transistor arrays
CN105517347B (zh) * 2014-09-26 2018-08-07 深南电路有限公司 一种电路板表面涂覆的方法
CN106034373B (zh) * 2015-03-10 2018-09-25 上海量子绘景电子股份有限公司 高密度多层铜线路板及其制备方法
US11191164B2 (en) * 2015-09-29 2021-11-30 Dai Nippon Printing Co., Ltd. Wiring structure and method of manufacturing the same, semiconductor device, multilayer wiring structure and method of manufacturing the same, semiconductor element mounting substrate, method of forming pattern structure, imprint mold and method of manufacturing the same, imprint mold set, and method of manufacturing multilayer wiring board
FI129918B (en) * 2019-05-02 2022-10-31 Turun Yliopisto A method of making a film
CN112340693B (zh) * 2020-09-29 2023-08-25 清华大学 制备具有表面微结构涂层的方法
CN112505114A (zh) * 2020-11-28 2021-03-16 青岛科技大学 一种全聚合物自支撑性电极的制备及其在柔性电化学传感器的应用
WO2023189855A1 (ja) * 2022-03-29 2023-10-05 慶應義塾 マトリックス内への導電性高分子の複合化

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1306904C (en) * 1985-10-09 1992-09-01 Tetsumi Suzuki Electrically conductive material and secondary battery using the electrically conductive material
EP0535864B1 (en) * 1991-09-30 1998-07-29 AT&T Corp. Fabrication of a conductive region in electronic devices
KR970004756B1 (ko) * 1993-10-16 1997-04-03 내쇼날 사이언스 카운실 가공성 도전 콜로이드 폴리머의 제조방법
JPH08148805A (ja) * 1994-11-22 1996-06-07 Sony Corp プリント配線板の製造方法
US6060121A (en) * 1996-03-15 2000-05-09 President And Fellows Of Harvard College Microcontact printing of catalytic colloids
JPH11186698A (ja) 1997-12-18 1999-07-09 Matsushita Electric Ind Co Ltd 回路基板の製造方法および回路基板
US6287968B1 (en) * 1999-01-04 2001-09-11 Advanced Micro Devices, Inc. Method of defining copper seed layer for selective electroless plating processing
JP2001320150A (ja) 2000-02-29 2001-11-16 Mitsui Chemicals Inc スタンパを使った配線基板の製造方法及び配線基板
SG108820A1 (en) * 2001-02-23 2005-02-28 Agency Science Tech & Res Method and apparatus for forming a metallic feature on a substrate
US6663820B2 (en) * 2001-03-14 2003-12-16 The Procter & Gamble Company Method of manufacturing microneedle structures using soft lithography and photolithography
US6746751B2 (en) * 2001-06-22 2004-06-08 Agfa-Gevaert Material having a conductive pattern and a material and method for making a conductive pattern
TWI279080B (en) * 2001-09-20 2007-04-11 Nec Corp Shielded strip line device and method of manufacture thereof
WO2004102629A2 (en) * 2003-05-08 2004-11-25 Northeastern University Method for synthesizing conducting polymers from neat monomer solutions
US7063762B2 (en) * 2003-08-20 2006-06-20 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925762B1 (ko) * 2008-04-28 2009-11-11 삼성전기주식회사 임프린트 방법
KR101466795B1 (ko) * 2012-11-06 2014-11-28 재단법인대구경북과학기술원 신축성 기판 및 그 제조방법

Also Published As

Publication number Publication date
CN101106868A (zh) 2008-01-16
CN100586255C (zh) 2010-01-27
JP2008022002A (ja) 2008-01-31
US20080008824A1 (en) 2008-01-10
JP4435214B2 (ja) 2010-03-17
US8216503B2 (en) 2012-07-10
KR100827620B1 (ko) 2008-05-07

Similar Documents

Publication Publication Date Title
KR100827620B1 (ko) 임프린트법을 이용한 인쇄회로기판의 제조방법
KR101497936B1 (ko) 유기 전자 소자 또는 광전자 소자의 제조 방법
CN102083280B (zh) 嵌入式印刷电路板、多层印刷电路板以及它们的制造方法
KR100691706B1 (ko) 전자 기능 재료를 원하는 패턴으로 제조하는 방법
CN109716491B (zh) 场效应晶体管的制造方法及无线通信设备的制造方法
US7226804B2 (en) Method for forming pattern of organic insulating film
US6649327B2 (en) Method of patterning electrically conductive polymers
KR20010075030A (ko) 폴리알킬렌 디옥시티오펜으로 제조된 인쇄 도체
CN106947221B (zh) 导电性高分子组合物、包覆品以及图案形成方法
JP2022130386A (ja) インク組成物
EP1297385A2 (en) Material and method for making an electroconductive pattern
KR20100126268A (ko) 리프트-오프 공정을 이용한 전도성 고분자 층의 제조방법
Khaldi et al. Synergetic PEDOT degradation during a reactive ion etching process
JP2014529162A (ja) 積層体の製造プロセスおよびそのプロセスで得られるマスキングのない積層体
KR101110361B1 (ko) 인쇄회로기판 및 그 제조방법
KR102476985B1 (ko) 디스플레이용 전극 형성방법
JP7447793B2 (ja) インク組成物
JP7306497B2 (ja) 非水系インク組成物
JP2024075578A (ja) インク組成物
CN104247050A (zh) 使用沟槽结构制备图案的方法及其制备的图案,以及使用该制备方法制备太阳能电池的方法及其制备的太阳能电池
KR20110023479A (ko) 인쇄회로기판 및 그 제조방법
JPS61234090A (ja) パタ−ン形成方法
KR20100053965A (ko) 금속 배선 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110414

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee