KR101678052B1 - 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법 - Google Patents

단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법 Download PDF

Info

Publication number
KR101678052B1
KR101678052B1 KR1020100017197A KR20100017197A KR101678052B1 KR 101678052 B1 KR101678052 B1 KR 101678052B1 KR 1020100017197 A KR1020100017197 A KR 1020100017197A KR 20100017197 A KR20100017197 A KR 20100017197A KR 101678052 B1 KR101678052 B1 KR 101678052B1
Authority
KR
South Korea
Prior art keywords
pcb
wiring pattern
body resin
contact
semiconductor chip
Prior art date
Application number
KR1020100017197A
Other languages
English (en)
Other versions
KR20110097382A (ko
Inventor
이용관
박태성
김원근
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100017197A priority Critical patent/KR101678052B1/ko
Priority to US12/938,534 priority patent/US8241968B2/en
Priority to JP2011037985A priority patent/JP5923243B2/ja
Priority to CN201110046014.3A priority patent/CN102196663B/zh
Publication of KR20110097382A publication Critical patent/KR20110097382A/ko
Priority to US13/486,235 priority patent/US20120307445A1/en
Application granted granted Critical
Publication of KR101678052B1 publication Critical patent/KR101678052B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 사상은 PCB의 구조를 단순화하여 낮은 공정 비용 및 높은 수율을 가지면서도, 플립-칩 본딩 시에 미세 범프의 접합 특성 및 신뢰성을 향상시킬 수 있는 단층 배선 패턴을 포함한 인쇄회로기판(PCB), PCB를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, PCB 제조방법, 및 반도체 패키지 제조방법을 제공한다. 그 PCB는 하면 및 상면을 구비한 평판 구조의 바디(body) 수지; 상기 바디 수지의 상기 상면 또는 하면 어느 한쪽 면으로 형성되고, 솔더 볼과 결합할 솔더 볼 랜드 또는 반도체 칩과 결합할 범프 랜드가 형성되어 있는 단층 배선 패턴(one-layered wire pattern); 및 상기 바디 수지의 상면 및 하면으로 상기 단층 배선 패턴을 덮으면서 형성되고, 상기 솔더 볼 랜드 또는 상기 범프 랜드에 대응하는 개구부가 형성되어 있는 솔더 레지스트(Solder Resist: SR);를 포함한다. 또한, 상기 반도체 패키지는 반도체 칩; 상기 반도체 칩이 와이어 본딩 또는 플립-칩(flip-chip) 본딩으로 실장되는 상기 PCB; 및 상기 반도체 칩을 밀폐하는 밀봉재;를 포함한다.

Description

단층 배선 패턴을 포함한 인쇄회로기판(ＰＣＢ), ＰＣＢ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ＰＣＢ제조방법, 및 반도체 패키지 제조방법{Printed circuit board(PCB) comprising one-layer wire pattern, semiconductor package comprising the PCB, electrical and electronic apparatus comprising the package, method for fabricating the PCB, and method for fabricating the package}
본 발명은 반도체 패키지에 관한 것으로, 특히 단층 배선 패턴을 포함한 인쇄회로기판(PCB) 및 그 PCB를 제조하는 방법과, 그러한 PCB를 포함한 반도체 패키지 및 그 반도체 패키지를 제조하는 방법에 관한 것이다.
일반적으로, 웨이퍼에 여러 가지 반도체 공정들을 수행하여 복수 개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 인쇄회로기판(Printed Circuit Board: PCB)에 실장하기 위해서, 웨이퍼에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다. 반도체 패키지는 반도체 칩, 반도체 칩이 실장되는 PCB, 반도체 칩과 PCB를 전기적으로 연결키는 본딩 와이어 또는 범프, 및 반도체 칩을 밀봉하는 밀봉재를 포함할 수 있다.
근래 반도체 칩이 고집적화됨에 따라, 반도체 칩의 사이즈가 소형화되어 가고 있으며, 이에 대응하여, 반도체 패키지도 소형화되고 있다. 예컨대, 반도체 칩 정도의 사이즈를 갖는 칩 스케일 패키지(Chip Scale Package: CSP) 또는 웨이퍼 레벨 패키지(Wafer Level Package: WLP) 등을 들 수 있다.
반도체 패키지를 구성하는 소재 중 PCB가 매우 높은 원가를 차지하고 있으며, 그에 따라 전체 반도체 패키지의 가격을 상승시키는 요인이 되고 있다. 따라서, 경제적인 PCB 및 이를 통한 저렴한 반도체 패키지 구현에 대한 요구가 높아지고 있다.
본 발명의 사상이 해결하고자 하는 과제는 PCB의 구조를 단순화하여 낮은 공정 비용 및 높은 수율을 가지면서도, 플립-칩 본딩 시에 미세 범프의 접합 특성 및 신뢰성을 향상시킬 수 있는 단층 배선 패턴을 포함한 인쇄회로기판(PCB), PCB를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, PCB 제조방법, 및 반도체 패키지 제조방법을 제공하는 데에 있다.
상기 과제를 해결하기 위하여, 본 발명의 사상은 하면 및 상면을 구비한 평판 구조의 바디(body) 수지; 상기 바디 수지의 상기 상면 또는 하면 어느 한쪽 면으로 형성되고, 솔더 볼과 결합할 솔더 볼 랜드 또는 반도체 칩과 결합할 범프 랜드가 형성되어 있는 단층 배선 패턴(one-layered wire pattern); 및 상기 바디 수지의 상면 및 하면으로 상기 단층 배선 패턴을 덮으면서 형성되고, 상기 솔더 볼 랜드 또는 상기 범프 랜드에 대응하는 개구부가 형성되어 있는 솔더 레지스트(Solder Resist: SR);를 포함하며, 상기 솔더 볼 랜드가 상기 단층 배선 패턴에 형성된 경우, 상기 범프 랜드는 상기 단층 배선 패턴으로부터 상기 바디 수지를 관통하여 확장되어, 상기 단층 배선 패턴이 형성되지 않은 상기 바디 수지의 면으로 형성되고, 상기 범프 랜드가 상기 단층 배선 패턴에 형성된 경우에, 상기 솔더 볼 랜드는 상기 단층 배선 패턴으로부터 상기 바디 수지를 관통하여 확장되어, 상기 단층 배선 패턴이 형성되지 않은 상기 바디 수지의 면으로 형성된 것을 특징으로 하는 단층 배선 패턴을 포함한 인쇄회로기판(PCB)을 제공한다.
본 발명의 일 실시예에 있어서, 상기 단층 배선 패턴이 상기 바디 수지의 하면으로 형성된 경우, 상기 범프 랜드는 상기 바디 수지의 상면에서 돌출된 형태로 형성될 수 있다. 한편, 상기 단층 배선 패턴은 상기 바디 수지 내부에 형성되는 매몰형(buried type) 또는 상기 바디 수지 외부에 형성되는 일반형(normal type)일 수 있다.
본 발명의 사상은 상기 과제를 해결하기 위하여, 반도체 칩; 상기 반도체 칩이 와이어 본딩 또는 플립-칩(flip-chip) 본딩으로 실장되는 상기 PCB; 및 상기 반도체 칩을 밀폐하는 밀봉재;를 포함하는 반도체 패키지를 제공한다.
본 발명의 일 실시예에 있어서, 상기 반도체 패키지는 MUF(Molded Underfill) 공정을 통해 형성됨으로써, 상기 밀봉재는 상기 반도체 칩과 상기 PCB 사이에 채워지는 부분의 수지와 상기 반도체 칩 외부를 덮은 부분의 수지가 동일할 수 있다. 한편, 상기 밀봉재는 상기 반도체 칩 외부를 덮은 외부 밀봉 수지, 및 상기 반도체 칩과 상기 PCB 사이에 채워지는 언더 필(Underfill)을 포함할 수도 있다.
더 나아가, 본 발명의 사상은 상기 과제를 해결하기 위하여, 데이터가 입출력되는 입출력부; 상기 데이터를 수신하고 송신하는 인터페이스부; 상기 데이터가 저장되는 메모리부; 상기 입출력부, 인터페이스 및 반도체 소자를 제어하는 제어부; 및 상기 입출력부, 인터페이스부, 반도체 소자 및 제어부 사이에서 데이터 및 명령 전송을 수행하는 버스;를 포함하고, 상기 인터페이스부, 메모리부, 및 제어부 중 적어도 하나는 상기 제6 항의 반도체 패키지로 형성된 것을 특징으로 하는 전기전자장치를 제공한다.
한편, 본 발명의 사상은 상기 과제를 해결하기 위하여, 금속 박막을 형성하는 단계; 상기 금속 박막 상에 배선 패턴을 형성하는 단계; 상기 배선 패턴 중 선택된 소정 패턴 부분에 관통 콘택을 형성하는 단계; 상기 금속 박막 상의 결과물 상면으로 바디 수지를 형성하는 단계; 상기 금속 박막을 제거하는 단계; 및 상기 금속 박막이 제거된 결과물 상면 및 하면으로 솔더 레지스트를 도포하는 단계;를 포함하는 PCB 제조방법을 제공한다.
본 발명의 일 실시예에 있어서, 상기 배선 패턴 및 관통 콘택은 도금을 통해 형성될 수 있다. 또한, 상기 바디 수지를 형성하는 단계에서, 상기 돌출부가 상기 바디 수지를 관통하도록 상기 바디 수지를 상기 금속 박막 상의 결과물 상면으로 압착시키는 공정이 진행될 수 있다. 한편, 상기 금속 박막을 형성하는 단계에서, 상기 금속 박막을 접착제층 양면으로 접착하여 2개의 상기 금속 박막을 형성함으로써, 2개의 PCB를 제조할 수 있다. 이와 같이 2개의 PCB를 제조하는 경우, 배선 패턴 형성 단계부터 바디 수지 형성하는 단계까지는 각각의 금속 박막 상으로 동일한 공정을 진행하며, 상기 금속 박막을 제거하는 단계 전에, 상기 접착제층을 제거하는 단계를 포함할 수 있다.
마지막으로, 본 발명의 사상은 상기 과제를 해결하기 위하여, 상기 PCB를 제조하는 단계; 상기 PCB 상으로 와이어 본딩 또는 플립-칩 본딩을 통해 반도체 칩을 실장하는 단계; 및 상기 반도체 칩을 밀봉하는 밀봉재를 형성하는 단계;를 포함하는 반도체 패키지 제조방법을 제공한다.
본 발명의 일 실시예에 있어서, 상기 실장하는 단계에서, 상기 반도체 칩을 플립-칩 본딩으로 실장하는 경우, 상기 반도체 칩을 미세 범프를 통해 상기 범프 랜드에 결합시킬 수 있다.
본 발명의 사상에 따른 단층 배선 패턴을 포함한 인쇄회로기판(PCB), PCB를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, PCB 제조방법, 및 반도체 패키지 제조방법은 PCB 상면 및 하면 어느 한쪽 면으로 배선 패턴이 형성되고, 이러한 배선 패턴에 솔더 볼 랜드 및 범프 랜드 중 어느 하나의 랜드가 형성되며 다른 하나의 랜드는 배선 패턴으로부터 PCB를 관통하여 확장되어 PCB의 다른 한쪽 면으로 형성될 수 있다.
따라서, PCB의 제조 공정을 매우 단순화시킬 수 있고, 그에 따라, 낮은 공정 비용 및 높은 수율을 달성할 수 있어, PCB 가격 및 반도체 패키지 가격을 현저히 낮출 수 있다.
또한, 범프 랜드가 PCB 상면으로 돌출된 구조로 형성하는 경우에, 반도체 칩과의 플립-칩 본딩 시에 범프 접합 특성을 향상시킬 수 있고, 그에 따라, 신뢰성 있는 반도체 패키지를 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 단층 배선 패턴을 포함한 인쇄회로기판(PCB)에 대한 단면도이다.
도 2는 본 발명의 실시예들에 따른 반도체 패키지에 대한 단면도이다.
도 3a 및 3b는 본 발명의 실시예들에 따른 반도체 패키지에 대한 단면도들이다.
도 4a 및 4b는 본 발명의 실시예들에 따른 반도체 패키지에 대한 단면도들이다.
도 5는 본 발명의 실시예들에 따른 반도체 패키지에 대한 단면도들이다.
도 6은 본 발명의 실시예들에 따른 전기전자장치에 대한 블럭 구조도이다.
도 7a ~ 7f는 본 발명의 실시예들에 따른 PCB 제조방법을 보여주는 단면도들이다.
도 8a ~ 8g는 본 발명의 실시예들에 따른 PCB 제조방법을 보여주는 단면도들이다.
도 9a ~ 9d는 본 발명의 실시예들에 따른 반도체 패키지 제조방법을 보여주는 단면도들이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1은 본 발명의 실시예들에 따른 단층 배선 패턴을 포함한 인쇄회로기판(PCB)에 대한 단면도이다.
도 1을 참조하면, 본 실시예의 인쇄회로기판(100, Printed Circuit Board: PCB)은 바디 수지(110), 배선 패턴(120), 관통 콘택(122) 및 솔더 레지스트(130a, 130b, Solder Resist: SR)를 포함한다.
바디 수지(110)는 유리 섬유에 열경화성 수지를 침투시켜 반경화 상태로 만든 수지인 프리프레그(Prepreg) 수지로 형성될 수 있다. 그러나, 바디 수지(110)가 프리프레그 수지에 한정되지 않고 다른 다양한 수지로 형성될 수 있음은 물론이다. 예컨대, 바디 수지(110)는 열경화성 에폭시(epoxy) 수지, 열가소성 에폭시 수지, 필러(filler)를 함유한 수지 등으로 형성될 수 있다.
배선 패턴(120)은 바디 수지(110)의 상면 또는 하면 어느 한쪽 면으로만 형성되는데, 이와 같이 배선 패턴이 PCB를 구성하는 몸체부, 예컨대, 바디 수지의 어느 한쪽 면으로 형성되는 구조를 단층 배선 패턴(one-layer wire pattern) 구조라고 한다. 반면에, PCB의 몸체부의 양면으로 배선 패턴이 형성되는 경우에는 2층 배선 패턴(two-layer wire pattern) 구조라고 한다. 그에 따라, 본 실시예의 PCB(100)는 바디 수지(110)의 어느 한쪽 면에만 배선 패턴이 형성되는 단층 배선 패턴 구조를 갖는다.
배선 패턴(120)은 도시된 바와 같이 바디 수지(110)의 내부로 형성되는 매몰형(buried type)일 수 있다. 그러나 이에 한정되지 않고, 배선 패턴(120)은 바디 수지(110) 외부 면으로 형성되는 일반형(normal type)일 수 있음은 물론이다. 이러한 배선 패턴(120) 도 7a ~ 7f 또는 도 8a ~ 8g에 대한 설명부분에서 기술하는 바와 같이, 금속 박막 상에 도금 등을 통해 소정 형태로 배선 패턴을 형성하고, 바디 수지에 해당하는 프리프레그 수지 등을 압착하여 결합시킴으로써 형성될 수 있다. 그러나, 배선 패턴(120)이 그러한 방법에 한정되지 않고, 바디 수지(110) 전면으로 도금 또는 증착된 금속 박막을, PR(Photo Resist) 패턴을 이용하여 식각함으로써, 형성될 수 있음은 물론이다.
관통 콘택(122)은 배선 패턴(120) 중 선택된 소정 패턴 영역에만 형성되며, 선택된 소정 패턴 영역에서 확장되어 바디 수지(110)를 관통하도록 형성될 수 있다. 즉, 배선 패턴(120)이 바디 수지(110) 상면으로 형성된 경우에, 관통 콘택(122)은 배선 패턴(120)으로부터 확장하여 바디 수지(110)의 하면으로 관통 콘택의 표면이 노출되도록 바디 수지(110)를 관통하여 형성될 수 있다.
이러한 관통 콘택(122)은 도 7a ~ 7f 또는 도 8a ~ 8g에서 볼 수 있듯이, 금속 박막 상에 배선 패턴(120)이 형성된 후에, 선택된 배선 패턴(120) 일부분으로 다시 도금을 통해 관통 콘택(122)이 형성되고, 배선 패턴(120) 및 관통 콘택(122)이 형성된 결과물을 바디 수지(110)에 해당하는 프리프레그 수지 등에 압착하여 결합시킴으로써 구현될 수 있다. 그러나 관통 콘택(122) 형성방법이 위의 방법에 한정되는 것은 아니다. 예컨대, 배선 패턴(120)이 형성되어 있는 바디 수지(110) 면의 반대 면에서 소정 PR 패턴 마스크를 이용하여 관통 콘택을 위한 비아 홀들을 형성하고, 비아 홀을 금속 물질로 채움으로써, 관통 콘택을 형성할 수 있음은 물론이다.
솔더 레지스트(130a, 130b)는 바디 수지(110)의 상면 및 하면으로 형성될 수 있다. 이러한 솔더 레지스트(130a, 130b)의 소정 부분에는 다수의 개구부들(H)이 형성되게 되는데, 이러한 개구부들(H)은 차후에 반도체 칩이 결합할 범프 랜드(bump land) 및 솔더 볼이 결합할 솔더 볼 랜드에 형성될 수 있다.
본 실시예에서, 배선 패턴(120)이 반도체 칩이 결합할 바디 수지(110)의 상면으로 형성되는 경우에, 배선 패턴(120)이 형성되어 있는 바디 수지(110)의 상면으로 범프 랜드가 형성되며, 관통 콘택(122)이 노출되는 바디 수지(110)의 하면으로 솔더 볼 랜드가 형성될 수 있다. 반대로, 배선 패턴(120)이 솔더 볼과 결합할 바디 수지(110)의 하면으로 형성되는 경우에, 배선 패턴(120)이 형성되어 있는 바디 수지(110)의 하면으로 솔더 볼 랜드가 형성되며, 관통 콘택(122)이 노출되는 바디 수지(110)의 상면으로 범프 랜드가 형성될 수 있다.
한편, 배선 패턴(120)이 솔더 볼과 결합할 바디 수지(110)의 하면으로 형성되고, 반도체 칩이 플립-칩(Flip-Chip) 본딩을 통해 바디 수지(110)의 상면으로 결합하는 경우에, 관통 콘택(122)은 바디 수지(110)의 상면으로부터 외부로 돌출된 구조로 형성될 수 있다. 이와 같이 관통 콘택(122)이 외부로 돌출된 구조를 가짐으로써, 차후 반도체 칩과 플립-칩 본딩을 통해 결합할 때, 범프 접합 특성을 향상시켜 결합을 견고하게 하여, 반도체 패키지의 신뢰성을 향상시킬 수 있다.
본 실시예의 PCB(100)는 배선 패턴이 바디 수지의 어느 한쪽 면으로만 형성되고, 반대 면으로 배선 패턴으로부터 확장되어 바디 수지를 관통하여 관통 콘택이 형성됨으로써, 매우 단순한 구조의 PCB를 구현할 수 있게 한다. 즉, 종래 PCB 몸체부 양면으로 배선 패턴을 형성되고 그러한 배선 패턴을 연결하는 메탈 콘택이 형성된 2층 배선 패턴 구조의 경우, 그 제조 공정이 복잡하여 PCB 원가가 높아지는 결과를 초래하였다. 특히, 메탈 콘택을 형성하기 위한 비아 홀 가공 공정에 고비용이 소요되고 신뢰성 문제에 기인하여 수율이 떨어지는 문제가 있었다.
그러나 본 실시예의 PCB의 경우, 단층 배선 패턴 구조에 기인하여 비교적 구조가 단순하기 때문에, 제조 공정 역시 단순하며, 그에 따른 PCB 제조 비용을 현저히 낮출 수 있다. 특히, 도 7a ~ 7f나 8a ~ 8g에서 보듯이 배선 패턴 및 관통 콘택을 도금 방법을 통해 형성하고, 그러한 결과물을 단순히 프리프레그와 같은 바디 수지에 압착 결합시켜 PCB를 형성함으로써, 매우 용이하게 PCB를 제조할 수 있다. 그에 따라, 비아 홀 공정을 수행할 필요가 없어 비용을 현저히 낮출 수 있고, 수율 저하 문제 또한 해결할 수 있다.
도 2는 본 발명의 실시예들에 따른 반도체 패키지에 대한 단면도이다.
도 2를 참조하면, 본 실시예의 반도체 패키지(1000)는 PCB(100), 반도체 칩(200), 밀봉재(300) 및 솔더 볼(400)을 포함한다.
PCB(100)는 도 1에서 설명한 바와 같은 단층 배선 패턴 구조를 포함한 PCB이다. 즉, PCB(100)는 바디 수지(110), 배선 패턴(120), 관통 콘택(122) 및 솔더 레지스트(130a, 130b)를 포함하며, 배선 패턴(120)은 바디 수지(110)의 상면으로만 형성되고, 관통 콘택(122)이 배선 패턴(120)으로부터 바디 수지(110)를 관통하여 바디 수지(110)의 하면으로 노출되는 구조를 갖는다. 물론, 반대로 배선 패턴(120)이 바디 수지(110)의 하면으로 형성되고, 돌출 배턴이 바디 수지(110)의 상면으로 노출되는 구조를 가질 수 있음은 물론이다.
반도체 칩(200)은 접착제(220)를 통하여 PCB(100) 결합되며, 본딩 와이어(230) 및 연결 와이어(240)를 통해 반도체 칩(200) 내에 형성된 전자 소자들이 PCB(100)의 배선 패턴(120)에 전기적으로 연결된다. 이러한 반도체 칩(200)은 DRAM이나 플래시 등의 메모리 칩, 또는 컨트롤러 등을 구성하는 로직 칩일 수 있다.
반도체 칩(200)이 와이어 본딩을 통해 PCB(100)에 연결되므로, 접촉 저항 감소를 위해 배선 패턴의 상면의 개구부들 상으로 노출되는 배선 패턴(120) 상면으로는 금 도금 패드(140)가 형성될 수 있다.
밀봉재(300)는 반도체 칩(200)을 밀봉하여 외부와 차단한다. 이러한 밀봉재(300)는 열경화성 또는 열가소성 에폭시 수지로 형성될 수 있다.
솔더 볼(400)은 PCB(100) 하면의 솔더 볼 랜드 위치에 형성되는데, 솔더 볼 랜드 부분으로는 배선 패턴(120)으로부터 확장되어 바디 수지(110)를 관통하여 형성된 관통 콘택(122)의 표면이 노출되어 있다. 이러한 관통 콘택(122)의 노출된 표면으로 솔더 볼(400)이 결합될 수 있다. 한편, 본딩 와이어 결합 부분과 비슷하게 접촉 저항 감소를 위해 관통 콘택(122)의 노출 표면으로는 금 도금 패드(140)가 형성될 수 있다.
본 실시예는 와이어 본딩을 통해 반도체 칩이 도 1의 PCB에 실장됨으로써, 반도체 패키지가 용이하게 구현될 수 있음을 보여준다.
도 3a 및 3b는 본 발명의 실시예들에 따른 반도체 패키지에 대한 단면도들이다.
도 3a를 참조하면, 본 실시예의 반도체 패키지(1000a)는 PCB(100), 반도체 칩(200), 밀봉재(300) 및 솔더 볼(400)을 포함한다.
PCB(100)는 도 1에서 설명한 단층 배선 패턴 구조를 포함한 PCB이다. 다만, 본 실시예에서는 도 2의 반도체 패키지와 달리 반도체 칩(200)이 플립-칩 본딩을 통해 PCB(100)에 결합하므로, 플립-칩 본딩에 적합한 배선 패턴(120)이 바디 수지(110) 상면에 형성된다. 즉, 도 2의 반도체 패키지(1000)에서는 와이어 본딩을 위해 PCB(100)의 양쪽 측면의 배선 패턴(120) 부분이 오픈 되는 구조를 가졌지만, 본 실시예의 반도체 패키지(1000a)에서는 플립-칩 본딩을 위해 중앙부의 배선 패턴(120) 부분이 오픈 되는 구조를 갖는다. 일반적으로, 플립-칩 본딩의 경우에, 범프(250)를 통해 반도체 칩과 결합되는 배선 패턴(120) 부분을 범프 랜드(B)라고 부른다.
반도체 칩(200)은 전술한 바와 같이 플립-칩 본딩 방법, 즉 반도체 칩의 주면이 범프(250)를 통해 PCB(100)에 결합하게 된다. 반도체 칩(200)이 범프(250)를 통해 PCB(100)에 결합되는 구조는 도 3b에 좀더 상세하게 도시되어 있다.
밀봉재(300)는 도 2의 반도체 패키지와 마찬가지로 반도체 칩(200)을 밀봉하여 외부와 차단하며, 열경화성 또는 열가소성 에폭시 수지 등으로 형성될 수 있다. 한편, 본 실시예에서와 같이 플립-칩 본딩 방식의 반도체 패키지의 경우, 밀봉재(300)는 MUF(Molded Underfill) 공정을 통해 형성될 수도 있다. 여기서, MUF 공정이란, 반도체 칩(200)과 PCB(100) 사이의 공간을 언더 필로 채우는 공정을 별도로 수행하지 않고, 밀봉재(300)로 반도체 칩(200) 외곽 부분뿐만 아니라 반도체 칩(200)과 PCB(100) 사이도 함께 채우는 공정을 말한다. MUF 공정으로 밀봉재(300)를 형성하는 경우에, 반도체 칩(200) 외곽을 덮는 부분의 밀봉재 재질과 반도체 칩(200)과 PCB(100) 사이의 밀봉재 재질이 동일하게 됨은 물론이다.
그러나, 밀봉재(300)는 MUF 공정이 아닌 일반적인 공정을 통해 형성될 수도 있다. 즉, 먼저, 반도체 칩(200)과 PCB(100) 사이를 언더 필로 채우고, 그 후에 반도체 칩 외곽부분으로 외부 밀봉 수지를 덮는 공정을 수행하여 밀봉재(300)를 형성할 수도 있다. 이때 반도체 칩(200)과 PCB(100) 사이를 채우는 언더 필과 반도체 칩 외곽을 덮는 외부 밀봉 수지는 동일 재질로 형성될 수도 있지만 서로 다른 재질로 형성될 수도 있음은 물론이다.
솔더 볼(400)은 도 2의 반도체 패키지에서와 같이 PCB(100) 하면의 솔더 볼 랜드(A) 위치에 형성된다. 즉, 바디 수지(110)를 관통하여 배선 패턴(120)으로부터 확장된 관통 콘택(122)의 노출 표면으로 솔더 볼(400)이 결합된다. 본 도면에서는 금 도금 패드가 형성되어 있지 않지만, 접촉 저항 감소를 위해 관통 콘택(122)의 노출 표면으로는 금 도금 패드가 형성될 수 있음은 물론이다.
도 3b는 반도체 칩(200)과 PCB(100)가 범프(250)를 통해 결합되는 구조를 좀더 상세하게 도시하고 있다. 여기서, 범프(250)는 미세 범프(252)와 범프 패드(254)로 구성될 수 있는데, 범프 패드(254)는 반도체 칩의 패드 또는 반도체 칩 패드 상에 UBM(Under Bump Metal)가 결합된 구조일 수 있다. 이러한 범프(250)는 배선 패턴(120) 상에 형성된 범프 랜드(B)를 통해 배선 배턴(120)과 결합되게 된다.
본 실시예의 반도체 패키지에서 반도체 칩(200)과 PCB(100)의 결합 높이는 도시된 바와 같이 범프, 즉 미세 범프(252)와 범프 패드(254)의 두께의 합인 h1 정도가 된다. 이와 같은 구조의 반도체 패키지에서의 결합 높이는 단지 범프에만 의존한다. 한편, 이와 같은 구조의 반도체 패키지는 배선 패턴(120)이 바디 수지(110)의 상면으로 형성되고 매몰 구조로 형성되므로, 범프 랜드 구조는 "Buried + SMD(Solder Mask Defined)" 구조를 가질 수 있다.
도 4a 및 4b는 본 발명의 실시예들에 따른 반도체 패키지에 대한 단면도들이다.
도 4a를 참조하면, 본 실시예의 반도체 패키지(1000b)는 PCB(100a), 반도체 칩(200), 밀봉재(300) 및 솔더 볼(400)을 포함한다.
PCB(100a)는 도 3a와 조금 다른 구조를 갖는다. 즉, PCB(100a)는 배선 패턴(120)이 바디 수지(110) 하면으로 형성되고, 그에 따라 배선 패턴(120)에 솔더 볼이 결합하는 솔더 볼 랜드(A')가 형성된다. 또한, 반도체 칩(200)과 결합하는 범프 랜드(B')는 배선 패턴(120)으로부터 확장되어 바디 수지(110)를 관통하여 형성된 관통 콘택(122)에 형성된다.
한편, 이와 같이 범프 랜드(B')가 관통 콘택(122)을 통해 형성되는 경우에는 도시된 바와 같이 관통 콘택(122)의 높이를 좀더 증가시킴으로써, 관통 콘택(122)이 바디 수지(110)의 상면으로부터 돌출되도록 형성할 수 있다. 이와 같이 관통 콘택(122)을 바디 수지(110)의 상면으로부터 돌출시킴으로써, 범프(250)와의 접합 특성을 향상시킬 수 있다. 그 외 다른 부분은 도 1 또는 도 3a 부분과 동일 또는 유사하므로 그에 대한 설명은 생략한다.
도 4b를 참조하면, 본 실시예의 반도체 패키지는 관통 콘택(122)이 바디 수지(110)의 상면으로부터 돌출된 구조를 갖는다. 그에 따라, 반도체 칩(200)과의 플립-칩 본딩 시에 범프(250)의 접합특성을 향상시킬 수 있다. 또한, 반도체 칩(200)과 PCB(100)의 결합 높이는 도시된 바와 같이 범프(250)의 두께에 관통 콘택의 돌출 부분의 소정 높이가 더해진 h2 정도가 되어, 도 3b의 결합 높이보다는 더 높을 수 있다. 그에 따라, 언더 필 공정이 용이하며, 특히 MUF 공정에 있어서도 반도체 칩(200)과 PCB(100) 사이의 공간을 충분히 채울 수 있어서, MUF 공정성을 향상시킬 수 있고, 그에 따른 신뢰성 향상에 이바지할 수 있다.
한편, 관통 콘택(122)이 상부 솔더 레지스터(130a) 거의 같은 높이로 돌출되므로, 범프 랜드 구조는 NSMD(Non Solder Mask Defined) 구조를 가질 수 있다. 그에 따라, 매우 작은 사이즈의 미세 범프(Fine Pitch Bump)가 플립-칩 본딩에 적용되는 경우에도, 반도체 패키지 구현에 아무런 문제가 발생하지 않는다.
도 5는 본 발명의 실시예들에 따른 반도체 패키지에 대한 단면도들이다.
도 5를 참조하면, 본 실시에의 반도체 패키지(1000c)는 도 3a와 동일한 구조의 반도체 패키지로서, 도 3a에서 전술한 바와 같이 밀봉재(300)가 언더 필(310)과 외부 밀봉 수지(320)로 별개로 형성된다는 점에서만 차이가 있다. 언더 필(310)과 외부 밀봉 수지(320)는 일반적으로 다른 재질로 형성되지만, 동일 재질로 형성될 수도 있음은 물론이다.
한편, 이와 같이 언더 필(310)과 외부 밀봉 수지(320)를 포함하는 밀봉재(300)는 도 3a의 반도체 패키지뿐만 아니라 도 4a의 반도체 패키지 구조에도 적용될 수 있음은 물론이다.
도 6은 본 발명의 실시예들에 따른 전기전자장치에 대한 블럭 구조도이다.
도 6을 참조하면, 본 실시예의 전기전자장치(500)는 제어부(510), 입출력부(520), 메모리부(530) 및 인터페이스부(540) 및 버스(550)를 포함할 수 있다. 제어부(510), 입출력부(520), 메모리부(530) 및 인터페이스부(540)는 버스(550)를 통해 서로 연결되게 된다.
제어부(510)는 명령을 수행하기 위한 적어도 하나의 프로세서, 예컨대 마이크로프로세서(microprocessor), 디지털 신호 프로세서(digital signal processor) 또는 마이크로제어기(microcontroller)를 포함할 수 있다.
입출력부(520)는 전기전자장치(500) 외부로부터 데이터 또는 신호를 입력받거나, 또는 전기전자장치(500) 외부로 데이터 또는 신호를 출력할 수 있다. 예를 들어, 입출력부(520)는 키보드, 키패드 또는 디스플레이 소자를 포함할 수 있다. 메모리부(530)는 제어부(510)에서 수행된 명령을 저장할 수 있는데, DRAM, 플래시 등의 다양한 메모리들이 메모리부를 구성할 수 있다. 인터페이스부(540)는 네트워크와 통신하여 데이터를 주고받을 수 있다.
본 실시예의 전기전자장치(500)는 제어부(510), 메모리부(530), 및 인터페이스부(540) 중 적어도 하나는 앞서 도 2 ~ 5에 예시된 반도체 패키지들로 형성될 수 있다. 즉, 도 2 ~ 5에 예시된 반도체 패키지들은 제어부(510), 메모리부(530), 및 인터페이스부(540)를 구성하는 메모리 칩 또는 로직 칩에 대한 반도체 패키지 일 수 있다.
본 실시예의 전기전자장치(500)는 모바일 시스템, 예컨대 PDA, 휴대 컴퓨터, 웹 태블릿(web tablet), 무선 전화(wireless phone), 모바일 전화, 디지털 음악 재생기, 메모리 카드, 또는 데이터 전송 또는 수신기에 이용될 수 있다.
도 7a ~ 7f는 본 발명의 실시예들에 따른 PCB 제조방법을 보여주는 단면도들이다.
도 7a를 참조하면, 캐리어(carrier) 기능을 하는 금속 박막(105) 상에 배선 패턴(120)을 형성한다. 금속 박막(105)은 예컨대, 구리(copper) 박막, 또는 구리 도금 박막일 수 있다. 금속 박막(105)은 구리가 아닌 다른 금속으로 형성될 수 있음은 물론이다.
배선 패턴(120)은 마스크를 이용하여 도금(plating)을 통해 요구되는 배선 구조로 형성될 수 있다. 그러나 도금 방법이 아닌 증착 등의 다른 방법으로 형성될 수 있음은 물론이다. 이러한 배선 패턴(120)은 금속 박막(105)과 동일 금속, 예컨대 구리로 형성될 수 있다. 그러나 이에 한정되지 않고, 금속 박막(105)과 다른 금속으로도 형성될 수 있음은 물론이다.
도 7b를 참조하면, 배선 패턴(120) 중에 선택된 부분들로 관통 콘택(122)을 형성한다. 관통 콘택(122)은 차후에 결합되는 바디 수지의 두께를 고려하여 적절한 높이로 형성될 수 있다. 예컨대, 도 3a의 반도체 패키지와 같이 관통 콘택(122)이 솔더 볼 랜드에 이용되는 경우에는 배선 패턴(120) 및 관통 콘택(122)의 높이가 바디 수지(110)의 두께와 비슷하도록 관통 콘택(122)을 형성할 수 있다. 또한, 도 4a의 반도체 패키지와 같이 관통 콘택(122)이 범프 랜드에 이용되는 경우에는, 관통 콘택(122)이 바디 수지(110) 외부로 돌출되어야 하므로, 배선 패턴(120) 및 관통 콘택(122)의 높이가 바디 수지(110)의 두께보다 더 높게 되도록 관통 콘택(122)을 형성할 수 있다.
이러한 관통 콘택(122)은 배선 패턴(120)과 동일한 재질, 즉 구리로 도금 방법을 통해 형성될 수 있다. 그러나 도금 방법에 한정되지 않고 다른 방법 및 다른 재질을 통해 관통 콘택(122)이 형성될 수 있음은 물론이다.
도 7c 및 7d를 참조하면, 관통 콘택(122)이 형성된 결과물과 바디 수지(110)를 서로 압착하여 관통 콘택(122)이 바디 수지(110)를 관통하도록 한다. 도 6d에서, 배선 패턴(120)까지 바디 수지(110) 내부로 삽입되도록 하였지만, 때에 따라서는, 관통 콘택(122)만 바디 수지(110)에 삽입되도록 할 수 있다. 그와 같이 관통 콘택(122)만 바디 수지(110)로 삽입하는 경우에는 바디 수지(110)의 두께에 대하여 관통 콘택(122)의 높이만을 고려해야 하며, 또한, 배선 패턴(120) 사이는 배선 패턴(120)과 같은 두께의 다른 물질을 미리 채워놓을 수 있다.
전술한 바와 같이, 배선 패턴(120)이 바디 수지(110)의 내부로 삽입되어, 배선 패턴이 바디 수지(110) 내부에 형성되는 경우는 매몰형 배선 패턴이 되며, 배선 패턴(120)이 바디 수지(110)에 삽입되지 않고 바디 수지(110) 외부 면으로 형성되는 경우는 일반형 배선 패턴이 된다.
여기서, 바디 수지(110)는 프리프레그 수지로 형성될 수 있는데, 다른 수지로 형성될 수 있음은 물론이다. 예컨대, 바디 수지(110)는 열경화성, 열가소성 에폭시 수지, 또는 필러(filler)를 함유한 수지 등으로 형성될 수 있다.
도 7e를 참조하면, 바디 수지(110)가 배선 패턴(120) 및 관통 콘택(122)과 완전하게 결합되면, 상부의 금속 박막(105)을 식각을 통해 제거한다.
도 7f를 참조하면, 금속 박막(105) 제거 후, 바디 수지(110) 상하면 전면으로 솔더 레지스트(130a, 130b)를 형성하고, 솔더 볼 랜드 또는 범프 랜드 위치에 배선 패턴(120) 또는 관통 콘택(122)의 표면을 노출시키는 개구부(H)를 형성한다. 개구부(H)에 노출된 배선 패턴(120)의 표면 또는 관통 콘택(122)의 표면 상으로는 때에 따라 금 도금 패드가 형성될 수 있다.
전술한 바와 같이 배선 패턴(120)에 솔더 볼 랜드 또는 범프 랜드 둘 중 어느 하나가 형성될 수 있고, 관통 콘택(122)에 나머지 하나가 형성될 수 있다. 특히, 도 4a와 같이 관통 콘택(122)이 바디 수지(110) 상면에서 외부로 돌출되도록 형성된 경우에는, 배선 패턴(120)에 솔더 볼 랜드가 형성되고 관통 콘택(122)에 범프 랜드가 형성될 수 있다.
도 8a ~ 8g는 본 발명의 실시예들에 따른 PCB 제조방법을 보여주는 단면도들로서, 본 실시예의 PCB 제조방법은 한 번의 공정으로 2개의 PCB를 제조하는 방법을 보여준다.
도 8a를 참조하면, 접착체층(101) 양면으로 캐리어인 금속 박막(105a, 105b)를 접착한다. 금속 박막(105a, 105b)은 전술한 바와 같이 구리(copper) 박막, 또는 구리 도금 박막일 수 있으나 그에 한정되는 것은 아니다.
도 8b를 참조하면, 양쪽 금속 박막(105a, 105b) 상으로 배선 패턴(120a, 120b)을 각각 형성한다. 배선 패턴(120a, 120b)은 금속 박막(105a, 105b)과 동일한 재질의 구리를 이용하여 도금을 통해 형성될 수 있으나, 재질이나 형성 방법이 그에 한정되는 것은 아니다.
도 8c를 참조하면, 양쪽 배선 패턴(120a, 120b) 중에서 선택된 부분으로 관통 콘택(122a, 122b)을 각각 형성한다. 관통 콘택(122a, 122b)은 배선 패턴(120)과 동일한 재질로 도금을 통해 형성될 수 있지만, 역시 재질이나 형성 방법이 그에 한정되는 것은 아니다. 한편, 관통 콘택(122a, 122b)의 높이는 바디 수지의 두께를 고려하여 적절히 조절되어야 함은 물론이다.
도 8d를 참조하면, 관통 콘택(122a, 122b)이 형성된 양쪽 결과물들을 압착을 통해 바디 수지(110a, 110b), 예컨대 프리프레그 수지에 각각 결합시킨다. 배선 패턴(120)이 바디 수지(110a, 110b)에 삽입하느냐 삽입하지 않느냐에 따라 매몰형 배선 패턴 또는 일반형 배선 패턴이 될 수 있다. 바디 수지(110a, 110b)는 프리프레그 수지로 형성될 수 있으나, 바디 수지(110)의 재질이 그에 한정되는 것이 아니다.
도 8e를 참조하면, 바디 수지(110a, 110b)를 배선 패턴(120a, 120b) 및 관통 콘택(122a, 122b)에 결합 후, 접착제층(101)을 제거하여, 솔더 레지스터 형성 전의 2개의 프리-PCB(100P)로 분리한다. 이후의 단계에서는 각 프리-PCB(100P)에 대한 공정은 동일하므로 하나에 대해서만 기술한다.
도 8f를 참조하면, 분리된 프리-PCB(100P) 하부의 금속 박막(105a)을 식각을 통해 제거한다.
도 8g를 참조하면, 금속 박막(105a) 제거 후, 바디 수지(110a) 상하면 전면으로 솔더 레지스트(130a, 130b)를 형성하고, 솔더 볼 랜드 또는 범프 랜드 위치에 배선 패턴(120a) 및 관통 콘택(122a)의 표면을 노출시키는 개구부(H)를 형성한다.
본 실시예의 PCB 제조방법은 한 번의 공정으로 2개의 PCB를 한꺼번에 제조할 수 있으므로, PCB의 공정 단가를 낮출 수 있고 또한 생산 속도를 현저히 향상시킬 수 있다.
도 9a ~ 9d는 본 발명의 실시예들에 따른 반도체 패키지 제조방법을 보여주는 단면도들이다.
도 9a를 참조하면, 먼저 단층 배선 패턴을 포함한 PCB(100a)를 제조한다. 이러한 PCB(100a)는 도 7a ~ 7f 또는 도 8a ~ 8g를 통해 제조될 수 있다. 한편, 본 실시예에서는 도 4a의 반도체 패키지를 제조하기 위하여, 관통 콘택(122)이 바디 수지(110)의 상면에서 돌출되도록 형성되었지만, 도 3a의 반도체 패키지를 제조하는 경우에는 관통 콘택(122)이 바디 수지(110)의 상면에서 돌출되지 않도록 형성될 수 있음은 물론이다.
도 9b를 참조하면, PCB(100a)에 반도체 칩(200)을 플립-칩 본딩, 즉 범프(250)를 이용하여 결합한다. 본 실시예에서는 플립-칩 본딩 방법을 이용하였지만, 도 2와 같이 와이어 본딩을 통해 반도체 칩을 PCB에 결합할 수 있음은 물론이다. 와이어 본딩을 통해 반도체 칩을 결합하는 경우에는, 배선 패턴이 바디 수지 상면으로 형성되고, 배선 패턴을 오픈하는 개구부도 PCB의 양쪽 외곽 측면 상면으로 형성될 수 있다. 또한, 본딩 와이어와의 접촉 저항 감소를 위해 노출된 배선 패턴 표면으로 금 도금 패드가 형성될 수 있다.
도 9c를 참조하면, 반도체 칩(200)을 PCB(100a)에 결합 후에, 밀봉재(300)를 이용하여 반도체 칩(200)을 밀봉한다. 밀봉재(300)는 전술한 바와 같이 MUF 공정을 통해 형성될 수도 있지만, 이에 한정되지 않고 다른 방법으로 형성될 수도 있다. 예컨대, 일반적이 방법인 언더 필을 먼저 형성한 후에, 외부 밀봉 수지로 반도체 칩을 밀봉하는 식으로 형성할 수도 있다.
도 9d를 참조하면, 밀봉재(300) 형성 후, PCB(100a) 하부로 솔더 볼(400)을 형성한다. 이러한 솔더 볼(400)은 차후 시스템 보드 등의 외부 대형 기판에 반도체 패키지를 실장할 때 이용될 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a: PCB 101: 접착제층
100P: 프리-PCB 105, 105a, 105b: 금속 박막
110, 110a, 110b: 바디 수지 120, 120a, 120b: 배선 패턴
122, 122a, 122b: 관통 콘택 130, 130a, 130b: 솔더 레지스트
140: 금 도금 패드 200: 반도체 칩
220: 접착제 230: 본딩 와이어
240: 연결 와이어 250: 범프
252: 미세 범프 254: 범프 패드
300: 밀봉재 310: 언더 필
320: 외부 밀봉 수지 400: 솔더 볼
500: 전기전자장치 510: 제어부
520: 입출력부 530: 메모리부
540: 인터페이스부 550: 버스
1000, 1000a, 1000b, 1000c: 반도체 패키지
A, A': 솔더 볼 랜드 B, B': 범프 랜드

Claims (29)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 금속 박막을 형성하는 단계;
    상기 금속 박막 상에 배선 패턴을 형성하는 단계;
    상기 배선 패턴 중 선택된 소정 패턴 부분에 관통 콘택을 형성하는 단계;
    상기 금속 박막 상에, 상기 관통 콘택의 상면이 노출되도록 상기 배선 패턴 및 관통 콘택을 덮는 바디 수지를 형성하는 단계;
    상기 금속 박막을 제거하는 단계; 및
    상기 바디 수지의 상면 및 하면으로 솔더 레지스트를 도포하는 단계;를 포함하고,
    상기 금속 박막을 형성하는 단계에서,
    상기 금속 박막을 접착제층 양면으로 접착하여 2개의 상기 금속 박막을 형성함으로써, 2개의 PCB를 제조하며,
    상기 바디 수지를 형성하는 단계에서,
    상기 관통 콘택이 상기 바디 수지를 관통하고 상기 배선 패턴의 측면이 상기 바디 수지에 의해 덮이도록 상기 바디 수지를 상기 배선 패턴 및 관통 콘택으로 압착시키는 것을 특징으로 하는 PCB 제조방법.
  16. 제15 항에 있어서,
    상기 배선 패턴 및 관통 콘택은 도금을 통해 형성되는 것을 특징으로 하는 PCB 제조방법.
  17. 삭제
  18. 제15 항에 있어서,
    배선 패턴 형성 단계부터 바디 수지 형성하는 단계까지는 각각의 금속 박막 상으로 동일한 공정을 진행하며,
    상기 금속 박막을 제거하는 단계 전에, 상기 접착제층을 제거하는 단계를 포함하는 것을 특징으로 하는 PCB 제조방법.
  19. 삭제
  20. 제15 항에 있어서,
    상기 배선 패턴에 솔더 볼 랜드 또는 범프 랜드가 형성되고,
    상기 배선 패턴에 솔더 볼 랜드가 형성되는 경우, 상기 관통 콘택이 상기 범프 랜드에 대응되며,
    상기 배선 패턴에 범프 랜드가 형성되는 경우, 상기 관통 콘택이 상기 솔더 볼 랜드에 대응되는 것을 특징으로 하는 PCB 제조방법.
  21. 제20 항에 있어서,
    상기 관통 콘택이 상기 범프 랜드에 대응되는 경우, 상기 관통 콘택은 상기 바디 수지 외부로 돌출되는 형태로 형성되는 것을 특징으로 하는 PCB 제조방법.
  22. 제20 항에 있어서,
    상기 솔더 레지스트를 도포하는 단계는,
    상기 솔더 볼 랜드 또는 범프 랜드에 대응하여 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 PCB 제조방법.
  23. 삭제
  24. 제15 항의 PCB 제조방법을 통해 PCB를 제조하는 단계;
    상기 PCB 상으로 와이어 본딩 또는 플립-칩 본딩을 통해 반도체 칩을 실장하는 단계; 및
    상기 반도체 칩을 밀봉하는 밀봉재를 형성하는 단계;를 포함하는 반도체 패키지 제조방법.
  25. 제24 항에 있어서,
    상기 배선 패턴을 형성하는 단계부터 상기 바디 수지를 형성하는 단계까지 각각의 금속 박막 상에 동일한 공정을 진행하며,
    상기 금속 박막을 제거하는 단계 전에, 상기 접착제층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  26. 제24 항에 있어서,
    상기 밀봉재를 형성하는 단계는,
    MUF 공정을 통해 이루어지는 것을 특징으로 하는 반도체 패키지 제조방법.
  27. 삭제
  28. 삭제
  29. 삭제
KR1020100017197A 2010-02-25 2010-02-25 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법 KR101678052B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100017197A KR101678052B1 (ko) 2010-02-25 2010-02-25 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법
US12/938,534 US8241968B2 (en) 2010-02-25 2010-11-03 Printed circuit board (PCB) including a wire pattern, semiconductor package including the PCB, electrical and electronic apparatus including the semiconductor package, method of fabricating the PCB, and method of fabricating the semiconductor package
JP2011037985A JP5923243B2 (ja) 2010-02-25 2011-02-24 印刷回路基板の製造方法及びこれを含む半導体パッケージの製造方法
CN201110046014.3A CN102196663B (zh) 2010-02-25 2011-02-25 印刷电路板和半导体封装及其制造方法及电气和电子设备
US13/486,235 US20120307445A1 (en) 2010-02-25 2012-06-01 Printed circuit board (pcb) including a wire pattern, semiconductor package including the pcb, electrical and electronic apparatus including the semiconductor package, method of fabricating the pcb, and method of fabricating the semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100017197A KR101678052B1 (ko) 2010-02-25 2010-02-25 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20110097382A KR20110097382A (ko) 2011-08-31
KR101678052B1 true KR101678052B1 (ko) 2016-11-22

Family

ID=44476853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100017197A KR101678052B1 (ko) 2010-02-25 2010-02-25 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법

Country Status (4)

Country Link
US (2) US8241968B2 (ko)
JP (1) JP5923243B2 (ko)
KR (1) KR101678052B1 (ko)
CN (1) CN102196663B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236039A (ja) * 2012-05-11 2013-11-21 Renesas Electronics Corp 半導体装置
KR101902996B1 (ko) 2012-07-09 2018-10-01 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN103579128B (zh) * 2012-07-26 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法
KR101401988B1 (ko) * 2012-09-07 2014-05-30 주식회사 동부하이텍 반도체 패키지 및 반도체 패키지 형성 방법
KR102007259B1 (ko) * 2012-09-27 2019-08-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102084542B1 (ko) 2013-08-14 2020-03-04 삼성전자주식회사 반도체 패키지
CN104716056B (zh) * 2013-12-17 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法
JP6403542B2 (ja) * 2014-11-04 2018-10-10 エイブリック株式会社 半導体装置
KR102268781B1 (ko) 2014-11-12 2021-06-28 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 패키지
JP6533680B2 (ja) * 2015-03-20 2019-06-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR101685849B1 (ko) * 2015-11-04 2016-12-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈
KR102493463B1 (ko) 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
CN107732488A (zh) * 2016-08-10 2018-02-23 泰科电子(上海)有限公司 连接件
KR102499518B1 (ko) 2016-09-12 2023-02-14 삼성전자주식회사 반도체 패키지용 실장 기판, 이를 포함하는 반도체 패키지 및 반도체 패키지의 제조 방법
US10615093B2 (en) * 2017-04-21 2020-04-07 Mitsubishi Electric Corporation Semiconductor device
KR102595293B1 (ko) * 2018-02-12 2023-10-30 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
KR102151989B1 (ko) * 2018-09-06 2020-09-04 주식회사 지로이아이 Psr 적용 쓰루홀 타입 단면 인쇄회로기판
KR102187538B1 (ko) * 2018-09-17 2020-12-07 주식회사 지로이아이 쓰루홀 타입 단면형 인쇄회로기판
KR20210101574A (ko) 2020-02-10 2021-08-19 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11676903B2 (en) 2020-08-20 2023-06-13 International Business Machines Corporation Combined backing plate and housing for use in bump bonded chip assembly

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309214A (ja) * 2002-04-17 2003-10-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007081433A (ja) * 2001-12-25 2007-03-29 Hitachi Chem Co Ltd 接続基板、および該接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ、ならびにこれらの製造方法
JP2009081356A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2009212099A (ja) * 2008-02-07 2009-09-17 Namics Corp 多層配線板用の部材、及び、多層配線板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761801A (en) * 1995-06-07 1998-06-09 The Dexter Corporation Method for making a conductive film composite
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JP3451987B2 (ja) * 1998-07-01 2003-09-29 日本電気株式会社 機能素子及び機能素子搭載用基板並びにそれらの接続方法
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
EP1542519A4 (en) * 2002-07-31 2010-01-06 Sony Corp METHOD FOR PCB CONSTRUCTION WITH AN INTEGRATED EQUIPMENT AND PCB WITH INTEGRATED EQUIPMENT AND METHOD FOR PRODUCING A PRINTED PCB AND PRINTED PCB
JP2004311788A (ja) * 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
CN1873935B (zh) * 2005-05-31 2010-06-16 新光电气工业株式会社 配线基板的制造方法及半导体器件的制造方法
KR100736636B1 (ko) 2006-06-16 2007-07-06 삼성전기주식회사 전자소자 패키지용 인쇄회로기판 및 그 제조방법
WO2008001915A1 (fr) * 2006-06-30 2008-01-03 Nec Corporation Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication
KR100827620B1 (ko) * 2006-07-10 2008-05-07 삼성전기주식회사 임프린트법을 이용한 인쇄회로기판의 제조방법
JP2008153482A (ja) * 2006-12-19 2008-07-03 Sumitomo Bakelite Co Ltd インターポーザ基板を備えた半導体パッケージ
TWI334760B (en) * 2007-05-08 2010-12-11 Unimicron Technology Corp Circuit board and method of fabricating the same
US7918018B2 (en) * 2007-06-12 2011-04-05 Texas Instruments Incorporated Method of fabricating a semiconductor device
KR20080111701A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
KR100832651B1 (ko) 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
US8129846B2 (en) * 2007-11-08 2012-03-06 Sanyo Electric Co., Ltd. Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
JP4753960B2 (ja) * 2008-03-31 2011-08-24 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法
JP2010010288A (ja) * 2008-06-25 2010-01-14 Renesas Technology Corp 積層型半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081433A (ja) * 2001-12-25 2007-03-29 Hitachi Chem Co Ltd 接続基板、および該接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ、ならびにこれらの製造方法
JP2003309214A (ja) * 2002-04-17 2003-10-31 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009081356A (ja) * 2007-09-27 2009-04-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2009212099A (ja) * 2008-02-07 2009-09-17 Namics Corp 多層配線板用の部材、及び、多層配線板の製造方法

Also Published As

Publication number Publication date
KR20110097382A (ko) 2011-08-31
US20120307445A1 (en) 2012-12-06
US20110207266A1 (en) 2011-08-25
CN102196663B (zh) 2016-04-13
JP5923243B2 (ja) 2016-05-24
JP2011176317A (ja) 2011-09-08
CN102196663A (zh) 2011-09-21
US8241968B2 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
KR101678052B1 (ko) 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법
US10212818B2 (en) Methods and apparatus for a substrate core layer
KR102397905B1 (ko) 인터포저 기판 및 반도체 패키지
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
US7435680B2 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
US6943100B2 (en) Method of fabricating a wiring board utilizing a conductive member having a reduced thickness
US9627308B2 (en) Wiring substrate
US20130200524A1 (en) Package-on-package type semiconductor packages and methods for fabricating the same
US8450853B2 (en) Semiconductor device and a method of manufacturing the same, and an electronic device
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US20070020812A1 (en) Circuit board structure integrated with semiconductor chip and method of fabricating the same
US8471375B2 (en) High-density fine line structure and method of manufacturing the same
US10741499B2 (en) System-level packaging structures
KR20090078543A (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP5184497B2 (ja) 電子部品内装型プリント基板及びその製造方法
CN109427725B (zh) 中介基板及其制法
KR20120091694A (ko) 반도체 패키지
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
US20110101510A1 (en) Board on chip package substrate and manufacturing method thereof
KR20230168460A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR100924705B1 (ko) 반도체 장치
KR20070074363A (ko) 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법
JP2008305952A (ja) 高密度細線実装構造及びその製造方法
US20130320534A1 (en) System-level packaging methods and structures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant