JP2007081433A - 接続基板、および該接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ、ならびにこれらの製造方法 - Google Patents
接続基板、および該接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ、ならびにこれらの製造方法 Download PDFInfo
- Publication number
- JP2007081433A JP2007081433A JP2006334828A JP2006334828A JP2007081433A JP 2007081433 A JP2007081433 A JP 2007081433A JP 2006334828 A JP2006334828 A JP 2006334828A JP 2006334828 A JP2006334828 A JP 2006334828A JP 2007081433 A JP2007081433 A JP 2007081433A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- metal layer
- substrate
- resin composition
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】少なくともキャリアとなる第2の金属層と、当該第2の金属層と除去条件の異なる第1の金属層からなる複合金属層の、当該第1の金属層を選択的に除去して接続用導体を形成する工程、少なくとも前記接続用導体の側面を覆うように1又は2以上の絶縁樹脂組成物層を形成する工程、および前記接続用導体が露出するように前記絶縁樹脂組成物層を研磨する工程を含むことを特徴とする接続基板の製造方法。
【選択図】図2
Description
図4(a)に示すように、第1の金属層41が厚さ70μmの銅であり、第3の金属層43が厚さ0.2μmのニッケルであり、第2の金属層42が厚さ35μmの銅からなる複合金属層4を準備し、図4(b)に示すように、第1の金属層41の表面にエッチングレジスト44であるレジストNCP225またはNIT225(ニチゴー・モートン株式会社製、商品名)をロール温度110℃、ロール速度0.6m/minの条件でラミネートし、積算露光量約80mJ/cm2の露光条件で焼き付け、炭酸ナトリウム水溶液で現像し、レジストの密着を確実なものとするために200mJ/cm2で後露光した。裏面は、上記と同様の条件でエッチングレジスト44をラミネートし、これを露光することで全面を保護した。
実施例1で得た各種接続基板の表面に、無電解ニッケル、無電解パラジウム、無電解金めっきを順次行った。めっき処理後の接続基板を、図5(a)に示すように、接続したい部分をガイドピンにより位置合わせして、333℃で再プレスして一括積層することで、図5(b)に示すような多層配線板を作製し、金−金の合金化による導通接続を確認した。このとき、接続基板間は、絶縁樹脂組成物が再溶融して接着されていることを確認した。また、接続基板への表面めっきとして、置換タイプ、還元タイプの何れの無電解錫めっきを用いた場合でも、同様に多層配線を作製することができた。また、最外層の接続基板に無電解ニッケル、無電解パラジウム、無電解金めっきを行い、内層の接続基板に無電解錫めっきを行い、上記と同様に多層配線板を作製し、金−錫や錫−錫の合金化による導通接続を確認した。また、絶縁樹脂層が75μm厚1層の場合では、最外層の配線が転写された構造となる場合があることも確認できた。配線を絶縁樹脂に埋設して転写配線する場合には絶縁樹脂層を1層にしてもよい。
実施例1で得た図4(f)の接続基板を用いて半導体パッケージ用基板および半導体パッケージを作製した。まず、金属層111に微細回路をエッチングで形成するために、100g/L過酸化水素、硫酸、硫酸銅を混合して、銅濃度が30g/Lになるように調整したエッチング液を図6(a)の両側に液温35℃にてスプレー噴霧して、金属層111の厚さを18μmに減厚するハーフエッチングを行った(図6(b))。このときに、同時に接続用導体の先端が減厚するので、後にこの部分にはんだボールが載せ易くなる。
接続確認実験
3層箔(銅/ニッケル/銅=70μm/0.5μm/35μm厚)を準備した。
ただし、A;パタン間の接続抵抗測定値
B;単位長当たり配線抵抗
C;上側パタンと下側パタンが接触していな
い部分の配線長
D;上側パタンと下側パタンの接触点数
この値から1端子当たりの接続抵抗が求められた。
Claims (26)
- 少なくともキャリアとなる第2の金属層と、当該第2の金属層と除去条件の異なる第1の金属層からなる複合金属層の、当該第1の金属層を選択的に除去して接続用導体を形成する工程、少なくとも前記接続用導体の側面を覆うように1又は2以上の絶縁樹脂組成物層を形成する工程、および前記接続用導体が露出するように前記絶縁樹脂組成物層を研磨する工程を含むことを特徴とする接続基板の製造方法。
- 前記複合金属層が、前記第1の金属層と、前記第2の金属層と、当該第1の金属層および当該第2の金属層の中間に位置し、これらと除去条件の異なる第3の金属層とからなり、前記第1の金属層を選択的に除去して前記接続用導体を形成した後、当該第3の金属層を選択的に除去することを特徴とする請求項1に記載の接続基板の製造方法。
- 前記第2の金属層の、前記絶縁樹脂組成物層が形成される表面に対して粗化処理を行うことを特徴とする請求項1または2に記載の接続基板の製造方法。
- 前記接続用導体が露出するように前記絶縁樹脂組成物層を研磨した後に、第2の金属層を選択的に除去し、導体回路を形成する工程をさらに含むことを特徴とする請求項1〜3のいずれかに記載の接続基板の製造方法。
- 前記接続用導体が露出するように前記絶縁樹脂組成物層を研磨した後に、露出した前記接続用導体の表面および/または前記接続用導体表面を含むように形成された導体回路の表面にさらに金属皮膜を追加形成する工程をさらに含むことを特徴とする請求項1〜4のいずれかに記載の接続基板の製造方法。
- 少なくとも1枚以上の絶縁樹脂組成物よりなる接着剤シートを前記接続用導体を覆うように載置し、これを加熱・加圧することで前記絶縁樹脂組成物層を形成することを特徴とする請求項1〜5のいずれかに記載の接続基板の製造方法。
- 前記接続用導体が形成された複合金属層の当該接続用導体が形成されていない面側を当該面よりも面積が大きくかつ剛性の高い支持基板の片面もしくは両面に向かい合わせて載置し、所定の製造工程が全て終了した後にこれを前記支持基板から離脱させることを特徴とする請求項1〜6のいずれかに記載の接続基板の製造方法。
- 前記絶縁樹脂組成物層が熱可塑性樹脂を含むことを特徴とする請求項1〜7のいずれかに記載の接続基板の製造方法。
- 請求項1〜8のいずれかに記載の接続基板の製造方法により得られた少なくとも2つ以上の接続基板のそれぞれの接続用導体同士または接続用導体と導体回路が、固相金属拡散または溶融接合により合金化して導通接続され、かつ前記接続基板間が絶縁樹脂組成物で機械的に接続されていることを特徴とする多層配線板。
- 前記接続基板の絶縁樹脂組成物層が熱可塑性樹脂を含むことを特徴とする請求項9に記載の多層配線板。
- 請求項1〜8のいずれかに記載の接続基板の製造方法により得られた少なくとも2つ以上の接続基板を位置合わせする工程、位置合わせされた各接続基板を加熱・加圧し一括積層することで、それぞれの接続用導体同士または接続用導体と導体回路を固相金属拡散または溶融接合により合金化して導通接続すると共に接続基板間が絶縁樹脂組成物で機械的に接続する工程を含むことを特徴とする多層配線板の製造方法。
- 前記接続基板の絶縁樹脂組成物層が熱可塑性樹脂を含むことを特徴とする請求項11に記載の多層配線板の製造方法。
- 加熱・加圧して一括積層後に外層回路をさらに形成する工程を含むことを特徴とする請求項11または12に記載の多層配線板の製造方法。
- 前記接続基板と共に導体回路および/または金属箔を有する基板を一括積層することを特徴とする請求項11〜13のいずれかに記載の多層配線板の製造方法。
- 請求項9または10に記載の多層配線板、または請求項11〜14のいずれかに記載の製造方法により得られた多層配線板を用いて製造された半導体パッケージ用基板。
- 半導体チップを搭載する箇所にキャビティを有することを特徴とする請求項15に記載の半導体パッケージ用基板。
- 請求項11〜14のいずれかに記載の多層配線板の製造方法を含むことを特徴とする半導体パッケージ用基板の製造方法。
- 半導体チップを搭載する箇所にキャビティを形成する工程をさらに含むことを特徴とする請求項17に記載の半導体パッケージ用基板の製造方法。
- 請求項15または16に記載の半導体パッケージ用基板を用いて製造された半導体パッケージ。
- 請求項17または18に記載の半導体パッケージ用基板の製造方法を含むことを特徴とする半導体パッケージの製造方法。
- 半導体チップと導体回路とを接続する工程をさらに含むことを特徴とする請求項20に記載の半導体パッケージの製造方法。
- 半導体チップを樹脂で封止する工程をさらに含むことを特徴とする請求項20または21に記載の半導体パッケージの製造方法。
- 第1の金属層と当該第1の金属層と除去条件の異なる第2の金属層とからなる複合金属層の、当該第1の金属層を選択的に除去して形成される接続用導体と、前記接続用導体の側面を覆うように形成される1又は2以上の絶縁樹脂組成物層と、を備え、前記絶縁樹脂組成物層は、前記接続用導体を絶縁樹脂組成物で覆った後、該接続用導体上面が露出するように該絶縁樹脂組成物を研磨して形成されることを特徴とする接続基板。
- 前記第2の金属層を選択的に除去して形成された導体回路を有することを特徴とする請求項23に記載の接続基板。
- 前記接続用導体の露出部が金属で覆われていることを特徴とする請求項23または24に記載の接続基板。
- 表裏の最外層にある前記絶縁樹脂組成物の一方または両方が主に熱可塑性樹脂からなることを特徴とする請求項23〜25のいずれかに記載の接続基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334828A JP4449975B2 (ja) | 2001-12-25 | 2006-12-12 | 接続基板、および該接続基板を用いた多層配線板、ならびにこれらの製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001391799 | 2001-12-25 | ||
JP2002126594 | 2002-04-26 | ||
JP2002230095 | 2002-08-07 | ||
JP2006334828A JP4449975B2 (ja) | 2001-12-25 | 2006-12-12 | 接続基板、および該接続基板を用いた多層配線板、ならびにこれらの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003557266A Division JP4242777B2 (ja) | 2001-12-25 | 2002-12-24 | 接続基板、および該接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ、ならびにこれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007081433A true JP2007081433A (ja) | 2007-03-29 |
JP4449975B2 JP4449975B2 (ja) | 2010-04-14 |
Family
ID=37941329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006334828A Expired - Fee Related JP4449975B2 (ja) | 2001-12-25 | 2006-12-12 | 接続基板、および該接続基板を用いた多層配線板、ならびにこれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4449975B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011078345A1 (ja) * | 2009-12-25 | 2011-06-30 | 株式会社フジクラ | 貫通配線基板及びその製造方法 |
KR20110097382A (ko) * | 2010-02-25 | 2011-08-31 | 삼성전자주식회사 | 단층 배선 패턴을 포함한 인쇄회로기판(pcb), pcb를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, pcb제조방법, 및 반도체 패키지 제조방법 |
CN109507814A (zh) * | 2017-09-15 | 2019-03-22 | 佳胜科技股份有限公司 | 复合基板的制作方法 |
US10483195B2 (en) | 2016-06-21 | 2019-11-19 | Fujitsu Limited | Resin board, method of manufacturing resin board, circuit board, and method of manufacturing circuit board |
US10813213B2 (en) | 2017-02-16 | 2020-10-20 | Azotek Co., Ltd. | High-frequency composite substrate and insulating structure thereof |
US11044802B2 (en) | 2017-02-16 | 2021-06-22 | Azotek Co., Ltd. | Circuit board |
US11225563B2 (en) | 2017-02-16 | 2022-01-18 | Azotek Co., Ltd. | Circuit board structure and composite for forming insulating substrates |
-
2006
- 2006-12-12 JP JP2006334828A patent/JP4449975B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011134982A (ja) * | 2009-12-25 | 2011-07-07 | Fujikura Ltd | 貫通配線基板及びその製造方法 |
WO2011078345A1 (ja) * | 2009-12-25 | 2011-06-30 | 株式会社フジクラ | 貫通配線基板及びその製造方法 |
KR20110097382A (ko) * | 2010-02-25 | 2011-08-31 | 삼성전자주식회사 | 단층 배선 패턴을 포함한 인쇄회로기판(pcb), pcb를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, pcb제조방법, 및 반도체 패키지 제조방법 |
JP2011176317A (ja) * | 2010-02-25 | 2011-09-08 | Samsung Electronics Co Ltd | 印刷回路基板及びこれを含んだ半導体パッケージとそれらの製造方法、並びに半導体パッケージを含んだ電気電子装置 |
KR101678052B1 (ko) * | 2010-02-25 | 2016-11-22 | 삼성전자 주식회사 | 단층 배선 패턴을 포함한 인쇄회로기판(pcb), pcb를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, pcb제조방법, 및 반도체 패키지 제조방법 |
US10483195B2 (en) | 2016-06-21 | 2019-11-19 | Fujitsu Limited | Resin board, method of manufacturing resin board, circuit board, and method of manufacturing circuit board |
US10813213B2 (en) | 2017-02-16 | 2020-10-20 | Azotek Co., Ltd. | High-frequency composite substrate and insulating structure thereof |
US11225563B2 (en) | 2017-02-16 | 2022-01-18 | Azotek Co., Ltd. | Circuit board structure and composite for forming insulating substrates |
US11044802B2 (en) | 2017-02-16 | 2021-06-22 | Azotek Co., Ltd. | Circuit board |
KR20190031121A (ko) * | 2017-09-15 | 2019-03-25 | 아조텍 컴퍼니 리미티드 | 복합기판 제조방법 |
US10743423B2 (en) | 2017-09-15 | 2020-08-11 | Azotek Co., Ltd. | Manufacturing method of composite substrate |
KR102176154B1 (ko) * | 2017-09-15 | 2020-11-10 | 아조텍 컴퍼니 리미티드 | 복합기판 제조방법 |
JP2019054231A (ja) * | 2017-09-15 | 2019-04-04 | 佳勝科技股▲ふん▼有限公司 | 複合基板の製造方法 |
CN109507814B (zh) * | 2017-09-15 | 2021-07-20 | 佳胜科技股份有限公司 | 复合基板的制作方法 |
CN109507814A (zh) * | 2017-09-15 | 2019-03-22 | 佳胜科技股份有限公司 | 复合基板的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4449975B2 (ja) | 2010-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8028402B2 (en) | Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof | |
US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
JP4427874B2 (ja) | 多層配線板の製造方法および多層配線板 | |
EP0851724A2 (en) | Printed circuit board and electric components | |
JP4449975B2 (ja) | 接続基板、および該接続基板を用いた多層配線板、ならびにこれらの製造方法 | |
JPWO2009147936A1 (ja) | 多層プリント配線板の製造方法 | |
KR20070117991A (ko) | 반도체 장치 및 그 제조 방법 | |
US6708398B2 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
JP5007164B2 (ja) | 多層配線板及び多層配線板製造方法 | |
JP2004247668A (ja) | 積層用中間配線部材、配線板及びそれらの製造方法 | |
KR101167429B1 (ko) | 반도체 패키지의 제조방법 | |
JP2005268378A (ja) | 部品内蔵基板の製造方法 | |
JP2004179647A (ja) | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 | |
US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
KR100722604B1 (ko) | 인쇄회로기판의 제조방법 | |
WO2003100850A1 (fr) | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production | |
JP4378949B2 (ja) | 多層配線板の製造方法 | |
KR20060132182A (ko) | 적층 패키지용 인쇄회로기판의 제조방법 | |
JP2005268810A (ja) | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 | |
KR101119306B1 (ko) | 회로기판의 제조방법 | |
JPH11312758A (ja) | はんだバンプシート製造方法およびicパッケージ部品製造方法 | |
JP2004214227A (ja) | 層間接続部及び多層配線板 | |
JP2005153357A (ja) | 金属箔付き樹脂フィルム及びその製造方法並びに配線基板及びその製造方法 | |
JPH10308418A (ja) | 半導体部品実装モジュール | |
JP2009182350A (ja) | 接続基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |