KR100722604B1

KR100722604B1 - 인쇄회로기판의 제조방법

Info

Publication number: KR100722604B1
Application number: KR1020050081736A
Authority: KR
Inventors: 허기영; 김기홍
Original assignee: 삼성전기주식회사
Priority date: 2005-09-02
Filing date: 2005-09-02
Publication date: 2007-05-28
Also published as: KR20070025496A

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 지그를 이용하여 전도성이 부여된 도전성 범프를 동박층 일면에 형성함으로써, 별도의 비아홀 가공 없이 층간 도통이 가능하여 도금층이 형성 안 된 동박층에 회로패턴을 형성하여 에칭 공정시 에칭 두께가 얇아 미세회로 패턴 구현이 가능하고 미 에칭 또는 과 에칭과 같은 불량이 발생하지 않아 제품의 신뢰성을 증가시킨 인쇄회로기판의 제조방법에 관한 것이다.

인쇄회로기판, 도전성 페이스트, 도전성 범프, 지그

Description

인쇄회로기판의 제조방법{MANUFACTURING METHOD OF PRINTED CIRCUIT BOARD}

도 1a 내지 도 1e는 종래의 인쇄회로기판의 제조방법을 도시한 공정도이다.

도 2는 본 발명의 제1 실시예에 따른 양층 구조의 인쇄회로기판의 제조방법을 도시한 순서도이다.

도 3a 내지 도 3h은 본 발명의 제1 실시예에 따른 양층 구조의 인쇄회로기판의 제조방법을 도시한 공정도이다.

도 4는 본 발명의 제2 실시예에 따른 다층 구조의 인쇄회로기판의 제조방법을 도시한 순서도이다.

도 5a 내지 도 5k는 본 발명의 제2 실시예에 따른 다층 구조의 인쇄회로기판의 제조방법을 도시한 순서도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

100, 200 : 절연재 102, 202 : 관통홀

103, 203 : 지그 104, 204 : 도전성 페이스트

106 : 제1 동박층 108, 208 : 도전성 범프

109, 132 : 회로패턴 110, 210 : 범프층

206, 214 : 동박층 212 : 절연재

215 : 동박적층판 216 : 내부 비아홀

217 : 도금층 218 : 내층 회로패턴

220 : 베이스 기판 230 : 절연층

240 : 외층 회로패턴

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 지그를 이용하여 도전성 범프를 형성함으로써, 별도의 비아홀 가공 없이 층간 도통이 가능한 인쇄회로기판의 제조방법에 관한 것이다.

최근 전자산업은 전자기기의 소형화, 박형화를 위해 부품 실장시 고밀도화, 고정도화, 고집적화가 가능한 인쇄회로기판을 이용한 실장기술을 채용하고 있는 추세이다. 이러한 인쇄회로기판을 이용하고 있는 분야로는 공장자동화(FA)기기, 사무실 자동화(OA)기기, 통신 기기, 방송 기기, 휴대형 컴퓨터 등 많은 분야가 있다. 특히, 전자제품이 소형화, 박판화, 고밀도화, 팩키지(package)화 및 개인휴대화로 경박 단소화되는 추세에 따라 인쇄회로기판 역시 소형화 및 고밀도화가 동시에 진행되고 있다. 또한, 최근 BGA(Ball Grid Array), TCP(Tape Carrier Package)등의 CSP(Chip Size Package)기술의 발달에 의해 칩을 실장 할 수 있는 고밀도 인쇄회로기판에 대한 관심도 점점 증가하고 있는 실정이다.

이처럼 인쇄회로기판의 소형화, 박형화를 이루기 위해서는 무엇보다도 회로패턴의 미세(fine pattern)화를 이루는 것이 중요하다. 즉, 고밀도 인쇄회로기판의 수요가 증대됨에 따라 Line/space의 요구 사항은 점점 더 미세해지고 있다. 최근 국내에서도 이러한 인쇄회로기판의 미세 회로패턴에 대한 많은 투자와 연구가 이루어지고 있다.

도 1a 내지 도 1e는 종래의 인쇄회로기판의 제조방법의 일례로, 이를 참조하여 설명하면 다음과 같다.

먼저, 도 1a에 도시된 바와 같이, 내층 회로패턴(5)이 형성된 베이스 기판(6)을 제공한다.

즉, 절연층(1)의 양면에 동박층(2)이 적층된 동박적층원판 상에 내부 도전성 범프 및 도금층(3)을 형성하고, 내부 도전성 범프를 페이스트(4)로 충진한 후, 포토리소그래피(Photolithography) 공정 등을 이용하여 내부 회로패턴(5)을 형성한다.

이후, 도 1b에 도시된 바와 같이, 베이스 기판(6) 상하부에 RCC(Resin coated copper)(7, 8)를 적층한다.

이때, RCC(7, 8)는 반경화 상태의 절연재(7)와 동박층(8)으로 형성되어 있다.

다음으로, 도 1c에 도시된 바와 같이, RCC(7, 8) 상에 블라인드 비아홀(9)을 형성한다.

블라인드 비아홀(9)은 이후 형성될 외층 회로패턴과 내층 회로패턴(5)을 전 기적으로 연결시키기 위한 것으로 동박층(8)을 먼저 에칭 가공한 후 절연재(7)를 레이저 가공하여 형성할 수 있다.

이후, 도 1d에 도시된 바와 같이, 무전해 동도금 및 전해 동도금을 수행하여 도금층(10)을 형성한다.

블라인드 비아홀(9)의 내벽에 절연재(7)가 포함되어 있으므로, 블라인드 비아홀(9) 상에 전도성을 부여하기 위하여 도금층(10)을 형성하게 된다.

다음으로, 도 1e에 도시된 바와 같이, 감광성 물질(미도시)을 도포하고 노광 및 현상 공정을 수행한 후, 에칭 공정으로 외층 회로패턴이 될 부분을 제외한 동박층(8) 및 도금층(10)을 제거하고 감광성 물질을 박리시킴으로써 외층 회로패턴(11)이 형성된 인쇄회로기판을 완성한다.

상술한 바와 같이, 종래의 인쇄회로기판의 제조방법에 있어서는, 도금층(3, 10) 및 동박층(2, 8)을 함께 에칭하여 회로패턴(5, 11)을 형성하므로, 에칭 두께가 높아져 미세 회로패턴 구현이 힘들뿐만 아니라, 미(未) 에칭 또는 과(過) 에칭이 발생하게 되어 회로패턴 간의 단락, 측면부식 등 불량을 발생시키는 문제점이 있었다.

즉, 내부 도전성 범프 및 블라인드 비아홀(9)에 전도성을 부여하기 위하여 형성된 도금층(3, 10)은 동박층(2, 8) 상에도 형성되므로, 패턴의 두께가 두꺼워져 미세 회로패턴 형성에 한계를 가져오게 된다. 또한, 회로패턴(5, 11) 형성시 동박층(2, 8)과 함께 도금층(3, 10)도 에칭하게 되어 에칭 두께가 높아지게 된다. 이처럼 에칭 두께가 높아지게 되면, 미 에칭이 되어 회로패턴 간의 단락 등의 불량을 발생시키거나 과 에칭이 되어 측면 부식 등의 불량을 발생시키게 된다.

본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 회로패턴을 형성하는 금속층의 두께를 최소화하여 미세 회로패턴을 구현하는 인쇄회로기판의 제조방법을 제공하는 것이다.

또한, 회로패턴을 형성하는 금속층의 두께를 낮추어 에칭 공정시 회로패턴 간의 단락, 측면부식 등의 불량이 발생되지 않아 파인 피치(fine pitch)를 구현하는 인쇄회로기판의 제조방법을 제공하는 것이다.

상기 기술적 과제를 해결하기 위하여, 본 발명의 일 실시예는, (A) 다수의 관통홀이 형성된 지그를 제공하는 단계, (B) 다수의 관통홀 내부에 도전성 페이스트를 충진한 후 지그의 일면에 제1 동박층을 접착하는 단계, (C) 지그를 제거하여 제1 동박층의 일면에 도전성 범프가 형성된 범프층을 제공하는 단계, (D) 범프층에서 도전성 범프가 형성된 면에 절연층 및 제2 동박층을 적층하는 단계, 및 (E) 제1 동박층 및 제2 동박층에 각각 회로패턴을 형성하는 단계를 포함하고, 회로패턴들은 도전성 범프에 의해 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판의 제조방법을 제공한다.

본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 있어서, 지그는 절연 물질로 형성된 것을 특징으로 한다.

또한, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 있어서, 도전 성 페이스트는 금, 은, 백금, 니켈, 동, 카본 중 적어도 하나 이상을 포함한 것을 특징으로 한다.

또한, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 있어서, (A) 단계는, (A-1) 경화 상태의 절연재를 준비하는 단계, 및 (A-2) 절연재 상에 다수의 관통홀을 형성하여 지그를 제공하는 단계를 포함하는 것을 특징으로 한다.

또한, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 있어서, 다수의 관통홀은 레이저 가공으로 형성하는 것을 특징으로 한다.

상기 기술적 과제를 해결하기 위하여, 본 발명의 다른 실시예는, (A) 다수의 관통홀이 형성된 지그를 제공하는 단계, (B) 다수의 관통홀 내부에 도전성 페이스트를 충진한 후 동박층을 접착하는 단계, (C) 지그를 제거하여 동박층의 일면에 도전성 범프가 형성된 범프층을 제공하는 단계, (D) 내층 회로패턴이 양면에 형성된 베이스 기판을 제공하는 단계, (E) 베이스 기판의 상하부에 절연층 및 범프층을 적층하는 단계, 및 (F) 동박층에 외층 회로패턴을 형성하는 단계를 포함하고, 외층 회로패턴과 내층 회로패턴은 도전성 범프에 의해 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판의 제조방법을 제공한다.

본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법에 있어서, 지그는 절연 물질로 형성된 것을 특징으로 한다.

또한, 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법에 있어서, 도전성 페이스트는 금, 은, 백금, 니켈, 동, 카본 중 적어도 하나 이상을 포함한 것을 특징으로 한다.

또한, 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법에 있어서, (A) 단계는, (A-1) 경화 상태의 절연재를 준비하는 단계, 및 (A-2) 절연재 상에 다수의 관통홀을 형성하여 지그를 제공하는 단계를 포함하는 것을 특징으로 한다.

또한, 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법에 있어서, 다수의 관통홀은 레이저 가공으로 형성하는 것을 특징으로 한다.

또한, 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법에 있어서, (D) 단계는, (D-1) 다수의 관통홀이 형성된 지그를 이용하여 제1 동박층의 일면에 도전성 범프가 형성된 범프층을 제공하는 단계, (D-2) 범프층에서 도전성 범프가 형성된 면에 절연층 및 제2 동박층을 적층하는 단계, 및 (D-3) 제1 동박층 및 제2 동박층에 각각 내층 회로패턴을 형성하는 단계를 포함하고, 내층 회로패턴들은 도전성 범프에 의해 전기적으로 연결되는 것을 특징으로 한다.

또한, 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법에 있어서, (D) 단계는, (D-1) 양면에 동박층이 적층된 절연층을 제공하는 단계, (D-2) 동박층 상에 내부 비아홀을 형성하는 단계, (D-3) 동박층 및 내부 비아홀 상에 도금층을 형성하는 단계, 및 (D-4) 도금층이 형성된 동박층 상에 내층 회로패턴을 형성하여 베이스 기판을 제공하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 통하여 본 발명의 바람직한 실시형태를 설명한다.

도 2 및 도 3은 본 발명의 제1 실시예에 따른 양층 구조의 인쇄회로기판의 제조공정을 나타낸 도면이다.

여기서, 도 2는 본 발명의 제1 실시예에 따른 양층 구조의 인쇄회로기판의 제조방법을 도시한 순서도이고, 도 3a 내지 도 3h는 도 2의 양층 구조의 인쇄회로기판의 제조공정을 상세하게 도시한 공정도이다.

도 2 및 도 3을 참조하여 본 발명의 제1 실시예에 따른 양층 구조의 인쇄회로기판의 제조방법을 설명하면 다음과 같다.

먼저, 다수의 관통홀이 형성된 지그를 제공한다(S100).

도 3a에 도시된 바와 같이, 지그(Jig)를 형성하기 위한 절연재(100)를 준비한다.

절연재(100)는 가공이 용이하고 여러 번 사용할 수 있는 경화 상태의 폴리머(Polymer)로 형성하는 것이 바람직하다.

이후, 도 3b에 도시된 바와 같이, 절연재(100)에 다수의 관통홀(102)을 형성하여 지그(103)를 제공한다.

탄산가스(CO₂) 레이저 또는 야그(YAG) 레이저 등을 이용하여 원하는 위치에 관통홀(102)을 형성할 수 있다.

다음으로, 관통홀 내부에 도전성 페이스트를 충진한 후, 제1 동박층을 압착한다(S110).

먼저, 도 3c에 도시된 바와 같이, 관통홀(102) 내부에 도전성 페이스트(104)를 충진한다.

도전성 페이스트(104)는 금, 은, 백금, 니켈, 동, 카본 등 도전성 물질과 합 성수지 또는 에폭시 수지를 섞어서 만든 것이다. 합성수지 또는 에폭시 수지는 유기 바인더(Binder)로써, 금속분말을 결합시켜주는 역할을 한다. 이때, 유기 바인더가 없고 금속 바인더가 포함되어도 무방하다. 금속 바인더는 일례로, 비스무스(Bi) 등이 사용될 수 있다. 도전성 페이스트(104)는 가열·가압시 금속분말끼리 서로 접촉되어 전기적으로나 열적으로 전도도를 확보할 수 있어야 한다. 또는 금속분말끼리 서로 가열·가압하는 과정에 금속확산이나 소결로 인하여 전기적으로나 열적으로 전도도를 확보할 수 있어야 한다.

다음으로, 도 3d에 도시된 바와 같이, 지그(103)의 일면에 제1 동박층(106)을 압착한다.

이때, 소정의 열과 압력을 가하여 관통홀(102) 내에 충진된 도전성 페이스트(104)와 제1 동박층(106)이 일체화 되도록 한다. 도전성 페이스트(104)는 압축에 의해, 바인더 성분이 압출됨으로써, 도전 성분끼리 및 도전 성분과 제1 동박(106)간의 결합이 견고해지며, 도전성 페이스트(104)의 도전 물질로 인해 층간의 전기적 접속을 가능하게 한다.

여기서, 지그(103)는 완전 경화된 상태이므로, 소정의 열과 압력을 가해도 상태가 변함이 없어 제1 동박층(106)과 반응하지 않는다. 따라서, 지그(103)와 제1 동박층(106)은 서로에 대해 접착력을 갖지 않는다.

이후, 지그를 제거하여 도전성 범프가 형성된 범프층을 제공한다(S120).

즉, 도 3e에 도시된 바와 같이, 물리적 방법 등을 이용하여 지그(103)를 제거함으로써, 도전성 범프(108)가 형성된 범프층(110)을 제공하게 된다.

이때, 지그(103)와 범프층(110)의 이형을 용이하게 하기 위하여, 도전성 페이스트(104)를 충진하는 공정 이전에, 지그(103)의 표면에 이형물질을 도포할 수 있다.

다음으로, 범프층에서 도전성 범프가 형성된 면에 절연층 및 제2 동박층을 적층한다(S130).

먼저, 도 3f에 도시된 바와 같이, 범프층(110)의 일면에 절연층(120) 및 제2 동박층(130)을 배열한 후, 도 3g에 도시된 바와 같이 소정의 열과 압력을 이용하여 적층한다.

이때, 범프층(110)의 도전성 범프(108)는 절연층(120)을 통과하여 제2 동박층(130)과 접촉되도록 적층한다. 왜냐하면, 이후에 범프층(110)의 제1 동박층(106) 및 제2 동박층(130)에 형성될 회로패턴을 도전성 범프(108)를 이용하여 전기적으로 연결하기 때문이다.

절연층(120)은 반경화 상태의 절연 물질로써, 유리섬유에 열경화성 수지를 침투시킨 프리프레그(prepreg)가 바람직하다. 실시예에 따라, 도전성 범프(108)에 대응하는 윈도우(미도시)가 형성된 절연 물질을 이용할 수 있다.

마지막으로, 제1 동박층 및 제2 동박층에 회로패턴을 형성한다(S140).

도 3h에 도시된 바와 같이, 범프층(110)의 제1 동박층(106) 및 제2 동박층(130)에 포토리소그래피 공정 등을 이용하여 회로패턴(132, 109)을 형성함으로써, 본 발명의 제1 실시예에 따른 양층 구조의 인쇄회로기판을 형성한다.

포토리소그래피 공정은 일례로, 감광성의 드라이 필름 또는 액상 감광재를 사용하여 자외선에 의해 마스크에 인쇄된 패턴을 드라이 필름으로 전사하고 에칭액을 이용하여 동박을 제거하는 방식으로 형성될 수 있다.

이때, 범프층(110)의 제1 동박층(106) 및 제2 동박층(130)에 형성된 회로패턴(132, 109)은 도전성 범프(108)에 의해 서로 전기적으로 연결된다.

상술한 바와 같이 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법은, 비아홀을 형성하지 않고 지그(103)를 이용하여 형성된 도전성 범프(108)로 층간을 전기적으로 연결함으로써, 회로패턴(132, 109)을 도금층이 없는 동박층(106, 130)에 형성하여 종래에 비해 에칭 두께가 얇아 미세회로 패턴 구현이 가능하고, 미 에칭 또는 과 에칭과 같은 불량이 발생하지 않아 파인 패턴(fine pattern)이 가능하고, 제품의 신뢰성을 높여주는 효과를 가져온다.

즉, 종래의 인쇄회로기판의 제조방법에 있어서는, 제1 동박층 및 제2 동박층에 형성된 회로패턴을 전기적으로 연결시키기 위하여 드릴링 가공으로 비아홀을 형성한 후, 전도성을 부여하기 위하여 무전해 도금 및 전해 도금 공정을 수행하여 도금층이 형성된 제1 동박층 및 제2 동박층에 회로패턴을 형성하였지만, 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법은 지그를 이용한 도전성 범프를 형성한 후 동박층을 적층하여 전기적 도통을 구현함으로써 도금층이 형성되지 않은 제1 동박층(106) 및 제2 동박층(130)에 회로패턴을 형성하여 미세 회로패턴 및 파인 패턴 구현이 가능하다.

도 4 및 도 5는 본 발명의 제2 실시예에 따른 다층 구조의 인쇄회로기판의 제조공정을 나타낸 도면이다.

여기서, 도 4는 본 발명의 제2 실시예에 따른 다층 구조의 인쇄회로기판의 제조방법을 도시한 순서도이고, 도 5a 내지 도 5k 는 도 4의 다층 구조의 인쇄회로기판의 제조공정을 상세하게 도시한 공정도이다.

도 4 및 도 5를 참조하여 본 발명의 제2 실시예에 따른 다층 구조의 인쇄회로기판의 제조방법을 설명하면 다음과 같다.

먼저, 다수의 관통홀이 형성된 지그를 제공한다(S200).

도 5a에 도시된 바와 같이, 지그를 형성하기 위한 절연재(200)를 준비한다.

절연재(200)는 가공이 용이하고 여러 번 사용할 수 있는 경화 상태의 폴리머(Polymer)로 형성하는 것이 바람직하다.

이후, 도 5b에 도시된 바와 같이, 절연재(200)에 다수의 관통홀(202)을 형성하여 지그(203)를 제공한다.

탄산가스(CO₂) 레이저 또는 야그(YAG) 레이저 등을 이용하여 다수의 관통홀(202)을 형성할 수 있다.

다음으로, 도전성 범프 내부에 도전성 페이스트를 충진한 후, 동박층을 압착한다(S210).

먼저, 도 5c에 도시된 바와 같이, 관통홀(202) 내부에 도전성 페이스트(204)를 충진한다.

도전성 페이스트(204)는 금, 은, 백금, 니켈, 동, 카본 등 도전성 물질과 합성수지 또는 에폭시 수지를 섞어서 만든 것이다. 합성수지 또는 에폭시 수지는 유 기 바인더로써, 금속분말을 결합시켜주는 역할을 한다. 이때, 유기 바인더가 없고 금속 바인더가 포함되어도 무방하다.

다음으로, 도 5d에 도시된 바와 같이, 지그(203)의 일면에 동박층(206)을 압착한다.

이때, 소정의 열과 압력을 가하여 관통홀(202) 내부에 충진된 도전성 페이스트(204)와 동박층(230)이 일체화 되도록 한다. 도전성 페이스트(204)는 압축에 의해, 바인더 성분이 압출됨으로써, 도전 성분끼리 및 도전 성분과 동박(206)간의 결합이 견고해지며, 도전성 페이스트(204)의 도전 물질로 인해 층간의 전기적 접속을 가능하게 한다.

이후, 지그를 제거하여 도전성 범프가 형성된 범프층을 제공한다(S220).

즉, 도 5e에 도시된 바와 같이, 물리적 방법 등을 이용하여 지그(203)를 제거함으로써, 도전성 범프(208)가 형성된 범프층(210)을 제공하게 된다.

이때, 지그(203)와 범프층(210)의 이형을 용이하게 하기 위하여, 도전성 페이스트(204)를 충진하는 공정 이전에, 지그(203)의 표면에 이형물질을 도포할 수 있다.

다음으로, 내층 회로패턴이 양면에 형성된 베이스 기판을 제공한다(S230).

먼저, 도 5f에 도시된 바와 같이, 절연재(212)의 양면에 동박층(214)이 형성된 동박적층판(215)을 제공한다.

동박적층판(215)은 절연재(212)의 재질에 따라, 유리/에폭시(Glass/Epoxy) 동박적층판, 내열수지 동박적층판, 종이/페놀(Paper/Phenol) 동박적층판, 플렉시블 (Flexible) 동박적층판 등이 있다.

이후, 도 5g에 도시된 바와 같이, 동박적층판(215)에 내부 비아홀(216)을 형성한다.

내부 비아홀(216)은 이후 동박층(214)에 형성될 내층 회로패턴을 전기적으로 연결하기 위한 것으로, CNC 드릴(Computer Numerical Control Drill) 등을 사용하여 사전에 설정된 위치에 따라 형성하는 것이 바람직하다.

다음으로, 도 5h에 도시된 바와 같이, 내부 비아홀(216)이 형성된 동박적층판(215)에 도금층(217)을 형성하고, 내층 회로패턴(218)을 형성하여 베이스 기판(220)을 제공한다.

내부 비아홀(216)의 내벽은 절연재(212)를 포함하고 있으므로, 전도성을 부여하기 위하여 무전해 동도금 및 전해 동도금을 수행하여 도금층(217)을 형성한다.

여기서, 무전해 동도금을 수행한 후 전해 동도금을 수행하는 이유는 전기분해에 의한 전해 동도금을 절연재(212) 상에 직접 실시할 수 없기 때문이다. 따라서, 화학동도금인 무전해 동도금을 수행한 후, 전해 동도금을 실시하여 도금층(217)을 형성할 수 있다. 또한, 무전해 동도금만으로는 도금막을 두껍게 하기 어렵고, 물성도 전해 동도금에 미치지 못하여 전해 동도금을 함께 수행하는 것이 바람직하다.

이때, 본 발명의 일실시예에 따라 내부 비아홀(216)의 내벽은 도금층(217)에 의해 얇게 막으로 형성되어졌지만, 실시예에 따라 내부 비아홀(216)의 내부가 도금층(217)에 의해 채워지거나, 도전성 페이스트(미도시)로 충진되어 전도성을 가질 수 있다.

내층 회로패턴(218)은 도금층(217)이 형성된 동박층(214)에 포토리소그래피 공정 등을 이용하여 형성할 수 있다.

실시예에 따라, 도 5f 내지 도 5h에 도시된 공정에 의해 형성된 베이스 기판(220) 대신에, 도 3h에 도시된 바와 같이 본 발명의 제1 실시예에 따라 제조된 양층 구조의 인쇄회로기판을 베이스 기판으로 사용할 수 있다.

이후, 베이스 기판의 상하부에 절연층 및 범프층을 적층한다(S240).

도 5i에 도시된 바와 같이, 내층 회로패턴(218)이 형성된 베이스 기판(220) 상하부에 절연층(230) 및 도 4e에 도시된 범프층(210)을 배열하고, 도 5j에 도시된 바와 같이, 적층한다.

이때, 범프층(210)의 도전성 범프(208)가 절연층(230)을 뚫고 베이스 기판(220)의 내층 회로패턴(218)과 적어도 일부 접하도록 적층한다. 도전성 범프(208)를 형성하는 도전성 페이스트(204)가 압축되면, 도전성 페이스트(204) 내의 바인더 성분이 압출됨으로써, 도전 성분끼리 및 도전 성분과 베이스 기판(220)의 내층 회로패턴(218) 간의 결합이 견고해지고, 도전성 페이스트(204)의 도전 물질로 인해 층간의 전기적 접속을 가능하게 하기 때문이다.

여기서, 절연층(230)은 열경화성 수지로 형성된 반경화 상태의 프리프레그가 바람직하다.

다음으로, 범프층에 베이스 기판과 전기적으로 연결되는 외층 회로패턴을 형성한다(S250).

도 5k에 도시된 바와 같이, 범프층(210)의 동박층(206)에 외층 회로패턴(240)을 형성하여 본 발명의 제2 실시예에 따른 다층 구조의 인쇄회로기판을 형성한다.

실시예에 따라, 외층 회로패턴(240) 상에 추가의 절연층 및 추가의 회로층을 적층할 수 있다.

외층 회로패턴(240)은 범프층(210)의 도전성 범프(208)에 의해 내층 회로패턴(218)과 전기적으로 연결된다.

종래의 인쇄회로기판의 제조방법에 있어서는, 외층 회로패턴(240)과 내층 회로패턴(218)간의 전기적 연결을 위하여 드릴링 가공으로 비아홀을 형성한 후, 전도성을 부여하기 위하여 무전해 도금 및 전해 도금 공정을 수행하여 도금층이 형성된 동박층에 회로패턴을 형성하였지만, 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조방법은 지그를 이용한 도전성 범프(208)를 형성하여 전기적 도통을 구현함으로써 도금층이 형성되지 않은 동박층(206)에 회로패턴을 형성하여 미세 회로패턴 및 파인 패턴 구현이 가능하다. 또한, 에칭 두께가 얇아 미 에칭 또는 과 에칭이 발생하지 않음으로써 불량을 감소시키는 효과를 가져온다.

이상에서 기술한 바와 같이, 본 발명은 특정 실시예를 통하여 설명되었으나, 본 발명의 범위가 상기 실시예로 한정되는 것이 아니며 본 발명의 범위 내에서 다양한 변형이 가능하다. 본 발명의 범위는 이하의 특허청구범위의 해석에 의해서만 한정된다.

본 발명의 인쇄회로기판 제조방법에 따르면, 비아홀을 형성하지 않고 지그를 이용한 도전성 범프를 형성하여 층간 도통을 구현함으로써, 무전해 도금 및 전해 도금을 수행하지 않은 동박층 상에 회로패턴을 형성하여 미세 회로패턴 및 파인 패턴 구현이 가능하고, 에칭 두께가 얇아 에칭시 발생하는 불량을 감소시켜 제품의 신뢰성을 높여주는 인쇄회로기판을 제조할 수 있다.

Claims

삭제
삭제
삭제
삭제
삭제
(A) 다수의 관통홀이 형성된 지그를 제공하는 단계;

(B) 상기 다수의 관통홀 내부에 도전성 페이스트를 충진한 후 동박층을 접착하는 단계;

(C) 상기 지그를 제거하여 상기 동박층의 일면에 도전성 범프가 형성된 범프층을 제공하는 단계;

(D) 내층 회로패턴이 양면에 형성된 베이스 기판을 제공하는 단계;

(E) 상기 베이스 기판의 상하부에 절연층 및 상기 범프층을 적층하는 단계; 및

(F) 상기 동박층에 외층 회로패턴을 형성하는 단계;

를 포함하고, 상기 외층 회로패턴과 상기 내층 회로패턴은 상기 도전성 범프에 의해 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
제6항에 있어서, 상기 지그는 절연 물질로 형성된 것을 특징으로 하는 인쇄 회로기판의 제조방법.
제6항에 있어서, 상기 도전성 페이스트는 금, 은, 백금, 니켈, 동, 카본 중 적어도 하나 이상을 포함한 것을 특징으로 하는 인쇄회로기판의 제조방법.
제6항에 있어서, 상기 (A) 단계는

(A-1) 경화 상태의 절연재를 준비하는 단계; 및

(A-2) 상기 절연재 상에 다수의 관통홀을 형성하여 지그를 제공하는 단계;

를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
제9항에 있어서, 상기 다수의 관통홀은 레이저 가공으로 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
제6항에 있어서, 상기 (D) 단계는

(D-1) 다수의 관통홀이 형성된 지그를 이용하여 제1 동박층의 일면에 도전성 범프가 형성된 범프층을 제공하는 단계;

(D-2) 상기 범프층에서 상기 도전성 범프가 형성된 면에 절연층 및 제2 동박층을 적층하는 단계; 및

(D-3) 상기 제1 동박층 및 제2 동박층에 각각 내층 회로패턴을 형성하는 단계;

를 포함하고, 상기 내층 회로패턴들은 상기 도전성 범프에 의해 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
제6항에 있어서, 상기 (D) 단계는

(D-1) 양면에 동박층이 적층된 절연층을 제공하는 단계;

(D-2) 상기 동박층 상에 내부 비아홀을 형성하는 단계;

(D-3) 상기 동박층 및 내부 비아홀 상에 도금층을 형성하는 단계; 및

(D-4) 상기 도금층이 형성된 동박층 상에 내층 회로패턴을 형성하여 베이스 기판을 제공하는 단계;

를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.