KR20220061099A - 회로 기판, 회로 기판의 제조 방법, 및 전자 기기 - Google Patents

회로 기판, 회로 기판의 제조 방법, 및 전자 기기 Download PDF

Info

Publication number
KR20220061099A
KR20220061099A KR1020227005777A KR20227005777A KR20220061099A KR 20220061099 A KR20220061099 A KR 20220061099A KR 1020227005777 A KR1020227005777 A KR 1020227005777A KR 20227005777 A KR20227005777 A KR 20227005777A KR 20220061099 A KR20220061099 A KR 20220061099A
Authority
KR
South Korea
Prior art keywords
insulating substrate
circuit board
laminated body
base material
metal layer
Prior art date
Application number
KR1020227005777A
Other languages
English (en)
Inventor
신 히라노
겐지 이이다
다카시 나카가와
겐지 다카노
Original Assignee
후지쯔 인터코네쿠토 테크노로지즈 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 인터코네쿠토 테크노로지즈 가부시끼가이샤 filed Critical 후지쯔 인터코네쿠토 테크노로지즈 가부시끼가이샤
Publication of KR20220061099A publication Critical patent/KR20220061099A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

경화 완료된 제1 절연성 기재(1)와, 제1 절연성 기재(1)의 제1 표면(1A)에 패턴형으로 형성된 금속층(2)을 갖는 제1 적층체에 있어서의 제1 절연성 기재(1)의 제1 표면(1A)과는 반대측의 제2 표면 상(1B)에, 경화 완료되지 않은 제2 절연성 기재(6)와, 수지 필름(7)을 이 순서로 중첩하여, 열압착을 하여 제2 적층체를 얻는 공정과, 제2 적층체의 수지 필름(7)측으로부터, 수지 필름(7), 제2 절연성 기재(6) 및 제1 절연성 기재(1)에, 금속층(3)에 달하는 구멍(8)을 형성한 후에, 구멍(8)에 도전성 페이스트(9)를 충전하고, 또한, 수지 필름(7)을 박리하여, 제3 적층체(100)를 얻는 공정과, 하나의 제3 적층체(100)와, 다른 제3 적층체(100)를, 하나의 제3 적층체(100)의 금속층(2)과, 다른 제3 적층체(100)의 구멍(8)의 개구부가 대향하도록 중첩하여, 열압착을 행하는 공정을 포함한다.

Description

회로 기판, 회로 기판의 제조 방법, 및 전자 기기
본건은 회로 기판, 회로 기판의 제조 방법 및 전자 기기에 관한 것이다.
종래부터, 전자 부품을 컴팩트하게 전자 기기에 내장하기 위해 프린트 배선판 등의 회로 기판이 일반적으로 널리 사용되고 있다. 프린트 배선판은, 적층판에 접합한 동박을 전자 회로 패턴에 따라 에칭한 것으로서, 고밀도로 전자 부품을 실장하는 것은 곤란하지만, 비용면에서 유리하다.
한편, 전자 기기에 대한 소형화, 고성능화, 저가격화 등의 요구에 따라, 회로 기판의 전자 회로의 미세화, 다층화 및 전자 부품의 고밀도 실장화가 급속하게 진행되어, 회로 기판에 대하여, 다층 프린트 배선판의 검토가 활발화되어 왔다.
다층 구조를 갖는 회로 기판인 다층 프린트 배선판을 제조할 때에는, 배선 패턴이 형성된 복수의 절연성 기재를 접착층에 의해 접합시키는 것이 행해지고 있다. 그러나, 접착층은, 제조된 다층 프린트 배선판에 있어서는 필요가 없는 재료이다.
특허문헌 1: 일본 특허 공개 제2006-66738호 공보 특허문헌 2: 일본 특허 공개 제2009-76699호 공보 특허문헌 3: US 2011-0289774호 공보
개시의 기술은, 접착층을 이용하지 않고 다층 구조의 회로 기판을 제조할 수 있는 회로 기판의 제조 방법, 다층 구조를 형성하기 위한 접착층을 갖지 않는 다층 구조의 회로 기판 및 상기 회로 기판을 갖는 전자 기기를 제공하는 것을 목적으로 한다.
하나의 양태에서는, 본건의 회로 기판의 제조 방법은,
경화 완료된 제1 절연성 기재와, 상기 제1 절연성 기재의 제1 표면에 패턴형으로 형성된 금속층을 갖는 제1 적층체에 있어서의 상기 제1 절연성 기재의 상기 제1 표면과는 반대측의 제2 표면 상에, 경화 완료이 아닌 제2 절연성 기재와, 수지 필름을 이 순서로 중첩하여, 열압착을 하여 제2 적층체를 얻는 공정과,
상기 제2 적층체의 상기 수지 필름측으로부터, 상기 수지 필름, 상기 제2 절연성 기재 및 상기 제1 절연성 기재에, 상기 금속층에 도달하는 구멍을 형성한 후에, 상기 구멍에 도전성 페이스트를 충전하고, 또한, 상기 수지 필름을 박리하여, 제3 적층체를 얻는 공정과,
하나의 상기 제3 적층체와, 다른 상기 제3 적층체를, 하나의 상기 제3 적층체의 상기 금속층과, 다른 상기 제3 적층체의 상기 구멍의 개구부가 대향하도록 중첩하여, 열압착을 행하는 공정을 포함한다.
다른 하나의 양태에서는, 본건의 회로 기판은,
경화 완료된 제1 절연성 기재와, 상기 제1 절연성 기재의 제1 표면에 패턴형으로 형성된 금속층과, 상기 제1 절연성 기재의 상기 제1 표면과는 반대측의 제2 표면에 배치된 경화 완료된 제2 절연성 기재와, 상기 제2 절연성 기재의 상기 제1 절연성 기재측과는 반대측의 표면으로부터 상기 금속층에 도달할 때까지 형성된 비아를 갖는 적층체를 복수개 갖고,
복수의 상기 적층체 중, 하나의 상기 적층체와, 다른 상기 적층체가, 하나의 상기 적층체의 상기 금속층과, 다른 상기 적층체의 상기 제2 절연성 기재의 표면에 노출된 비아가 대향하여 위치한다.
다른 하나의 양태에서는, 본건의 전자 기기는, 개시의 회로 기판과, 전자 부품을 갖는다.
하나의 측면에서는, 접착층을 이용하지 않고 다층 구조의 회로 기판을 제조할 수 있는 회로 기판의 제조 방법을 제공할 수 있다.
또한, 하나의 측면에서는, 다층 구조를 형성하기 위한 접착층을 갖지 않는 다층 구조의 회로 기판을 제공할 수 있다.
또한, 하나의 측면에서는, 다층 구조를 형성하기 위한 접착층을 갖지 않는 다층 구조의 회로 기판을 이용한 전자 기기를 제공할 수 있다.
도 1은 회로 기판의 제조 방법의 일례를 설명하기 위한 개략 단면도이다(그 1).
도 2는 회로 기판의 제조 방법의 일례를 설명하기 위한 개략 단면도이다(그 2).
도 3은 회로 기판의 제조 방법의 일례를 설명하기 위한 개략 단면도이다(그 3).
도 4는 회로 기판의 제조 방법의 일례를 설명하기 위한 개략 단면도이다(그 4).
도 5는 회로 기판의 제조 방법의 일례를 설명하기 위한 개략 단면도이다(그 5).
도 6은 회로 기판의 제조 방법의 일례를 설명하기 위한 개략 단면도이다(그 6).
도 7은 회로 기판의 제조 방법의 일례를 설명하기 위한 개략 단면도이다(그 7).
도 8은 회로 기판의 제조 방법의 일례를 설명하기 위한 개략 단면도이다(그 8).
도 9는 회로 기판의 제조 방법의 일례를 설명하기 위한 개략 단면도이다(그 9).
도 10은 회로 기판의 제조 방법의 일례를 설명하기 위한 개략 단면도이다(그 10).
도 11은 회로 기판의 제조 방법의 일례를 설명하기 위한 개략 단면도이다(그 11).
도 12는 반도체 패키지의 개략 단면도이다.
(회로 기판의 제조 방법)
개시의 회로 기판의 제조 방법은, 제2 적층체를 얻는 공정과, 제3 적층체를 얻는 공정과, 열압착을 행하는 공정을 적어도 포함하고, 필요에 따라 그 외의 공정을 더 포함한다.
<제2 적층체를 얻는 공정>
제2 적층체는, 제1 적층체에 있어서의 제1 절연성 기재의 제1 표면과는 반대측의 제2 표면 상에, 경화 완료되지 않은 제2 절연성 기재와, 수지 필름을 이 순서로 중첩하여, 열압착을 행함으로써 얻어진다.
<<제1 적층체>>
제1 적층체는, 경화 완료된 제1 절연성 기재와, 제1 절연성 기재의 제1 표면에 패턴형으로 형성된 금속층을 갖는다.
<<<제1 절연성 기재>>>
제1 절연성 기재는, 경화 완료이다.
제1 절연성 기재로서는, 회로 기판에서 이용되는 절연성 기재이면, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있고, 예컨대, 유리 클로스 등을 이용한 무기 직포, 무기 부직포 등의 무기 기재, 유기 직포, 유기 부직포 등의 유기 기재에 의해 경도 강화된 기재 등을 들 수 있다.
제1 절연성 기재로서는, 보다 구체적으로는, 예컨대, 유리 에폭시 기재(에폭시 수지를 스며들게 한 유리 직포 기재, 에폭시 수지를 스며들게 한 유리 부직포 기재), 비스말레이미드트리아진 수지를 스며들게 한 유리 직포 기재, 에폭시 수지를 스며들게 한 아라미드 부직포 기재, 변성 폴리페닐렌에테르 수지를 스며들게 한 유리 직포 기재 등을 들 수 있다.
여기서, 유리 에폭시 기재란, 유리 섬유의 천(직포 또는 부직포)에 에폭시 수지를 스며들게 하여 얻어지는 기재이다.
제1 절연성 기재는, 경화 완료이다. 경화 완료란, 예컨대, 전체 경화 발열량의 대략 100%의 발열을 끝낸 상태이며, 예컨대, 시차 주사 열량 측정을 행하였을 때에 거의 발열을 관찰할 수 없는 상태이다. 이하, 경화 완료된 것을 C 스테이지라고 칭하는 경우가 있다. 또한, C 스테이지에 달하지 않은 경화도를 B 스테이지라고 칭하는 경우가 있다.
제1 절연성 기재는, 통상, 평판형이다.
제1 절연성 기재의 평균 두께로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있고, 예컨대, 10 ㎛ 이상 200 ㎛ 이하여도 좋고, 30 ㎛ 이상 100 ㎛ 이하여도 좋다.
<<<금속층>>>
금속층을 형성하는 금속으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 니켈, 동 등을 들 수 있다.
금속층의 구조로서는, 단층 구조여도 좋고, 다층 구조여도 좋다. 금속층으로서는, 예컨대, 동의 단층 구조, 동과 니켈의 2층 구조 등을 들 수 있다.
금속층의 패턴으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다.
패턴형의 금속층을 형성하는 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 서브트랙티브(에칭)법, 세미애디티브법(도금법) 등을 들 수 있다. 이들은, 포토리소그래피법을 이용하여 행할 수 있다.
금속층의 제1 절연성 기재측과는 반대측의 표면은 조면인 것이 바람직하다. 금속층의 제1 절연성 기재측과는 반대측의 표면이 조면임으로써, 하나의 제3 적층체와, 다른 제3 적층체를 열압착할 때에, 이들 적층체의 밀착성이 향상한다. 또한, 금속층의 제1 절연성 기재측과는 반대측의 표면이 조면임으로써, 하나의 제3 적층체와, 다른 제3 적층체를, 하나의 제3 적층체의 금속층과, 다른 제3 적층체의 구멍의 개구부가 대향하도록 중첩하여, 열압착을 행할 때에, 구멍으로부터 돌출하는 도전성 페이스트의 과도한 퍼짐이 억제된다. 그 결과, 금속층과 도전성 페이스트를 포함하는 비아의 전기적 접속이 양호해진다.
금속층의 표면을 조면으로 하는 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, CZ 처리(treatment of copper surface of zigzag) 등을 들 수 있다. 조면의 산술 평균 거칠기(Ra)로서는, 예컨대, 1.0 ㎛ 이상 2.0 ㎛ 이하 등을 들 수 있다.
금속층의 평균 두께로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 5 ㎛ 이상 40 ㎛ 이하여도 좋고, 10 ㎛ 이상 30 ㎛ 이하여도 좋다.
<<제2 절연성 기재>>
제2 절연성 기재는, 경화 완료가 아니다.
제2 절연성 기재로서는, 회로 기판에서 이용되는 절연성 기재이면, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 유리 클로스 등을 이용한 무기 직포, 무기 부직포 등의 무기 기재, 유기 직포, 유기 부직포 등의 유기 기재에 의해 경도 강화된 기재 등을 들 수 있다.
제2 절연성 기재로서는, 보다 구체적으로는, 예컨대, 유리 에폭시 기재(에폭시 수지를 스며들게 한 유리 직포 기재, 에폭시 수지를 스며들게 한 유리 부직포 기재), 비스말레이미드트리아진 수지를 스며들게 한 유리 직포 기재, 에폭시 수지를 스며들게 한 아라미드 부직포 기재, 변성 폴리페닐렌에테르 수지를 스며들게 한 유리 직포 기재 등을 들 수 있다.
여기서, 유리 에폭시 기재란, 유리 섬유의 천(직포 또는 부직포)에 에폭시 수지를 스며들게 하여 얻어지는 기재이다.
제1 절연성 기재로서의 유리 에폭시 기재와, 제2 절연성 기재로서의 유리 에폭시 기재는, 동일한 유리 에폭시 기재인 것이 바람직하다. 그렇게 함으로써, 특성값(체적 수축/팽창, 기계 강성 등)이 동일하기 때문에, 응력 차이에 따른, 회로 기판의 휘어짐 발생 등을 저감시킬 수 있다. 또한, 기재 중에 포함되는 재료 성분, 수분이, 인접 기재 중으로 이동하는 것에 따른, 경화, 결합 상태 등에의 영향을 배제할 수 있다.
여기서, 동일한 유리 에폭시 기재라는 것은, 경화 완료(C 스테이지) 상태에 있어서, 동일한 특성을 나타내는 것을 의미한다. 예컨대, 제1 절연성 기재인 C 스테이지의 유리 에폭시 기재와 동일한 유리 에폭시 기재를 B 스테이지의 상태에서 제2 절연성 기재로서 이용하고 있는 경우, 이들은, 동일한 유리 에폭시 기재이다.
또한, 제2 절연성 기재의 재질은, 열경화성 수지여도 좋다. 열경화성 수지로서는, 불소 수지, 폴리페닐렌에테르 수지(PPE/PPO 수지), 폴리이미드 수지(PI 수지), 비스말레이미드트리아진 수지(BT 수지)가 바람직하다. 이들 수지는, 저유전율 또한 저유전 탄젠트의 수지이기 때문에, 이들 수지를 이용함으로써, 전기 신호의 전송 손실을 저감할 수 있다.
제2 절연성 기재는, 통상, 평판형이다.
제2 절연성 기재의 평균 두께로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 10 ㎛ 이상 150 ㎛ 이하여도 좋고, 20 ㎛ 이상 100 ㎛ 이하여도 좋다.
제1 절연성 기재의 평균 두께와, 제2 절연성 기재의 평균 두께의 비율(제1 절연성 기재:제2 절연성 기재)로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 회로 기판의 제조성 및 두께 치수 제어의 점에서, 4.0:1.0∼1.0:1.0이 바람직하고, 2.0:1.0∼1.5:1.0이 보다 바람직하다.
<<수지 필름>>
수지 필름으로서는, 열압착 시에 용융하지 않는 수지 필름이면, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리페닐렌설파이트 필름, 폴리이미드 필름 등을 들 수 있다.
수지 필름의 제2 절연성 기재측의 표면은 조면인 것이 바람직하다. 그렇게 함으로써, 열압착 후의 제2 절연성 기재와 수지 필름의 일시적 접착력을 보다 높게 하고, 다른 공정에 있어서, 제2 절연성 기재와 수지 필름이 의도치 않게 박리되는 것을 피할 수 있다.
수지 필름의 표면을 조면으로 하는 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 블라스트 가공, 엠보스 가공, 코팅 가공 등을 들 수 있다. 조면의 산술 평균 거칠기(Ra)로서는, 예컨대, 1.0 ㎛ 이상 2.0 ㎛ 이하 등을 들 수 있다.
수지 필름의 평균 두께로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 10 ㎛ 이상 100 ㎛ 이하 등을 들 수 있다.
제2 적층체를 얻는 공정에 있어서는, 제1 적층체에 있어서의 제1 절연성 기재의 제1 표면과는 반대측의 제2 표면 상에, 경화 완료되지 않은 제2 절연성 기재와, 수지 필름을 이 순서로 중첩하여, 열압착을 행한다. 그렇게 함으로써, 제1 적층체와 제2 절연성 기재의 일시적인 접착 및 제2 절연성 기재와 수지 필름의 일시적인 접착을 가능하게 한다.
제2 절연성 기재는, 접착층과 다르게, 상온 및 상압 하에 있어서는, 충분한 접착성을 갖고 있지 않다. 그 때문에, 열압착을 행하지 않으면, 제1 적층체와 제2 절연성 기재의 일시적인 접착이 불충분해져, 다른 공정에 있어서, 제1 적층체와 제2 절연성 기재가 박리될 우려가 있다. 또한, 열압착을 행하지 않으면, 제2 절연성 기재와 수지 필름의 일시적인 접착이 불충분해져, 다른 공정에 있어서, 제2 절연성 기재와 수지 필름이 박리될 우려가 있다.
즉, 열압착은, 제1 적층체와 제2 절연성 기재가 박리되지 않도록, 또한 제2 절연성 기재와 수지 필름이 의도치 않게 박리되지 않도록 하기 위해 행해지는 것이 바람직하다.
열압착 시의, 온도, 압력 및 시간으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다.
온도로서는, 예컨대, 50℃ 이상 100℃ 이하를 들 수 있다.
압력으로서는, 예컨대, 0.5 ㎫ 이상 1.2 ㎫ 이하를 들 수 있다.
시간으로서는, 예컨대, 60초 이상 120초 이하를 들 수 있다.
열압착 시에는, 제2 절연성 기재를 완전 경화시키지 않지만 경화시키는 것이 바람직하다. 즉, 열압착 시에는, 제2 절연성 기재를 C 스테이지까지 경화시키지 않는 것이 바람직하다. 제2 절연성 기재를 경화시킨 후에, 제2 절연성 기재에 구멍을 형성하면, 구멍의 치수 안정성이 향상된다. 한편, 제2 절연성 기재를 완전 경화시키지 않고, 복수의 제3 적층체를 중첩한 후에 열압착하여 회로 기판을 제조하면, 하나의 제3 적층체의 제2 절연성 기재와, 다른 제3 적층체의 제1 절연성 기재의 접착성이 우수하다. 또한, 제2 절연성 기재를 완전 경화시키지 않고, 복수의 제3 적층체를 적층하여 열압착하면, 하나의 제3 적층체의 금속층이, 다른 제3 적층체의 제2 절연성 기재에 매립되기 쉬워져, 균일한 두께의 회로 기판이 얻어진다.
<제3 적층체를 얻는 공정>
제3 적층체는, 제2 적층체의 수지 필름측으로부터, 수지 필름, 제2 절연성 기재 및 제1 절연성 기재에, 금속층에 도달하는 구멍을 형성한 후에, 구멍에 도전성 페이스트를 충전하고, 또한, 수지 필름을 박리함으로써 얻어진다.
<<구멍(비아 홀)>>
구멍(비아 홀)을 형성하는 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 레이저를 이용하여 구멍을 형성하는 방법 등을 들 수 있다.
레이저로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, CO2 레이저, YAG 레이저 등을 들 수 있다.
레이저의 출력으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다.
구멍으로서는, 금속층의 제1 절연성 기재측의 표면이 노출되는 구멍이면, 그 구멍의 크기(개구 직경)로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 50 ㎛ 이상 500 ㎛ 이하여도 좋고, 100 ㎛ 이상 300 ㎛ 이하여도 좋다.
여기서의 구멍의 크기(개구 직경)는, 예컨대, 제2 절연성 기재의 수지 필름측의 표면의 개구 직경을 가리킨다.
구멍의 형상으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 수지 필름측의 개구부로부터 금속층을 향하여 그 직경이 점차 작아지는 형상(테이퍼형) 등을 들 수 있다.
제2 적층체에 형성되는 구멍의 수로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다.
<<도전성 페이스트>>
도전성 페이스트로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 금속 입자(도전성 필러)와, 바인더 수지를 함유하는 도전성 페이스트 등을 들 수 있다.
금속 입자를 구성하는 금속으로서는, 예컨대, 동, 금, 은, 팔라듐, 니켈, 주석, 납, 비스무트 등을 들 수 있다. 이들은, 1종 단독으로 사용하여도 좋고, 2종 이상을 병용하여도 좋다.
바인더 수지로서는, 예컨대, 에폭시 수지 등이라고 하는 열경화성 수지 등을 들 수 있다. 단, 바인더 수지는 이에 한정되지 않고, 예컨대, 폴리이미드 수지 등, 다른 수지여도 좋다.
바인더 수지는, 상온에서 액형이어도 좋고, 고체여도 좋다. 바인더 수지가 상온에서 고체인 경우에는, 도전성 페이스트는, 예컨대, 바인더 수지의 용융 온도 이상의 온도로 가열하여 사용된다.
도전성 페이스트는, 예컨대, 바인더 수지 및 금속 입자를 혼련함으로써 얻어진다. 도전성 페이스트는, 플럭스 등을 함유하고 있어도 좋다.
도전성 페이스트는, 압접 타입이어도 좋고, 용융 타입이어도 좋다.
압접 타입이란, 적층 시의 열로는 저저항 금속 분말(도전성 필러)이 용융하지 않고 적층 시의 압력만으로 도전성 필러끼리가 접촉함으로써 층간의 도통 접속을 가능하게 하는 도전성 페이스트이다. 압접 타입은, 도전성 페이스트에 포함되는 수지가 열경화함으로써 유동성을 잃는다.
용융 타입이란, 적층 시의 열로 저융점 금속 분말(도전성 필러)이 용융하여, 고융점 금속 분말(도전성 필러)을 둘러싸도록 경화하여 합금층을 형성함으로써 층간의 도통 접속을 가능하게 하는 도전성 페이스트이다.
구멍에 도전성 페이스트를 충전하는 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 스퀴지 지그를 사용하여 대기 또는 진공 하에서 구멍에 도전성 페이스트를 충전하는 방법 등을 들 수 있다.
<<박리>>
수지 필름을 박리하는 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 수지 필름의 단부를 지그에 의해 잡고, 제2 절연성 기재로부터 떼어 내는 방법 등을 들 수 있다.
<열압착을 행하는 공정>
하나의 제3 적층체와, 다른 제3 적층체를, 하나의 제3 적층체의 금속층과, 다른 제3 적층체의 구멍의 개구부가 대향하도록 중첩하여 열압착이 행해진다.
열압착 시의, 온도, 압력 및 시간으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다.
온도로서는, 예컨대, 200℃ 이상 500℃ 이하를 들 수 있다.
압력으로서는, 예컨대, 2 ㎫ 이상 10 ㎫ 이하를 들 수 있다.
시간으로서는, 예컨대, 3 h 이상 5 h 이하를 들 수 있다.
열압착을 행할 때는, 제2 절연성 기재를 완전 경화시키는 것이 바람직하다. 즉, 열압착을 행할 때에는, 제2 절연성 기재를 C 스테이지까지 경화시키는 것이 바람직하다. 그렇게 함으로써, 회로 기판이 얻어진다.
<그 외의 공정>
그 외의 공정으로서는, 도전 페이스트의 표면을 경화시키는 공정 등을 들 수 있다.
<<도전 페이스트의 표면을 경화시키는 공정>>
회로 기판의 제조 방법에 있어서는, 제3 적층체에 있어서의 구멍으로부터 돌출하고 있는 도전 페이스트의 표면을 경화시키는 공정을 행하는 것이 바람직하다.
구멍으로부터 돌출하고 있는 도전 페이스트의 표면을 경화시킴으로써, 구멍으로부터 돌출하고 있는 도전성 페이스트의 형상을 유지할 수 있다. 또한, 구멍으로부터 돌출하고 있는 도전 페이스트의 표면을 경화시킴으로써, 하나의 제3 적층체와, 다른 제3 적층체를 중첩하여 열압착을 행할 때에, 도전성 페이스트가 불필요하게 흘러 퍼지는 것을 피할 수 있다.
경화의 정도로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 완전 경화일 필요는 없다.
가열의 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다.
(회로 기판)
개시의 회로 기판은, 적층체를 복수 갖는다.
회로 기판은, 복수의 적층체 중, 하나의 적층체와, 다른 적층체가, 하나의 적층체의 금속층과, 다른 적층체의 제2 절연성 기재의 표면에 노출된 비아가 대향하여 위치한다.
개시의 회로 기판은, 예컨대, 개시의 회로 기판의 제조 방법에 의해 제조된다.
<적층체>
적층체는, 제1 절연성 기재와, 금속층과, 제2 절연성 기재와, 비아를 갖는다.
<<제1 절연성 기재>>
제1 절연성 기재는, 경화 완료이다. 즉, 제1 절연성 기재는, C 스테이지이다.
제1 절연성 기재로서는, 회로 기판에서 이용되는 절연성 기재이면, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 유리 클로스 등을 이용한 무기 직포, 무기 부직포 등의 무기 기재, 유기 직포, 유기 부직포 등의 유기 기재에 의해 경도 강화된 기재 등을 들 수 있다.
제1 절연성 기재로서는, 보다 구체적으로는, 예컨대, 유리 에폭시 기재(에폭시 수지를 스며들게 한 유리 직포 기재, 에폭시 수지를 스며들게 한 유리 부직포 기재), 비스말레이미드트리아진 수지를 스며들게 한 유리 직포 기재, 에폭시 수지를 스며들게 한 아라미드 부직포 기재, 변성 폴리페닐렌에테르 수지를 스며들게 한 유리 직포 기재 등을 들 수 있다.
여기서, 유리 에폭시 기재란, 유리 섬유의 천(직포 또는 부직포)에 에폭시 수지를 스며들게 하여 얻어지는 기재이다.
제1 절연성 기재는, 통상, 평판형이다.
제1 절연성 기재의 평균 두께로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 10 ㎛ 이상 200 ㎛ 이하여도 좋고, 30 ㎛ 이상 100 ㎛ 이하여도 좋다.
<<금속층>>
금속층은, 제1 절연성 기재의 제1 표면에 패턴형으로 형성되어 있다.
금속층을 형성하는 금속으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 니켈, 동 등을 들 수 있다.
금속층의 구조로서는, 단층 구조여도 좋고, 다층 구조여도 좋다. 금속층으로서는, 예컨대, 동의 단층 구조, 동과 니켈의 2층 구조 등을 들 수 있다.
금속층의 패턴으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다.
패턴형의 금속층을 형성하는 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 서브트랙티브(에칭)법, 세미애디티브법(도금법) 등을 들 수 있다. 이들은, 포토리소그래피법을 이용하여 행할 수 있다.
금속층의 평균 두께로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 5 ㎛ 이상 40 ㎛ 이하여도 좋고, 10 ㎛ 이상 30 ㎛ 이하여도 좋다.
<<제2 절연성 기재>>
회로 기판에 있어서, 제2 절연성 기재는, 경화 완료이다. 즉, 회로 기판에 있어서, 제2 절연성 기재는, 예컨대, C 스테이지이다.
제2 절연성 기재로서는, 회로 기판에서 이용되는 절연성 기재이면, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 유리 클로스 등을 이용한 무기 직포, 무기 부직포 등의 무기 기재, 유기 직포, 유기 부직포 등의 유기 기재에 의해 경도 강화된 기재 등을 들 수 있다.
제2 절연성 기재로서는, 보다 구체적으로는, 예컨대, 유리 에폭시 기재(에폭시 수지를 스며들게 한 유리 직포 기재, 에폭시 수지를 스며들게 한 유리 부직포 기재), 비스말레이미드트리아진 수지를 스며들게 한 유리 직포 기재, 에폭시 수지를 스며들게 한 아라미드 부직포 기재, 변성 폴리페닐렌에테르 수지를 스며들게 한 유리 직포 기재 등을 들 수 있다.
여기서, 유리 에폭시 기재란, 유리 섬유의 천(직포 또는 부직포)에 에폭시 수지를 스며들게 하여 얻어지는 기재이다.
제1 절연성 기재로서의 유리 에폭시 기재와, 제2 절연성 기재로서의 유리 에폭시 기재는, 동일한 유리 에폭시 기재인 것이 바람직하다. 그러게 함으로써, 특성값(체적 수축/팽창, 기계 강성 등)이 동일하기 때문에, 응력 차이에 따른, 회로 기판의 휘어짐 발생 등을 저감시킬 수 있다. 또한, 기재 중에 포함되는 재료 성분, 수분이, 인접 기재 중으로 이동하는 것에 따른, 경화, 결합 상태 등에의 영향을 배제할 수 있다.
여기서, 동일한 유리 에폭시 기재라는 것은, 경화 완료(C 스테이지) 상태에 있어서, 동일한 특성을 나타내는 것을 의미한다. 예컨대, 제1 절연성 기재인 C 스테이지의 유리 에폭시 기재와 동일한 유리 에폭시 기재를 B 스테이지의 상태에서 제2 절연성 기재로서 이용하고 있는 경우, 이들은, 동일한 유리 에폭시 기재이다.
또한, 제2 절연성 기재의 재질은, 열경화성 수지의 경화물이어도 좋다. 열경화성 수지로서는, 불소 수지, 폴리페닐렌에테르 수지(PPE/PPO 수지), 폴리이미드 수지(PI 수지), 비스말레이미드트리아진 수지(BT 수지)가 바람직하다. 이들 수지는, 저유전율 또한 저유전 탄젠트의 수지이기 때문에, 이들 수지를 이용함으로써, 전기 신호의 전송 손실을 저감할 수 있다.
제2 절연성 기재는, 통상, 평판형이다.
제2 절연성 기재의 평균 두께로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 10 ㎛ 이상 150 ㎛ 이하여도 좋고, 20 ㎛ 이상 100 ㎛ 이하여도 좋다.
제1 절연성 기재의 평균 두께와, 제2 절연성 기재의 평균 두께의 비율(제1 절연성 기재:제2 절연성 기재)로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있지만, 회로 기판의 제조성 및 두께 치수 제어의 점에서, 4.0:1.0∼1.0:1.0이 바람직하고, 2.0:1.0∼1.5:1.0이 보다 바람직하다.
<<비아>>
비아는, 제2 절연성 기재의 제1 절연성 기재측과는 반대측의 표면으로부터 금속층에 도달할 때까지 형성되어 있다.
비아란, 회로 기판에 있어서의 적층체 간의 전기적 접속을 위해, 형성된 구멍의 내부에 도체를 형성한 것이다. 도체로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 도전성 페이스트의 경화물, 도금 등을 들 수 있다.
도체가 도전성 페이스트의 경화물인 경우, 통상, 구멍의 내부 전체에 도전성 페이스트가 충전된 후, 도전성 페이스트를 경화시킴으로써 비아가 형성된다.
도체가 도금인 경우, 통상, 구멍의 내벽에 전해 도금 또는 무전해 도금이 실시되어 비아가 형성된다.
도전성 페이스트로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 개시의 회로 기판의 제조 방법에 있어서 설명한 도전성 페이스트를 들 수 있다.
(전자 기기)
개시의 전자 기기는, 개시의 회로 기판과, 전자 부품을 적어도 갖고, 필요에 따라, 그 외의 부재를 더 갖는다.
전자 기기로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다. 예컨대, 퍼스널 컴퓨터(노트형 퍼스널 컴퓨터, 데스크탑형 퍼스널 컴퓨터), 전화기, 휴대 전화, 태블릿형 휴대 단말, 스마트 폰, 복사기, 팩시밀리, 각종 프린터, 디지털 카메라, 텔레비전, 비디오, CD 장치, DVD 장치, 에어컨, 리모콘 장치 등을 들 수 있다.
이하, 도면을 이용하여 개시의 회로 기판의 제조 방법의 일례를 설명한다.
먼저, 제1 절연성 기재(1)의 양면에 동박인 금속층(2, 3)이 접합된 양면 동접합 기판을 준비한다(도 1). 제1 절연성 기재(1)는, 예컨대, 경화 완료된 유리 에폭시 기재이며, 그 평균 두께는, 예컨대, 60 ㎛이다. 금속층(2, 3)의 평균 두께는, 예컨대, 15 ㎛이다.
다음에, 라미네이터를 이용하여, 양면 동접합 기판의 양면에 드라이 필름 레지스트(4, 5)를 접합한다(도 2).
다음에, 드라이 필름 레지스트(4)에 대하여 선택적 노광 및 현상을 행함으로써, 패턴형의 금속층을 작성하기 위한 레지스트 패턴을 형성한다(도 3). 또한, 드라이 필름 레지스트(5)에 대해서는 현상에 의해 전면 용해시킨다. 드라이 필름 레지스트(4, 5)로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 포지티브형 드라이 필름 레지스트, 네거티브형 드라이 필름 레지스트 등을 들 수 있다. 선택적 노광에 있어서의 노광 파장으로서는, 드라이 필름 레지스트를 감광시킬 수 있는 한, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다. 현상의 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 알칼리 수용액에 의한 현상 등을 들 수 있다.
다음에, 패턴화된 드라이 필름 레지스트(4)를 마스크로 하여, 금속층(2, 3)의 에칭을 행하여, 패턴화된 금속층(2)을 얻는다(도 4). 에칭의 방법으로서는, 웨트 에칭 등을 들 수 있다.
이상에 의해, 제1 적층체가 얻어진다.
다음에, 제1 적층체에 있어서의 제1 절연성 기재(1)의 제1 표면(1A)과는 반대측의 제2 표면(1B) 상에, 경화 완료되지 않은 제2 절연성 기재(6)와, 수지 필름(7)을 이 순서로 중첩하여, 열압착을 하여 제2 적층체를 얻는다(도 5). 열압착하기 전의 제2 절연성 기재(6)는, 예컨대, B 스테이지의 유리 에폭시 기재이다. 열압착에서는, 제2 절연성 기재(6)를 열경화시키는 것이 바람직하다. 단, 열경화는, C 스테이지까지의 열경화가 아니라, B 스테이지에 있어서 더욱 적절하게 경화가 진행될 정도의 열경화가 바람직하다.
다음에, 제2 적층체의 수지 필름(7)측으로부터, 수지 필름(7), 제2 절연성 기재(6) 및 제1 절연성 기재(1)에, 금속층(3)에 달하는 구멍(8)을 형성한다(도 6). 구멍(8)의 형성은, 예컨대, 레이저를 조사함으로써 행할 수 있다.
다음에, 구멍(8)에 도전성 페이스트(9)를 충전한다(도 7). 도전성 페이스트(9)를 구멍(8)에 충전하는 방법으로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대, 스퀴지 지그를 사용하여 대기 또는 진공 하에서 구멍에 도전성 페이스트를 충전하는 방법 등을 들 수 있다.
다음에, 수지 필름(7)을 박리한다(도 8). 그렇게 함으로써, 수지 필름(7)의 두께의 분만큼, 도전성 페이스트(9)가 제2 절연성 기재(6)의 개구로부터 돌출한 상태가 얻어진다.
이상에 의해, 제3 적층체(100)가 얻어진다.
다음에, 복수의 제3 적층체(100)에 대해서, 하나의 제3 적층체(100)와, 다른 제3 적층체(100)를, 하나의 제3 적층체(100)의 금속층(2)과, 다른 제3 적층체(100)의 구멍(8)의 개구부가 대향하도록 중첩한다(도 9). 이때, 중첩된 복수의 적층체에 의한 적층물의 상하에는, 패턴형이 아닌 금속층을 마련하는 것이 바람직하다. 예컨대, 가장 위에 위치하는 제3 적층체(100) 상에, 패턴형이 아닌 금속층(22)을 중첩한다. 또한, 가장 아래에 위치하는 적층체(101)로서는, 제3 적층체(100)에 있어서 패턴형의 금속층(2)이 배치되지 않은 적층체를 이용한다. 그리고, 그 적층체(101) 아래에, 금속층(12)을 배치한다.
다음에, 중첩한 복수의 제3 적층체(100)를 열압착한다(도 10). 그렇게 함으로써, 하나의 제3 적층체(100)의 금속층(2)이, 다른 제3 적층체(100)의 제2 절연성 기재(6)에 매립된다. 게다가, 도전성 페이스트(9)가 경화한다. 게다가, 제2 절연성 기재(6)가 완전 경화한다. 즉, 제2 절연성 기재(6)가 C 스테이지까지 경화한다.
다음에, 금속층(12) 및 금속층(22)을 패턴형으로 가공한다(도 11).
그렇게 함으로써, 회로 기판이 완성된다.
개시의 회로 기판의 제조 방법에 의해 형성되는 회로 기판 및 개시의 회로 기판은, 마더 보드(지지 기판)로서도 사용 가능하고, 또한 인터포저(중계 기판)로서도 사용 가능하고, 게다가, 반도체 소자를 구성하는 회로 기판으로서도 사용 가능하다.
도 12에 반도체 패키지의 개략 단면도를 나타낸다. 도 12의 반도체 패키지는, 땜납 볼(550)을 갖는 마더 보드(500)와, 마더 보드(500) 상에 범프(650)를 통해 접속된 인터포저(600)와, 인터포저(600) 상에 배치된 반도체 소자(700)를 갖는다. 반도체 소자(700)로서는, 예컨대, FPGA(Field Programmable Gate Array) 칩 등을 들 수 있다.
여기서, 개시의 회로 기판의 제조 방법에 의해 형성되는 회로 기판 및 개시의 회로 기판은, 도 12에 있어서의 마더 보드(500)로서도 사용 가능하고, 인터포저(600)로서도 사용 가능하고, 게다가, 반도체 소자(700)를 구성하는 회로 기판으로서도 사용 가능하다.
이상의 실시형태에 관하여, 이하의 부기를 더 개시한다.
(부기 1)
경화 완료된 제1 절연성 기재와, 상기 제1 절연성 기재의 제1 표면에 패턴형으로 형성된 금속층을 갖는 제1 적층체에 있어서의 상기 제1 절연성 기재의 상기 제1 표면과는 반대측의 제2 표면 상에, 경화 완료되지 않은 제2 절연성 기재와, 수지 필름을 이 순서로 중첩하여, 열압착을 하여 제2 적층체를 얻는 공정과,
상기 제2 적층체의 상기 수지 필름측으로부터, 상기 수지 필름, 상기 제2 절연성 기재 및 상기 제1 절연성 기재에, 상기 금속층에 도달하는 구멍을 형성한 후에, 상기 구멍에 도전성 페이스트를 충전하고, 또한, 상기 수지 필름을 박리하여, 제3 적층체를 얻는 공정과,
하나의 상기 제3 적층체와, 다른 상기 제3 적층체를, 하나의 상기 제3 적층체의 상기 금속층과, 다른 상기 제3 적층체의 상기 구멍의 개구부가 대향하도록 중첩하여, 열압착을 행하는 공정을 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
(부기 2)
상기 제1 절연성 기재가, 유리 에폭시 기재이고,
상기 제2 절연성 기재가, 유리 에폭시 기재인 부기 1에 기재된 회로 기판의 제조 방법.
(부기 3)
상기 제1 절연성 기재로서의 상기 유리 에폭시 기재와, 상기 제2 절연성 기재로서의 상기 유리 에폭시 기재가, 동일한 유리 에폭시 기재인 부기 2에 기재된 회로 기판의 제조 방법.
(부기 4)
상기 제2 절연성 기재의 재질이, 불소 수지, 폴리페닐렌에테르 수지, 폴리이미드 수지 및 비스말레이미드트리아진 수지로 이루어지는 군에서 선택되는 열경화성 수지인 부기 1에 기재된 회로 기판의 제조 방법.
(부기 5)
하나의 상기 제3 적층체와, 다른 상기 제3 적층체를, 열압착할 때, 하나의 상기 제3 적층체의 상기 금속층이, 다른 상기 제3 적층체의 상기 제2 절연성 기재에 매립되는 부기 1 내지 4 중 어느 하나에 기재된 회로 기판의 제조 방법.
(부기 6)
상기 제3 적층체에 있어서의 상기 구멍으로부터 돌출하고 있는 상기 도전 페이스트의 표면을 경화시키는 공정을 더 포함하는 부기 1 내지 5 중 어느 하나에 기재된 회로 기판의 제조 방법.
(부기 7)
하나의 상기 제3 적층체와, 다른 상기 제3 적층체를, 하나의 상기 제3 적층체의 상기 금속층과, 다른 상기 제3 적층체의 상기 구멍의 개구부가 대향하도록 중첩하여, 열압착을 행할 때에, 상기 제2 절연성 기재를 완전 경화시키는, 부기 1 내지 6 중 어느 하나에 기재된 회로 기판의 제조 방법.
(부기 8)
경화 완료된 제1 절연성 기재와, 상기 제1 절연성 기재의 제1 표면에 패턴형으로 형성된 금속층과, 상기 제1 절연성 기재의 상기 제1 표면과는 반대측의 제2 표면에 배치된 경화 완료된 제2 절연성 기재와, 상기 제2 절연성 기재의 상기 제1 절연성 기재측과는 반대측의 표면으로부터 상기 금속층에 도달할 때까지 형성된 비아를 갖는 적층체를 복수개 갖고,
복수의 상기 적층체 중, 하나의 상기 적층체와, 다른 상기 적층체가, 하나의 상기 적층체의 상기 금속층과, 다른 상기 적층체의 상기 제2 절연성 기재의 표면에 노출된 비아가 대향하여 위치하는 것을 특징으로 하는 회로 기판.
(부기 9)
상기 제1 절연성 기재가, 유리 에폭시 기재이고,
상기 제2 절연성 기재가, 유리 에폭시 기재인 부기 8에 기재된 회로 기판.
(부기 10)
상기 제1 절연성 기재로서의 상기 유리 에폭시 기재와, 상기 제2 절연성 기재로서의 상기 유리 에폭시 기재가, 동일한 유리 에폭시 기재인 부기 9에 기재된 회로 기판.
(부기 11)
상기 제2 절연성 기재의 재질이, 불소 수지, 폴리페닐렌에테르 수지, 폴리이미드 수지 및 비스말레이미드트리아진 수지로 이루어지는 군에서 선택되는 열경화성 수지의 경화물인 부기 8에 기재된 회로 기판의 제조 방법.
(부기 12)
하나의 상기 제3 적층체의 상기 금속층이, 다른 상기 제3 적층체의 상기 제2 절연성 기재에 매립되어 있는 부기 8 내지 11 중 어느 하나에 기재된 회로 기판.
(부기 13)
부기 1 내지 7 중 어느 하나에 기재된 회로 기판과, 전자 부품을 갖는 것을 특징으로 하는 전자 기기.

Claims (9)

  1. 회로 기판의 제조 방법에 있어서,
    경화 완료된 제1 절연성 기재(基材)와, 상기 제1 절연성 기재의 제1 표면에 패턴형으로 형성된 금속층을 갖는 제1 적층체에 있어서의 상기 제1 절연성 기재의 상기 제1 표면과는 반대측의 제2 표면 상에, 경화 완료되지 않은 제2 절연성 기재와, 수지 필름을 이 순서로 중첩하여, 열압착을 하여 제2 적층체를 얻는 공정과,
    상기 제2 적층체의 상기 수지 필름측으로부터, 상기 수지 필름, 상기 제2 절연성 기재 및 상기 제1 절연성 기재에, 상기 금속층에 도달하는 구멍을 형성한 후에, 상기 구멍에 도전성 페이스트를 충전하고, 또한, 상기 수지 필름을 박리하여, 제3 적층체를 얻는 공정과,
    하나의 상기 제3 적층체와, 다른 상기 제3 적층체를, 하나의 상기 제3 적층체의 상기 금속층과, 다른 상기 제3 적층체의 상기 구멍의 개구부가 대향하도록 중첩하여, 열압착을 행하는 공정을 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 절연성 기재는, 유리 에폭시 기재이고,
    상기 제2 절연성 기재는, 유리 에폭시 기재인 것인 회로 기판의 제조 방법.
  3. 제2항에 있어서,
    상기 제1 절연성 기재로서의 상기 유리 에폭시 기재와, 상기 제2 절연성 기재로서의 상기 유리 에폭시 기재가, 동일한 유리 에폭시 기재인 것인 회로 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 제2 절연성 기재의 재질이, 불소 수지, 폴리페닐렌에테르 수지, 폴리이미드 수지, 및 비스말레이미드트리아진 수지로 이루어지는 군에서 선택되는 열경화성 수지인 것인 회로 기판의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    하나의 상기 제3 적층체와, 다른 상기 제3 적층체를, 열압착할 때, 하나의 상기 제3 적층체의 상기 금속층이, 다른 상기 제3 적층체의 상기 제2 절연성 기재에 매립되는 것인 회로 기판의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제3 적층체에 있어서의 상기 구멍으로부터 돌출하고 있는 상기 도전 페이스트의 표면을 경화시키는 공정을 더 포함하는 회로 기판의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    하나의 상기 제3 적층체와, 다른 상기 제3 적층체를, 하나의 상기 제3 적층체의 상기 금속층과, 다른 상기 제3 적층체의 상기 구멍의 개구부가 대향하도록 중첩하여, 열압착을 행할 때에, 상기 제2 절연성 기재를 완전 경화시키는 것인, 회로 기판의 제조 방법.
  8. 회로 기판에 있어서,
    경화 완료된 제1 절연성 기재와, 상기 제1 절연성 기재의 제1 표면에 패턴형으로 형성된 금속층과, 상기 제1 절연성 기재의 상기 제1 표면과는 반대측의 제2 표면에 배치되는 경화 완료된 제2 절연성 기재와, 상기 제2 절연성 기재의 상기 제1 절연성 기재측과는 반대측의 표면으로부터 상기 금속층에 도달할 때까지 형성된 비아를 갖는 적층체를 복수개 갖고,
    복수의 상기 적층체 중, 하나의 상기 적층체와, 다른 상기 적층체가, 하나의 상기 적층체의 상기 금속층과, 다른 상기 적층체의 상기 제2 절연성 기재의 표면에 노출된 비아가 대향하여 위치하는 것을 특징으로 하는 회로 기판.
  9. 제1항 내지 제7항 중 어느 한 항에 기재된 회로 기판과, 전자 부품을 갖는 것을 특징으로 하는 전자 기기.
KR1020227005777A 2019-09-10 2020-06-03 회로 기판, 회로 기판의 제조 방법, 및 전자 기기 KR20220061099A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-164167 2019-09-10
JP2019164167A JP7031955B2 (ja) 2019-09-10 2019-09-10 回路基板の製造方法
PCT/JP2020/021855 WO2021049106A1 (ja) 2019-09-10 2020-06-03 回路基板、回路基板の製造方法、及び電子機器

Publications (1)

Publication Number Publication Date
KR20220061099A true KR20220061099A (ko) 2022-05-12

Family

ID=74864274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227005777A KR20220061099A (ko) 2019-09-10 2020-06-03 회로 기판, 회로 기판의 제조 방법, 및 전자 기기

Country Status (7)

Country Link
US (1) US20220322534A1 (ko)
EP (1) EP3996474A4 (ko)
JP (1) JP7031955B2 (ko)
KR (1) KR20220061099A (ko)
CN (1) CN114342574B (ko)
TW (1) TW202112197A (ko)
WO (1) WO2021049106A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751554B (zh) * 2020-05-12 2022-01-01 台灣愛司帝科技股份有限公司 影像顯示器及其拼接式電路承載與控制模組

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066738A (ja) 2004-08-27 2006-03-09 Matsushita Electric Works Ltd 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法
JP2009076699A (ja) 2007-09-20 2009-04-09 Fujikura Ltd 多層プリント配線板の製造方法
US20110289774A1 (en) 2010-04-30 2011-12-01 Rajesh Kumar Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036431A (en) * 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
EP0468767B1 (en) * 1990-07-25 1996-10-09 Hitachi Chemical Co., Ltd. Coaxial conductor interconnection wiring board
JP3029487B2 (ja) * 1991-05-13 2000-04-04 住友ベークライト株式会社 銅張積層板の製造方法
DE19681758B4 (de) * 1996-06-14 2006-09-14 Ibiden Co., Ltd. Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
JPH10190159A (ja) * 1996-12-24 1998-07-21 Matsushita Electric Ind Co Ltd 印刷基材とこれを用いた回路基板接続材及びこの回路基板接続材を用いた多層回路基板の製造方法
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
MY120077A (en) * 1998-06-26 2005-08-30 Ibiden Co Ltd Multilayer printed wiring board having a roughened inner conductor layer and production method thereof
JP2000232268A (ja) * 1999-02-09 2000-08-22 Ibiden Co Ltd 片面回路基板およびその製造方法
JP4436946B2 (ja) * 1999-06-25 2010-03-24 イビデン株式会社 片面回路基板の製造方法、および多層プリント配線板の製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
EP1220586A3 (en) * 2000-12-28 2004-05-12 Nitto Denko Corporation Wiring board prepreg and manufacturing method thereof
JP4774606B2 (ja) 2001-02-19 2011-09-14 パナソニック株式会社 回路形成基板の製造方法
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
TW545092B (en) * 2001-10-25 2003-08-01 Matsushita Electric Ind Co Ltd Prepreg and circuit board and method for manufacturing the same
JP2003234432A (ja) * 2002-02-08 2003-08-22 Ibiden Co Ltd 半導体チップ実装回路基板および多層化回路基板
US20040214006A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards
JP2005158974A (ja) 2003-11-25 2005-06-16 Matsushita Electric Works Ltd 多層プリント配線板の製造方法及び多層プリント配線板製造用シート材
WO2006112474A2 (ja) * 2005-04-19 2006-10-26 Kaneka Corporation 繊維－樹脂複合体、積層体、およびプリント配線板、並びにプリント配線板の製造方法
KR100698526B1 (ko) * 2005-07-20 2007-03-22 삼성전자주식회사 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR100714917B1 (ko) * 2005-10-28 2007-05-04 삼성전자주식회사 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
KR101086103B1 (ko) * 2006-02-09 2011-11-25 히다치 가세고교 가부시끼가이샤 다층 배선판의 제조법
JP2007288018A (ja) 2006-04-19 2007-11-01 Matsushita Electric Ind Co Ltd 積層基板の製造方法
EP2157842B1 (en) * 2007-05-17 2018-03-14 Fujikura, Ltd. Laminated wiring board and method for manufacturing the same
US20100252310A1 (en) * 2007-07-27 2010-10-07 Kiyoshige Kojima Composite for multilayer circuit board
CN102137758B (zh) * 2008-09-01 2014-08-06 积水化学工业株式会社 层叠体及层叠体的制造方法
KR101957532B1 (ko) * 2010-12-01 2019-03-12 도레이 카부시키가이샤 접착제 조성물, 접착제 시트 및 이들을 사용한 반도체 장치
US8561294B2 (en) * 2011-04-27 2013-10-22 Panasonic Corporation Method of manufacturing circuit board
EP2590488A4 (en) * 2011-07-27 2013-10-23 Panasonic Corp METHOD FOR MANUFACTURING REUSABLE PULP, REUSABLE PULP AND METHOD FOR MANUFACTURING WIRING SUBSTRATE USING REUSABLE PULP
JP6016004B2 (ja) * 2011-09-29 2016-10-26 日立化成株式会社 配線基板及びその製造方法
CN103314652A (zh) * 2012-01-17 2013-09-18 松下电器产业株式会社 配线基板及其制造方法
US8921703B2 (en) * 2012-02-17 2014-12-30 Htc Corporation Circuit board, structural unit thereof and manufacturing method thereof
JP6291738B2 (ja) * 2013-07-25 2018-03-14 富士通株式会社 回路基板、回路基板の製造方法及び電子機器
JP6413654B2 (ja) * 2014-11-04 2018-10-31 味の素株式会社 回路基板及びその製造方法
MY191331A (en) * 2016-12-30 2022-06-16 Intel Corp Substrate with gradiated dielectric for reducing impedance mismatch
US20190172775A1 (en) * 2017-12-04 2019-06-06 Canon Components, Inc. Flexible substrate and electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066738A (ja) 2004-08-27 2006-03-09 Matsushita Electric Works Ltd 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法
JP2009076699A (ja) 2007-09-20 2009-04-09 Fujikura Ltd 多層プリント配線板の製造方法
US20110289774A1 (en) 2010-04-30 2011-12-01 Rajesh Kumar Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies

Also Published As

Publication number Publication date
EP3996474A4 (en) 2022-09-07
EP3996474A1 (en) 2022-05-11
CN114342574A (zh) 2022-04-12
CN114342574B (zh) 2024-03-12
WO2021049106A1 (ja) 2021-03-18
JP2021044332A (ja) 2021-03-18
US20220322534A1 (en) 2022-10-06
TW202112197A (zh) 2021-03-16
JP7031955B2 (ja) 2022-03-08

Similar Documents

Publication Publication Date Title
JP4935823B2 (ja) 回路基板およびその製造方法
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JP4291279B2 (ja) 可撓性多層回路基板
WO2010113448A1 (ja) 回路基板の製造方法および回路基板
JP6291738B2 (ja) 回路基板、回路基板の製造方法及び電子機器
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
JP2010226075A (ja) 配線板及びその製造方法
KR20220061099A (ko) 회로 기판, 회로 기판의 제조 방법, 및 전자 기기
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP2011040648A (ja) 回路基板の製造方法および回路基板
JP5533596B2 (ja) プリント配線板の製造方法、プリント配線板及び電子機器
JP7128857B2 (ja) 回路基板、回路基板の製造方法及び電子機器
US20240188216A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2009147066A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2012191101A (ja) 回路基板の製造方法
JP2012191100A (ja) 回路基板
KR20080043207A (ko) 능동 소자 내장형 인쇄회로기판 제조 방법
JP2009064879A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination