JP2021044332A - 回路基板、回路基板の製造方法、及び電子機器 - Google Patents
回路基板、回路基板の製造方法、及び電子機器 Download PDFInfo
- Publication number
- JP2021044332A JP2021044332A JP2019164167A JP2019164167A JP2021044332A JP 2021044332 A JP2021044332 A JP 2021044332A JP 2019164167 A JP2019164167 A JP 2019164167A JP 2019164167 A JP2019164167 A JP 2019164167A JP 2021044332 A JP2021044332 A JP 2021044332A
- Authority
- JP
- Japan
- Prior art keywords
- base material
- insulating base
- laminated body
- circuit board
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 260
- 229920005989 resin Polymers 0.000 claims abstract description 90
- 239000011347 resin Substances 0.000 claims abstract description 90
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000011521 glass Substances 0.000 claims description 62
- 239000004593 Epoxy Substances 0.000 claims description 42
- 229920001955 polyphenylene ether Polymers 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 229920001187 thermosetting polymer Polymers 0.000 claims description 11
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 claims description 9
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 claims description 9
- 229920003192 poly(bis maleimide) Polymers 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000009719 polyimide resin Substances 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 85
- 239000012790 adhesive layer Substances 0.000 abstract description 9
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- 239000004745 nonwoven fabric Substances 0.000 description 20
- 239000003822 epoxy resin Substances 0.000 description 17
- 229920000647 polyepoxide Polymers 0.000 description 17
- 239000004744 fabric Substances 0.000 description 16
- 239000002759 woven fabric Substances 0.000 description 16
- 238000001723 curing Methods 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 239000011230 binding agent Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000011231 conductive filler Substances 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000004760 aramid Substances 0.000 description 4
- 229920003235 aromatic polyamide Polymers 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 150000007529 inorganic bases Chemical class 0.000 description 4
- 150000007530 organic bases Chemical class 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000002923 metal particle Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000005493 welding type Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920013636 polyphenyl ether polymer Polymers 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000113 differential scanning calorimetry Methods 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920006290 polyethylene naphthalate film Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 接着層を用いずに多層構造の回路基板を製造できる回路基板の製造方法などの提供。【解決手段】 硬化済みの第１絶縁性基材と、第１絶縁性基材の第１表面にパターン状で形成された金属層とを有する第１積層体における第１絶縁性基材の第１表面とは反対側の第２表面上に、硬化済みではない第２絶縁性基材と、樹脂フィルムとをこの順で重ねて、熱圧着をして第２積層体を得る工程と、第２積層体の樹脂フィルム側から、樹脂フィルム、第２絶縁性基材、及び第１絶縁性基材に、金属層に達する穴を形成した後に、穴に導電性ペーストを充填し、更に、樹脂フィルムを剥離し、第３積層体を得る工程と、一の第３積層体と、他の第３積層体とを、一の第３積層体の金属層と、他の第３積層体の穴の開口部とが対向するように重ね、熱圧着を行う工程と、を含む回路基板の製造方法である。【選択図】図１１
Description
本件は、回路基板、回路基板の製造方法、及び電子機器に関する。
従来より、電子部品をコンパクトに電子機器に組み込むためにプリント配線板などの回路基板が一般に広く使用されている。プリント配線板は、積層板に張り合わせた銅箔を電子回路パターンに従ってエッチングしたものであって、高密度に電子部品を実装することは困難であるが、コスト面で有利である。
一方、電子機器に対する小型化、高性能化、低価格化などの要求に伴い、回路基板の電子回路の微細化、多層化、及び電子部品の高密度実装化が急速に進み、回路基板に対し、多層プリント配線板の検討が活発化してきた。
多層構造を有する回路基板である多層プリント配線板を製造する際には、配線パターンが形成された複数の絶縁性基材を接着層により張り合わせることが行われている。しかし、接着層は、製造された多層プリント配線版においては必要のない材料である。
開示の技術は、接着層を用いずに多層構造の回路基板を製造できる回路基板の製造方法、多層構造を形成するための接着層を有しない多層構造の回路基板、及び前記回路基板を有する電子機器を提供することを目的とする。
１つの態様では、本件の回路基板の製造方法は、
硬化済みの第１絶縁性基材と、前記第１絶縁性基材の第１表面にパターン状で形成された金属層とを有する第１積層体における前記第１絶縁性基材の前記第１表面とは反対側の第２表面上に、硬化済みではない第２絶縁性基材と、樹脂フィルムとをこの順で重ねて、熱圧着をして第２積層体を得る工程と、
前記第２積層体の前記樹脂フィルム側から、前記樹脂フィルム、前記第２絶縁性基材、及び前記第１絶縁性基材に、前記金属層に達する穴を形成した後に、前記穴に導電性ペーストを充填し、更に、前記樹脂フィルムを剥離し、第３積層体を得る工程と、
一の前記第３積層体と、他の前記第３積層体とを、一の前記第３積層体の前記金属層と、他の前記第３積層体の前記穴の開口部とが対向するように重ね、熱圧着を行う工程と、
を含む。
硬化済みの第１絶縁性基材と、前記第１絶縁性基材の第１表面にパターン状で形成された金属層とを有する第１積層体における前記第１絶縁性基材の前記第１表面とは反対側の第２表面上に、硬化済みではない第２絶縁性基材と、樹脂フィルムとをこの順で重ねて、熱圧着をして第２積層体を得る工程と、
前記第２積層体の前記樹脂フィルム側から、前記樹脂フィルム、前記第２絶縁性基材、及び前記第１絶縁性基材に、前記金属層に達する穴を形成した後に、前記穴に導電性ペーストを充填し、更に、前記樹脂フィルムを剥離し、第３積層体を得る工程と、
一の前記第３積層体と、他の前記第３積層体とを、一の前記第３積層体の前記金属層と、他の前記第３積層体の前記穴の開口部とが対向するように重ね、熱圧着を行う工程と、
を含む。
他の１つの態様では、本件の回路基板は、
硬化済みの第１絶縁性基材と、前記第１絶縁性基材の第１表面にパターン状で形成された金属層と、前記第１絶縁性基材の前記第１表面とは反対側の第２表面に配された硬化済みの第２絶縁性基材と、前記第２絶縁性基材の前記第１絶縁性基材側とは反対側の表面から前記金属層に達するまで形成されたビアとを有する積層体を複数有し、
複数の前記積層体のうち、一の前記積層体と、他の前記積層体とが、一の前記積層体の前記金属層と、他の前記積層体の前記第２絶縁性基材の表面に露出したビアとが対向して位置する。
硬化済みの第１絶縁性基材と、前記第１絶縁性基材の第１表面にパターン状で形成された金属層と、前記第１絶縁性基材の前記第１表面とは反対側の第２表面に配された硬化済みの第２絶縁性基材と、前記第２絶縁性基材の前記第１絶縁性基材側とは反対側の表面から前記金属層に達するまで形成されたビアとを有する積層体を複数有し、
複数の前記積層体のうち、一の前記積層体と、他の前記積層体とが、一の前記積層体の前記金属層と、他の前記積層体の前記第２絶縁性基材の表面に露出したビアとが対向して位置する。
他の１つの態様では、本件の電子機器は、開示の回路基板と、電子部品とを有する。
一つの側面では、接着層を用いずに多層構造の回路基板を製造できる回路基板の製造方法を提供できる。
また、一つの側面では、多層構造を形成するための接着層を有しない多層構造の回路基板を提供できる。
また、一つの側面では、多層構造を形成するための接着層を有しない多層構造の回路基板を用いた電子機器を提供できる。
また、一つの側面では、多層構造を形成するための接着層を有しない多層構造の回路基板を提供できる。
また、一つの側面では、多層構造を形成するための接着層を有しない多層構造の回路基板を用いた電子機器を提供できる。
（回路基板の製造方法）
開示の回路基板の製造方法は、第２積層体を得る工程と、第３積層体を得る工程と、熱圧着を行う工程とを少なくとも含み、更に必要に応じてその他の工程を含む。
開示の回路基板の製造方法は、第２積層体を得る工程と、第３積層体を得る工程と、熱圧着を行う工程とを少なくとも含み、更に必要に応じてその他の工程を含む。
＜第２積層体を得る工程＞
第２積層体は、第１積層体における第１絶縁性基材の第１表面とは反対側の第２表面上に、硬化済みではない第２絶縁性基材と、樹脂フィルムとをこの順で重ねて、熱圧着を行うことで得られる。
第２積層体は、第１積層体における第１絶縁性基材の第１表面とは反対側の第２表面上に、硬化済みではない第２絶縁性基材と、樹脂フィルムとをこの順で重ねて、熱圧着を行うことで得られる。
＜＜第１積層体＞＞
第１積層体は、硬化済みの第１絶縁性基材と、第１絶縁性基材の第１表面にパターン状で形成された金属層とを有する。
第１積層体は、硬化済みの第１絶縁性基材と、第１絶縁性基材の第１表面にパターン状で形成された金属層とを有する。
＜＜＜第１絶縁性基材＞＞＞
第１絶縁性基材は、硬化済みである。
第１絶縁性基材としては、回路基板で用いられる絶縁性基材であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラスクロス等を用いた無機織布、無機不織布等の無機基材、有機織布、有機不織布等の有機基材により硬度強化された基材などが挙げられる。
第１絶縁性基材としては、より具体的には、例えば、ガラスエポキシ基材（エポキシ樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたガラス不織布基材）、ビスマレイミドトリアジン樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたアラミド不織布基材、変性ポリフェニレンエーテル樹脂を浸み込ませたガラス織布基材などが挙げられる。
ここで、ガラスエポキシ基材とは、ガラス繊維の布（織布又は不織布）にエポキシ樹脂をしみ込ませて得られる基材である。
第１絶縁性基材は、硬化済みである。
第１絶縁性基材としては、回路基板で用いられる絶縁性基材であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラスクロス等を用いた無機織布、無機不織布等の無機基材、有機織布、有機不織布等の有機基材により硬度強化された基材などが挙げられる。
第１絶縁性基材としては、より具体的には、例えば、ガラスエポキシ基材（エポキシ樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたガラス不織布基材）、ビスマレイミドトリアジン樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたアラミド不織布基材、変性ポリフェニレンエーテル樹脂を浸み込ませたガラス織布基材などが挙げられる。
ここで、ガラスエポキシ基材とは、ガラス繊維の布（織布又は不織布）にエポキシ樹脂をしみ込ませて得られる基材である。
第１絶縁性基材は、硬化済みである。硬化済みとは、例えば、全硬化発熱量のおよそ１００％の発熱を終えた状態であり、例えば、示差走査熱量測定を行った際にほとんど発熱が観察できない状態である。以下、硬化済みのことをＣステージと称することがある。また、Ｃステージに達していない硬化度をＢステージと称することがある。
第１絶縁性基材は、通常、平板状である。
第１絶縁性基材の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０μｍ以上２００μｍ以下であってもよいし、３０μｍ以上１００μｍ以下であってもよい。
第１絶縁性基材の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０μｍ以上２００μｍ以下であってもよいし、３０μｍ以上１００μｍ以下であってもよい。
＜＜＜金属層＞＞＞
金属層を形成する金属としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ニッケル、銅などが挙げられる。
金属層の構造としては、単層構造であってもよいし、多層構造であってもよい。金属層としては、例えば、銅の単層構造、銅とニッケルとの２層構造などが挙げられる。
金属層を形成する金属としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ニッケル、銅などが挙げられる。
金属層の構造としては、単層構造であってもよいし、多層構造であってもよい。金属層としては、例えば、銅の単層構造、銅とニッケルとの２層構造などが挙げられる。
金属層のパターンとしては、特に制限はなく、目的に応じて適宜選択することができる。
パターン状の金属層を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、サブトラクティブ（エッチング）法、セミアディティブ法（メッキ法）などが挙げられる。これらは、フォトリソグラフィー法を利用して行うことができる。
金属層の第１絶縁性基材側とは反対側の表面は粗面であることが好ましい。金属層の第１絶縁性基材側とは反対側の表面が粗面であることで、一の第３積層体と、他の第３積層体とを熱圧着する際に、それらの積層体の密着性が向上する。更に、金属層の第１絶縁性基材側とは反対側の表面が粗面であることで、一の第３積層体と、他の第３積層体とを、一の第３積層体の金属層と、他の第３積層体の穴の開口部とが対向するように重ね、熱圧着を行う際に、穴から突出している導電性ペーストの過剰な広がりが抑えられる。その結果、金属層と導電性ペーストからなるビアとの電気的接続が良好になる。
金属層の表面を粗面にする方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＣＺ処理（ｔｒｅａｔｍｅｎｔ ｏｆ ｃｏｐｐｅｒ ｓｕｒｆａｃｅ ｏｆ ｚｉｇｚａｇ）などが挙げられる。粗面の算術平均粗さ（Ｒａ）としては、例えば、１．０μｍ以上２．０μｍ以下などが挙げられる。
金属層の表面を粗面にする方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＣＺ処理（ｔｒｅａｔｍｅｎｔ ｏｆ ｃｏｐｐｅｒ ｓｕｒｆａｃｅ ｏｆ ｚｉｇｚａｇ）などが挙げられる。粗面の算術平均粗さ（Ｒａ）としては、例えば、１．０μｍ以上２．０μｍ以下などが挙げられる。
金属層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、５μｍ以上４０μｍ以下であってもよいし、１０μｍ以上３０μｍ以下であってもよい。
＜＜第２絶縁性基材＞＞
第２絶縁性基材は、硬化済みではない。
第２絶縁性基材としては、回路基板で用いられる絶縁性基材であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラスクロス等を用いた無機織布、無機不織布等の無機基材、有機織布、有機不織布等の有機基材により硬度強化された基材などが挙げられる。
第２絶縁性基材としては、より具体的には、例えば、ガラスエポキシ基材（エポキシ樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたガラス不織布基材）、ビスマレイミドトリアジン樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたアラミド不織布基材、変性ポリフェニレンエーテル樹脂を浸み込ませたガラス織布基材などが挙げられる。
ここで、ガラスエポキシ基材とは、ガラス繊維の布（織布又は不織布）にエポキシ樹脂をしみ込ませて得られる基材である。
第２絶縁性基材は、硬化済みではない。
第２絶縁性基材としては、回路基板で用いられる絶縁性基材であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラスクロス等を用いた無機織布、無機不織布等の無機基材、有機織布、有機不織布等の有機基材により硬度強化された基材などが挙げられる。
第２絶縁性基材としては、より具体的には、例えば、ガラスエポキシ基材（エポキシ樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたガラス不織布基材）、ビスマレイミドトリアジン樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたアラミド不織布基材、変性ポリフェニレンエーテル樹脂を浸み込ませたガラス織布基材などが挙げられる。
ここで、ガラスエポキシ基材とは、ガラス繊維の布（織布又は不織布）にエポキシ樹脂をしみ込ませて得られる基材である。
第１絶縁性基材としてのガラスエポキシ基材と、第２絶縁性基材としてのガラスエポキシ基材とは、同じガラスエポキシ基材であることが好ましい。そうすることにより、特性値（体積収縮／膨張、機械剛性など）が同じである為、応力差異による、回路基板の反り発生など低減させることができる。また、基材中に含まれる材料成分、水分が、隣接基材中へ移動することによる、硬化、結合状態などへの影響を排除することができる。
ここで、同じガラスエポキシ基材であるとは、硬化済み（Ｃステージ）状態において、同じ特性を示すことを意味する。例えば、第１絶縁性基材であるＣステージのガラスエポキシ基材と同じガラスエポキシ基材をＢステージの状態で第２絶縁性基材として用いている場合、それらは、同じガラスエポキシ基材である。
ここで、同じガラスエポキシ基材であるとは、硬化済み（Ｃステージ）状態において、同じ特性を示すことを意味する。例えば、第１絶縁性基材であるＣステージのガラスエポキシ基材と同じガラスエポキシ基材をＢステージの状態で第２絶縁性基材として用いている場合、それらは、同じガラスエポキシ基材である。
また、第２絶縁性基材の材質は、熱硬化性樹脂であってもよい。熱硬化性樹脂としては、ふっ素樹脂、ポリフェニレンエーテル樹脂（ＰＰＥ／ＰＰＯ樹脂）、ポリイミド樹脂（ＰＩ樹脂）、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）が好ましい。これらの樹脂は、低誘電率かつ低誘電正接の樹脂であることから、これらの樹脂を用いることで、電気信号の伝送損失を低減することができる。
第２絶縁性基材は、通常、平板状である。
第２絶縁性基材の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０μｍ以上１５０μｍ以下であってもよいし、２０μｍ以上１００μｍ以下であってもよい。
第２絶縁性基材の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０μｍ以上１５０μｍ以下であってもよいし、２０μｍ以上１００μｍ以下であってもよい。
第１絶縁性基材の平均厚みと、第２絶縁性基材の平均厚みとの比率（第１絶縁性基材：第２絶縁性基材）としては、特に制限はなく、目的に応じて適宜選択することができるが、回路基板の製造性、及び厚み寸法制御の点から、４．０：１.０〜１.０：１.０が好ましく、２．０：１.０〜１.５：１.０がより好ましい。
＜＜樹脂フィルム＞＞
樹脂フィルムとしては、熱圧着の際に溶融しない樹脂フィルムであれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリフェニレンサルファイトフィルム、ポリイミドフィルムなどが挙げられる。
樹脂フィルムとしては、熱圧着の際に溶融しない樹脂フィルムであれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリフェニレンサルファイトフィルム、ポリイミドフィルムなどが挙げられる。
樹脂フィルムの第２絶縁性基材側の表面は粗面であることが好ましい。そうすることで、熱圧着後の第２絶縁性基材と樹脂フィルムとの一時的接着力をより高くして、他の工程において、第２絶縁性基材と樹脂フィルムとが意図せずに剥離することを避けることができる。
樹脂フィルムの表面を粗面にする方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ブラスト加工、エンボス加工、コーティング加工などが挙げられる。粗面の算術平均粗さ（Ｒａ）としては、例えば、１．０μｍ以上２．０μｍ以下などが挙げられる。
樹脂フィルムの表面を粗面にする方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ブラスト加工、エンボス加工、コーティング加工などが挙げられる。粗面の算術平均粗さ（Ｒａ）としては、例えば、１．０μｍ以上２．０μｍ以下などが挙げられる。
樹脂フィルムの平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０μｍ以上１００μｍ以下などが挙げられる。
第２積層体を得る工程においては、第１積層体における第１絶縁性基材の第１表面とは反対側の第２表面上に、硬化済みではない第２絶縁性基材と、樹脂フィルムとをこの順で重ねて、熱圧着を行う。そうすることで、第１積層体と第２絶縁性基材との一時的な接着、及び第２絶縁性基材と樹脂フィルムとの一時的な接着を可能にする。
第２絶縁性基材は、接着層と異なり、常温及び常圧下においては、十分な接着性を有していない。そのため、熱圧着を行わないと、第１積層体と第２絶縁性基材との一時的な接着が不十分となり、他の工程において、第１積層体と第２絶縁性基材とが剥離する恐れがある。また、熱圧着を行わないと、第２絶縁性基材と樹脂フィルムとの一時的な接着が不十分となり、他の工程において、第２絶縁性基材と樹脂フィルムとが剥離する恐れがある。
すなわち、熱圧着は、第１積層体と第２絶縁性基材とが剥離しないよう、かつ第２絶縁性基材と樹脂フィルムとが意図せずに剥離しないようにするために行われることが好ましい。
第２絶縁性基材は、接着層と異なり、常温及び常圧下においては、十分な接着性を有していない。そのため、熱圧着を行わないと、第１積層体と第２絶縁性基材との一時的な接着が不十分となり、他の工程において、第１積層体と第２絶縁性基材とが剥離する恐れがある。また、熱圧着を行わないと、第２絶縁性基材と樹脂フィルムとの一時的な接着が不十分となり、他の工程において、第２絶縁性基材と樹脂フィルムとが剥離する恐れがある。
すなわち、熱圧着は、第１積層体と第２絶縁性基材とが剥離しないよう、かつ第２絶縁性基材と樹脂フィルムとが意図せずに剥離しないようにするために行われることが好ましい。
熱圧着の際の、温度、圧力、及び時間としては、特に制限はなく、目的に応じて適宜選択することができる。
温度としては、例えば、５０℃以上１００℃以下が挙げられる。
圧力としては、例えば、０．５ＭＰａ以上１．２ＭＰａ以下が挙げられる。
時間としては、例えば、６０秒以上１２０秒以下が挙げられる。
温度としては、例えば、５０℃以上１００℃以下が挙げられる。
圧力としては、例えば、０．５ＭＰａ以上１．２ＭＰａ以下が挙げられる。
時間としては、例えば、６０秒以上１２０秒以下が挙げられる。
熱圧着の際には、第２絶縁性基材を完全硬化させないが硬化させることが好ましい。すなわち、熱圧着の際には、第２絶縁性基材をＣステージにまで硬化させないことが好ましい。第２絶縁性基材を硬化させた後に、第２絶縁性基材に穴を形成すると、穴の寸法安定性が向上する。他方、第２絶縁性基材を完全硬化させずに、複数の第３積層体を重ねた後に熱圧着して回路基板を製造すると、一の第３積層体の第２絶縁性基材と、他の第３積層体の第１絶縁性基材との接着性が優れる。更に、第２絶縁性基材を完全硬化させずに、複数の第３積層体を積層して熱圧着すると、一の第３積層体の金属層が、他の第３積層体の第２絶縁性基材に埋め込まれやすくなり、均一な厚みの回路基板が得られる。
＜第３積層体を得る工程＞
第３積層体は、第２積層体の樹脂フィルム側から、樹脂フィルム、第２絶縁性基材、及び第１絶縁性基材に、金属層に達する穴を形成した後に、穴に導電性ペーストを充填し、更に、樹脂フィルムを剥離することで得られる。
第３積層体は、第２積層体の樹脂フィルム側から、樹脂フィルム、第２絶縁性基材、及び第１絶縁性基材に、金属層に達する穴を形成した後に、穴に導電性ペーストを充填し、更に、樹脂フィルムを剥離することで得られる。
＜＜穴（ビアホール）＞＞
穴（ビアホール）を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、レーザーを用いて穴を形成する方法などが挙げられる。
穴（ビアホール）を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、レーザーを用いて穴を形成する方法などが挙げられる。
レーザーとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＣＯ２レーザー、ＹＡＧレーザーなどが挙げられる。
レーザーの出力としては、特に制限はなく、目的に応じて適宜選択することができる。
レーザーの出力としては、特に制限はなく、目的に応じて適宜選択することができる。
穴としては、金属層の第１絶縁性基材側の表面が露出する穴であれば、その穴の大きさ（開口径）としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、５０μｍ以上５００μｍ以下であってもよいし、１００μｍ以上３００μｍ以下であってもよい。
ここでの穴の大きさ（開口径）は、例えば、第２絶縁性基材の樹脂フィルム側の表面の開口径を指す。
ここでの穴の大きさ（開口径）は、例えば、第２絶縁性基材の樹脂フィルム側の表面の開口径を指す。
穴の形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、樹脂フィルム側の開口部から金属層に向かってその径が漸次小さくなる形状（テーパー状）などが挙げられる。
第２積層体に形成される穴の数としては、特に制限はなく、目的に応じて適宜選択することができる。
＜＜導電性ペースト＞＞
導電性ペーストとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、金属粒子（導電性フィラー）と、バインダー樹脂とを含有する導電性ペーストなどが挙げられる。
金属粒子を構成する金属としては、例えば、銅、金、銀、パラジウム、ニッケル、錫、鉛、ビスマスなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
バインダー樹脂としては、例えば、エポキシ樹脂等といった熱硬化性樹脂などが挙げられる。ただし、バインダー樹脂はこれに限られず、例えば、ポリイミド樹脂等、他の樹脂であってもよい。
バインダー樹脂は、常温で液状であってもよいし、固体であってもよい。バインダー樹脂が常温で固体の場合には、導電性ペーストは、例えば、バインダー樹脂の溶融温度以上の温度に熱して使用される。
導電性ペーストは、例えば、バインダー樹脂、及び金属粒子を混練することで得られる。導電性ペーストは、フラックスなどを含有していてもよい。
導電性ペーストとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、金属粒子（導電性フィラー）と、バインダー樹脂とを含有する導電性ペーストなどが挙げられる。
金属粒子を構成する金属としては、例えば、銅、金、銀、パラジウム、ニッケル、錫、鉛、ビスマスなどが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
バインダー樹脂としては、例えば、エポキシ樹脂等といった熱硬化性樹脂などが挙げられる。ただし、バインダー樹脂はこれに限られず、例えば、ポリイミド樹脂等、他の樹脂であってもよい。
バインダー樹脂は、常温で液状であってもよいし、固体であってもよい。バインダー樹脂が常温で固体の場合には、導電性ペーストは、例えば、バインダー樹脂の溶融温度以上の温度に熱して使用される。
導電性ペーストは、例えば、バインダー樹脂、及び金属粒子を混練することで得られる。導電性ペーストは、フラックスなどを含有していてもよい。
導電性ペーストは、圧接タイプであってもよいし、溶融タイプであってもよい。
圧接タイプとは、積層時の熱では低抵抗金属粉末（導電性フィラー）が溶融せず積層時の圧力だけで導電性フィラー同士が接触することで層間の導通接続を可能とする導電性ペーストである。圧接タイプは、導電性ペーストに含まれる樹脂が熱硬化することで流動性を失う。
溶融タイプとは、積層時の熱で低融点金属粉末（導電性フィラー）が溶融し、高融点金属粉末（導電性フィラー）を取り巻くように硬化して合金層を形成することで層間の導通接続を可能とする導電性ペーストである。
圧接タイプとは、積層時の熱では低抵抗金属粉末（導電性フィラー）が溶融せず積層時の圧力だけで導電性フィラー同士が接触することで層間の導通接続を可能とする導電性ペーストである。圧接タイプは、導電性ペーストに含まれる樹脂が熱硬化することで流動性を失う。
溶融タイプとは、積層時の熱で低融点金属粉末（導電性フィラー）が溶融し、高融点金属粉末（導電性フィラー）を取り巻くように硬化して合金層を形成することで層間の導通接続を可能とする導電性ペーストである。
穴に導電性ペーストを充填する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スキージ治具を使用し大気又は真空下で穴に導電性ペーストを充填する方法などが挙げられる。
＜＜剥離＞＞
樹脂フィルムを剥離する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、樹脂フィルムの端部を治具によりつかみ、第２絶縁性基材から引き離す方法などが挙げられる。
樹脂フィルムを剥離する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、樹脂フィルムの端部を治具によりつかみ、第２絶縁性基材から引き離す方法などが挙げられる。
＜熱圧着を行う工程＞
一の第３積層体と、他の第３積層体とを、一の第３積層体の金属層と、他の第３積層体の穴の開口部とが対向するように重ねて熱圧着が行われる。
一の第３積層体と、他の第３積層体とを、一の第３積層体の金属層と、他の第３積層体の穴の開口部とが対向するように重ねて熱圧着が行われる。
熱圧着の際の、温度、圧力、及び時間としては、特に制限はなく、目的に応じて適宜選択することができる。
温度としては、例えば、２００℃以上５００℃以下が挙げられる。
圧力としては、例えば、２ＭＰａ以上１０ＭＰａ以下が挙げられる。
時間としては、例えば、３ｈ以上５ｈ以下が挙げられる。
温度としては、例えば、２００℃以上５００℃以下が挙げられる。
圧力としては、例えば、２ＭＰａ以上１０ＭＰａ以下が挙げられる。
時間としては、例えば、３ｈ以上５ｈ以下が挙げられる。
熱圧着を行う際は、第２絶縁性基材を完全硬化させることが好ましい。すなわち、熱圧着を行う際には、第２絶縁性基材をＣステージまで硬化させることが好ましい。そうすることで、回路基板が得られる。
＜その他の工程＞
その他の工程としては、導電ペーストの表面を硬化させる工程などが挙げられる。
その他の工程としては、導電ペーストの表面を硬化させる工程などが挙げられる。
＜＜導電ペーストの表面を硬化させる工程＞＞
回路基板の製造方法においては、第３積層体における穴から突出している導電ペーストの表面を硬化させる工程を行うことが好ましい。
穴から突出している導電ペーストの表面を硬化させることで、穴から突出している導電性ペーストの形状を維持することができる。更に、穴から突出している導電ペーストの表面を硬化させることで、一の第３積層体と、他の第３積層体とを重ねて熱圧着を行う際に、導電性ペーストが不必要に流れ広がることを避けることができる。
回路基板の製造方法においては、第３積層体における穴から突出している導電ペーストの表面を硬化させる工程を行うことが好ましい。
穴から突出している導電ペーストの表面を硬化させることで、穴から突出している導電性ペーストの形状を維持することができる。更に、穴から突出している導電ペーストの表面を硬化させることで、一の第３積層体と、他の第３積層体とを重ねて熱圧着を行う際に、導電性ペーストが不必要に流れ広がることを避けることができる。
硬化の程度としては、特に制限はなく、目的に応じて適宜選択することができ、完全硬化である必要はない。
加熱の方法としては、特に制限はなく、目的に応じて適宜選択することができる。
（回路基板）
開示の回路基板は、積層体を複数有する。
回路基板は、複数の積層体のうち、一の積層体と、他の積層体とが、一の積層体の金属層と、他の積層体の第２絶縁性基材の表面に露出したビアとが対向して位置する。
開示の回路基板は、積層体を複数有する。
回路基板は、複数の積層体のうち、一の積層体と、他の積層体とが、一の積層体の金属層と、他の積層体の第２絶縁性基材の表面に露出したビアとが対向して位置する。
開示の回路基板は、例えば、開示の回路基板の製造方法により製造される。
＜積層体＞
積層体は、第１絶縁性基材と、金属層と、第２絶縁性基材と、ビアとを有する。
積層体は、第１絶縁性基材と、金属層と、第２絶縁性基材と、ビアとを有する。
＜＜第１絶縁性基材＞＞
第１絶縁性基材は、硬化済みである。すなわち、第１絶縁性基材は、Ｃステージである。
第１絶縁性基材としては、回路基板で用いられる絶縁性基材であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラスクロス等を用いた無機織布、無機不織布等の無機基材、有機織布、有機不織布等の有機基材により硬度強化された基材などが挙げられる。
第１絶縁性基材としては、より具体的には、例えば、ガラスエポキシ基材（エポキシ樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたガラス不織布基材）、ビスマレイミドトリアジン樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたアラミド不織布基材、変性ポリフェニレンエーテル樹脂を浸み込ませたガラス織布基材などが挙げられる。
ここで、ガラスエポキシ基材とは、ガラス繊維の布（織布又は不織布）にエポキシ樹脂をしみ込ませて得られる基材である。
第１絶縁性基材は、硬化済みである。すなわち、第１絶縁性基材は、Ｃステージである。
第１絶縁性基材としては、回路基板で用いられる絶縁性基材であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラスクロス等を用いた無機織布、無機不織布等の無機基材、有機織布、有機不織布等の有機基材により硬度強化された基材などが挙げられる。
第１絶縁性基材としては、より具体的には、例えば、ガラスエポキシ基材（エポキシ樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたガラス不織布基材）、ビスマレイミドトリアジン樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたアラミド不織布基材、変性ポリフェニレンエーテル樹脂を浸み込ませたガラス織布基材などが挙げられる。
ここで、ガラスエポキシ基材とは、ガラス繊維の布（織布又は不織布）にエポキシ樹脂をしみ込ませて得られる基材である。
第１絶縁性基材は、通常、平板状である。
第１絶縁性基材の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０μｍ以上２００μｍ以下であってもよいし、３０μｍ以上１００μｍ以下であってもよい。
第１絶縁性基材の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０μｍ以上２００μｍ以下であってもよいし、３０μｍ以上１００μｍ以下であってもよい。
＜＜金属層＞＞
金属層は、第１絶縁性基材の第１表面にパターン状で形成されている。
金属層を形成する金属としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ニッケル、銅などが挙げられる。
金属層の構造としては、単層構造であってもよいし、多層構造であってもよい。金属層としては、例えば、銅の単層構造、銅とニッケルとの２層構造などが挙げられる。
金属層は、第１絶縁性基材の第１表面にパターン状で形成されている。
金属層を形成する金属としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ニッケル、銅などが挙げられる。
金属層の構造としては、単層構造であってもよいし、多層構造であってもよい。金属層としては、例えば、銅の単層構造、銅とニッケルとの２層構造などが挙げられる。
金属層のパターンとしては、特に制限はなく、目的に応じて適宜選択することができる。
パターン状の金属層を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、サブトラクティブ（エッチング）法、セミアディティブ法（メッキ法）などが挙げられる。これらは、フォトリソグラフィー法を利用して行うことができる。
金属層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、５μｍ以上４０μｍ以下であってもよいし、１０μｍ以上３０μｍ以下であってもよい。
＜＜第２絶縁性基材＞＞
回路基板において、第２絶縁性基材は、硬化済みである。すなわち、回路基板において、第２絶縁性基材は、例えば、Ｃステージである。
回路基板において、第２絶縁性基材は、硬化済みである。すなわち、回路基板において、第２絶縁性基材は、例えば、Ｃステージである。
第２絶縁性基材としては、回路基板で用いられる絶縁性基材であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラスクロス等を用いた無機織布、無機不織布等の無機基材、有機織布、有機不織布等の有機基材により硬度強化された基材などが挙げられる。
第２絶縁性基材としては、より具体的には、例えば、ガラスエポキシ基材（エポキシ樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたガラス不織布基材）、ビスマレイミドトリアジン樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたアラミド不織布基材、変性ポリフェニレンエーテル樹脂を浸み込ませたガラス織布基材などが挙げられる。
ここで、ガラスエポキシ基材とは、ガラス繊維の布（織布又は不織布）にエポキシ樹脂をしみ込ませて得られる基材である。
第２絶縁性基材としては、より具体的には、例えば、ガラスエポキシ基材（エポキシ樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたガラス不織布基材）、ビスマレイミドトリアジン樹脂を浸み込ませたガラス織布基材、エポキシ樹脂を浸み込ませたアラミド不織布基材、変性ポリフェニレンエーテル樹脂を浸み込ませたガラス織布基材などが挙げられる。
ここで、ガラスエポキシ基材とは、ガラス繊維の布（織布又は不織布）にエポキシ樹脂をしみ込ませて得られる基材である。
第１絶縁性基材としてのガラスエポキシ基材と、第２絶縁性基材としてのガラスエポキシ基材とは、同じガラスエポキシ基材であることが好ましい。そうすることにより、特性値（体積収縮／膨張、機械剛性など）が同じである為、応力差異による、回路基板の反り発生など低減させることができる。また、基材中に含まれる材料成分、水分が、隣接基材中へ移動することによる、硬化、結合状態などへの影響を排除することができる。
ここで、同じガラスエポキシ基材であるとは、硬化済み（Ｃステージ）状態において、同じ特性を示すことを意味する。例えば、第１絶縁性基材であるＣステージのガラスエポキシ基材と同じガラスエポキシ基材をＢステージの状態で第２絶縁性基材として用いている場合、それらは、同じガラスエポキシ基材である。
ここで、同じガラスエポキシ基材であるとは、硬化済み（Ｃステージ）状態において、同じ特性を示すことを意味する。例えば、第１絶縁性基材であるＣステージのガラスエポキシ基材と同じガラスエポキシ基材をＢステージの状態で第２絶縁性基材として用いている場合、それらは、同じガラスエポキシ基材である。
また、第２絶縁性基材の材質は、熱硬化性樹脂の硬化物であってもよい。熱硬化性樹脂としては、ふっ素樹脂、ポリフェニレンエーテル樹脂（ＰＰＥ／ＰＰＯ樹脂）、ポリイミド樹脂（ＰＩ樹脂）、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）が好ましい。これらの樹脂は、低誘電率かつ低誘電正接の樹脂であることから、これらの樹脂を用いることで、電気信号の伝送損失を低減することができる。
第２絶縁性基材は、通常、平板状である。
第２絶縁性基材の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０μｍ以上１５０μｍ以下であってもよいし、２０μｍ以上１００μｍ以下であってもよい。
第２絶縁性基材の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０μｍ以上１５０μｍ以下であってもよいし、２０μｍ以上１００μｍ以下であってもよい。
第１絶縁性基材の平均厚みと、第２絶縁性基材の平均厚みとの比率（第１絶縁性基材：第２絶縁性基材）としては、特に制限はなく、目的に応じて適宜選択することができるが、回路基板の製造性及び、厚み寸法制御の点から、４．０：１.０〜１.０：１.０が好ましく、２．０：１.０〜１.５：１.０がより好ましい。
＜＜ビア＞＞
ビアは、第２絶縁性基材の第１絶縁性基材側とは反対側の表面から金属層に達するまで形成されている。
ビアとは、回路基板における積層体間の電気的接続のため、形成された穴の内部に導体を形成したものである。導体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、導電性ペーストの硬化物、メッキなどが挙げられる。
導体が導電性ペーストの硬化物である場合、通常、穴の内部全体に導電性ペーストが充填された後、導電性ペーストを硬化させることによりビアが形成される。
導体がメッキである場合、通常、穴の内壁に電解メッキ又は無電解メッキが施されてビアが形成される。
ビアは、第２絶縁性基材の第１絶縁性基材側とは反対側の表面から金属層に達するまで形成されている。
ビアとは、回路基板における積層体間の電気的接続のため、形成された穴の内部に導体を形成したものである。導体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、導電性ペーストの硬化物、メッキなどが挙げられる。
導体が導電性ペーストの硬化物である場合、通常、穴の内部全体に導電性ペーストが充填された後、導電性ペーストを硬化させることによりビアが形成される。
導体がメッキである場合、通常、穴の内壁に電解メッキ又は無電解メッキが施されてビアが形成される。
導電性ペーストとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、開示の回路基板の製造方法において説明した導電性ペーストが挙げられる。
（電子機器）
開示の電子機器は、開示の回路基板と、電子部品とを少なくとも有し、更に必要に応じて、その他の部材を有する。
電子機器としては、特に制限はなく、目的に応じて適宜選択することができる。例えば、パソコン（ノート型パソコン、デスクトップ型パソコン）、電話機、携帯電話、タブレット型携帯端末、スマートフォン、コピー機、ファクシミリ、各種プリンター、デジタルカメラ、テレビ、ビデオ、ＣＤ装置、ＤＶＤ装置、エアコン、リモコン装置などが挙げられる。
開示の電子機器は、開示の回路基板と、電子部品とを少なくとも有し、更に必要に応じて、その他の部材を有する。
電子機器としては、特に制限はなく、目的に応じて適宜選択することができる。例えば、パソコン（ノート型パソコン、デスクトップ型パソコン）、電話機、携帯電話、タブレット型携帯端末、スマートフォン、コピー機、ファクシミリ、各種プリンター、デジタルカメラ、テレビ、ビデオ、ＣＤ装置、ＤＶＤ装置、エアコン、リモコン装置などが挙げられる。
以下、図を用いて開示の回路基板の製造方法の一例を説明する。
まず、第１絶縁性基材１の両面に銅箔である金属層２、３が貼り合わせられた両面銅貼基板を用意する（図１）。第１絶縁性基材１は、例えば、硬化済みのガラスエポキシ基材であり、その平均厚みは、例えば、６０μｍである。金属層２、３の平均厚みは、例えば、１５μｍである。
次に、ラミネーターを用いて、両面銅貼基板の両面にドライフィルムレジスト４、５を貼り合わせる（図２）。
次に、ドライフィルムレジスト４に対して選択的露光及び現像を行うことにより、パターン状の金属層を作成するためのレジストパターンを形成する（図３）。なお、ドライフィルムレジスト５については現像により全面溶解させる。ドライフィルムレジスト４、５としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポジ型ドライフィルムレジスト、ネガ型ドライフィルムレジストなどが挙げられる。選択的露光における露光波長としては、ドライフィルムレジストを感光させることができる限り、特に制限はなく、目的に応じて適宜選択することができる。現像の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルカリ水溶液による現像などが挙げられる。
次に、パターン化されたドライフィルムレジスト４をマスクとして、金属層２、３のエッチングを行い、パターン化された金属層２を得る（図４）。エッチングの方法としては、ウェットエッチングなどが挙げられる。
以上により、第１積層体が得られる。
次に、第１積層体における第１絶縁性基材１の第１表面１Ａとは反対側の第２表面１Ｂ上に、硬化済みではない第２絶縁性基材６と、樹脂フィルム７とをこの順で重ねて、熱圧着をして第２積層体を得る（図５）。熱圧着する前の第２絶縁性基材６は、例えば、Ｂステージのガラスエポキシ基材である。熱圧着では、第２絶縁性基材６を熱硬化させることが好ましい。ただし、熱硬化は、Ｃステージまでの熱硬化ではなく、Ｂステージにおいて更に適度に硬化が進む程度の熱硬化が好ましい。
次に、第２積層体の樹脂フィルム７側から、樹脂フィルム７、第２絶縁性基材６、及び第１絶縁性基材１に、金属層３に達する穴８を形成する（図６）。穴８の形成は、例えば、レーザーを照射することにより行うことができる。
次に、穴８に導電性ペースト９を充填する（図７）。導電性ペースト９を穴８に充填する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スキージ治具を使用し大気又は真空下で穴に導電性ペーストを充填する方法などが挙げられる。
次に、樹脂フィルム７を剥離する（図８）。そうすることにより、樹脂フィルム７の厚みの分だけ、導電性ペースト９が第２絶縁性基材６の開口から突出した状態が得られる。
以上により、第３積層体１００が得られる。
次に、複数の第３積層体１００について、一の第３積層体１００と、他の第３積層体１００とを、一の第３積層体１００の金属層２と、他の第３積層体１００の穴８の開口部とが対向するように重ねる（図９）。この際、重ねられた複数の積層体による積層物の上下には、パターン状ではない金属層を設けることが好ましい。例えば、最も上に位置する第３積層体１００の上に、パターン状ではない金属層２２を重ねる。また、最も下に位置する積層体１０１としては、第３積層体１００においてパターン状の金属層２が配されていない積層体を用いる。そして、その積層体１０１の下に、金属層１２を配する。
次に、重ねた複数の第３積層体１００を熱圧着する（図１０）。そうすることにより、一の第３積層体１００の金属層２が、他の第３積層体１００の第２絶縁性基材６に埋め込まれる。加えて、導電性ペースト９が硬化する。加えて、第２絶縁性基材６が完全硬化する。すなわち、第２絶縁性基材６がＣステージまで硬化する。
次に、金属層１２、及び金属層２２をパターン状に加工する（図１１）。
そうすることにより、回路基板が完成する。
まず、第１絶縁性基材１の両面に銅箔である金属層２、３が貼り合わせられた両面銅貼基板を用意する（図１）。第１絶縁性基材１は、例えば、硬化済みのガラスエポキシ基材であり、その平均厚みは、例えば、６０μｍである。金属層２、３の平均厚みは、例えば、１５μｍである。
次に、ラミネーターを用いて、両面銅貼基板の両面にドライフィルムレジスト４、５を貼り合わせる（図２）。
次に、ドライフィルムレジスト４に対して選択的露光及び現像を行うことにより、パターン状の金属層を作成するためのレジストパターンを形成する（図３）。なお、ドライフィルムレジスト５については現像により全面溶解させる。ドライフィルムレジスト４、５としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポジ型ドライフィルムレジスト、ネガ型ドライフィルムレジストなどが挙げられる。選択的露光における露光波長としては、ドライフィルムレジストを感光させることができる限り、特に制限はなく、目的に応じて適宜選択することができる。現像の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルカリ水溶液による現像などが挙げられる。
次に、パターン化されたドライフィルムレジスト４をマスクとして、金属層２、３のエッチングを行い、パターン化された金属層２を得る（図４）。エッチングの方法としては、ウェットエッチングなどが挙げられる。
以上により、第１積層体が得られる。
次に、第１積層体における第１絶縁性基材１の第１表面１Ａとは反対側の第２表面１Ｂ上に、硬化済みではない第２絶縁性基材６と、樹脂フィルム７とをこの順で重ねて、熱圧着をして第２積層体を得る（図５）。熱圧着する前の第２絶縁性基材６は、例えば、Ｂステージのガラスエポキシ基材である。熱圧着では、第２絶縁性基材６を熱硬化させることが好ましい。ただし、熱硬化は、Ｃステージまでの熱硬化ではなく、Ｂステージにおいて更に適度に硬化が進む程度の熱硬化が好ましい。
次に、第２積層体の樹脂フィルム７側から、樹脂フィルム７、第２絶縁性基材６、及び第１絶縁性基材１に、金属層３に達する穴８を形成する（図６）。穴８の形成は、例えば、レーザーを照射することにより行うことができる。
次に、穴８に導電性ペースト９を充填する（図７）。導電性ペースト９を穴８に充填する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スキージ治具を使用し大気又は真空下で穴に導電性ペーストを充填する方法などが挙げられる。
次に、樹脂フィルム７を剥離する（図８）。そうすることにより、樹脂フィルム７の厚みの分だけ、導電性ペースト９が第２絶縁性基材６の開口から突出した状態が得られる。
以上により、第３積層体１００が得られる。
次に、複数の第３積層体１００について、一の第３積層体１００と、他の第３積層体１００とを、一の第３積層体１００の金属層２と、他の第３積層体１００の穴８の開口部とが対向するように重ねる（図９）。この際、重ねられた複数の積層体による積層物の上下には、パターン状ではない金属層を設けることが好ましい。例えば、最も上に位置する第３積層体１００の上に、パターン状ではない金属層２２を重ねる。また、最も下に位置する積層体１０１としては、第３積層体１００においてパターン状の金属層２が配されていない積層体を用いる。そして、その積層体１０１の下に、金属層１２を配する。
次に、重ねた複数の第３積層体１００を熱圧着する（図１０）。そうすることにより、一の第３積層体１００の金属層２が、他の第３積層体１００の第２絶縁性基材６に埋め込まれる。加えて、導電性ペースト９が硬化する。加えて、第２絶縁性基材６が完全硬化する。すなわち、第２絶縁性基材６がＣステージまで硬化する。
次に、金属層１２、及び金属層２２をパターン状に加工する（図１１）。
そうすることにより、回路基板が完成する。
開示の回路基板の製造方法により形成される回路基板、及び開示の回路基板は、マザーボード（支持基板）としても使用可能であり、またインターポーザ（中継基板）としても使用可能であり、更には、半導体素子を構成する回路基板としても使用可能である。
図１２に、半導体パッケージの概略断面図を示す。図１２の半導体パッケージは、ハンダボール５５０を有するマザーボード５００と、マザーボード５００上にバンプ６５０を介して接続されたインターポーザ６００と、インターポーザ６００上に配置された半導体素子７００とを有する。半導体素子７００としては、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）チップなどが挙げられる。
ここで、開示の回路基板の製造方法により形成される回路基板、及び開示の回路基板は、図１２におけるマザーボード５００としても使用可能であり、インターポーザ６００としても使用可能であり、更には、半導体素子７００を構成する回路基板としても使用可能である。
ここで、開示の回路基板の製造方法により形成される回路基板、及び開示の回路基板は、図１２におけるマザーボード５００としても使用可能であり、インターポーザ６００としても使用可能であり、更には、半導体素子７００を構成する回路基板としても使用可能である。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
硬化済みの第１絶縁性基材と、前記第１絶縁性基材の第１表面にパターン状で形成された金属層とを有する第１積層体における前記第１絶縁性基材の前記第１表面とは反対側の第２表面上に、硬化済みではない第２絶縁性基材と、樹脂フィルムとをこの順で重ねて、熱圧着をして第２積層体を得る工程と、
前記第２積層体の前記樹脂フィルム側から、前記樹脂フィルム、前記第２絶縁性基材、及び前記第１絶縁性基材に、前記金属層に達する穴を形成した後に、前記穴に導電性ペーストを充填し、更に、前記樹脂フィルムを剥離し、第３積層体を得る工程と、
一の前記第３積層体と、他の前記第３積層体とを、一の前記第３積層体の前記金属層と、他の前記第３積層体の前記穴の開口部とが対向するように重ね、熱圧着を行う工程と、
を含むことを特徴とする回路基板の製造方法。
（付記２）
前記第１絶縁性基材が、ガラスエポキシ基材であり、
前記第２絶縁性基材が、ガラスエポキシ基材である付記１に記載の回路基板の製造方法。
（付記３）
前記第１絶縁性基材としての前記ガラスエポキシ基材と、前記第２絶縁性基材としての前記ガラスエポキシ基材とが、同じガラスエポキシ基材である付記２に記載の回路基板の製造方法。
（付記４）
前記第２絶縁性基材の材質が、ふっ素樹脂、ポリフェニレンエーテル樹脂、ポリイミド樹脂、及びビスマレイミドトリアジン樹脂からなる群から選択される熱硬化性樹脂である付記１に記載の回路基板の製造方法。
（付記５）
一の前記第３積層体と、他の前記第３積層体とを、熱圧着する際、一の前記第３積層体の前記金属層が、他の前記第３積層体の前記第２絶縁性基材に埋め込まれる付記１から４のいずれかに記載の回路基板の製造方法。
（付記６）
更に、前記第３積層体における前記穴から突出している前記導電ペーストの表面を硬化させる工程を含む付記１から５のいずれかに記載の回路基板の製造方法。
（付記７）
一の前記第３積層体と、他の前記第３積層体とを、一の前記第３積層体の前記金属層と、他の前記第３積層体の前記穴の開口部とが対向するように重ね、熱圧着を行う際に、前記第２絶縁性基材を完全硬化させる、付記１から６のいずれかに記載の回路基板の製造方法。
（付記８）
硬化済みの第１絶縁性基材と、前記第１絶縁性基材の第１表面にパターン状で形成された金属層と、前記第１絶縁性基材の前記第１表面とは反対側の第２表面に配された硬化済みの第２絶縁性基材と、前記第２絶縁性基材の前記第１絶縁性基材側とは反対側の表面から前記金属層に達するまで形成されたビアとを有する積層体を複数有し、
複数の前記積層体のうち、一の前記積層体と、他の前記積層体とが、一の前記積層体の前記金属層と、他の前記積層体の前記第２絶縁性基材の表面に露出したビアとが対向して位置することを特徴とする回路基板。
（付記９）
前記第１絶縁性基材が、ガラスエポキシ基材であり、
前記第２絶縁性基材が、ガラスエポキシ基材である付記８に記載の回路基板。
（付記１０）
前記第１絶縁性基材としての前記ガラスエポキシ基材と、前記第２絶縁性基材としての前記ガラスエポキシ基材とが、同じガラスエポキシ基材である付記９に記載の回路基板。
（付記１１）
前記第２絶縁性基材の材質が、ふっ素樹脂、ポリフェニレンエーテル樹脂、ポリイミド樹脂、及びビスマレイミドトリアジン樹脂からなる群から選択される熱硬化性樹脂の硬化物である付記８に記載の回路基板の製造方法。
（付記１２）
一の前記第３積層体の前記金属層が、他の前記第３積層体の前記第２絶縁性基材に埋め込まれている付記８から１１のいずれかに記載の回路基板。
（付記１３）
付記１から７のいずれかに記載の回路基板と、電子部品とを有することを特徴とする電子機器。
（付記１）
硬化済みの第１絶縁性基材と、前記第１絶縁性基材の第１表面にパターン状で形成された金属層とを有する第１積層体における前記第１絶縁性基材の前記第１表面とは反対側の第２表面上に、硬化済みではない第２絶縁性基材と、樹脂フィルムとをこの順で重ねて、熱圧着をして第２積層体を得る工程と、
前記第２積層体の前記樹脂フィルム側から、前記樹脂フィルム、前記第２絶縁性基材、及び前記第１絶縁性基材に、前記金属層に達する穴を形成した後に、前記穴に導電性ペーストを充填し、更に、前記樹脂フィルムを剥離し、第３積層体を得る工程と、
一の前記第３積層体と、他の前記第３積層体とを、一の前記第３積層体の前記金属層と、他の前記第３積層体の前記穴の開口部とが対向するように重ね、熱圧着を行う工程と、
を含むことを特徴とする回路基板の製造方法。
（付記２）
前記第１絶縁性基材が、ガラスエポキシ基材であり、
前記第２絶縁性基材が、ガラスエポキシ基材である付記１に記載の回路基板の製造方法。
（付記３）
前記第１絶縁性基材としての前記ガラスエポキシ基材と、前記第２絶縁性基材としての前記ガラスエポキシ基材とが、同じガラスエポキシ基材である付記２に記載の回路基板の製造方法。
（付記４）
前記第２絶縁性基材の材質が、ふっ素樹脂、ポリフェニレンエーテル樹脂、ポリイミド樹脂、及びビスマレイミドトリアジン樹脂からなる群から選択される熱硬化性樹脂である付記１に記載の回路基板の製造方法。
（付記５）
一の前記第３積層体と、他の前記第３積層体とを、熱圧着する際、一の前記第３積層体の前記金属層が、他の前記第３積層体の前記第２絶縁性基材に埋め込まれる付記１から４のいずれかに記載の回路基板の製造方法。
（付記６）
更に、前記第３積層体における前記穴から突出している前記導電ペーストの表面を硬化させる工程を含む付記１から５のいずれかに記載の回路基板の製造方法。
（付記７）
一の前記第３積層体と、他の前記第３積層体とを、一の前記第３積層体の前記金属層と、他の前記第３積層体の前記穴の開口部とが対向するように重ね、熱圧着を行う際に、前記第２絶縁性基材を完全硬化させる、付記１から６のいずれかに記載の回路基板の製造方法。
（付記８）
硬化済みの第１絶縁性基材と、前記第１絶縁性基材の第１表面にパターン状で形成された金属層と、前記第１絶縁性基材の前記第１表面とは反対側の第２表面に配された硬化済みの第２絶縁性基材と、前記第２絶縁性基材の前記第１絶縁性基材側とは反対側の表面から前記金属層に達するまで形成されたビアとを有する積層体を複数有し、
複数の前記積層体のうち、一の前記積層体と、他の前記積層体とが、一の前記積層体の前記金属層と、他の前記積層体の前記第２絶縁性基材の表面に露出したビアとが対向して位置することを特徴とする回路基板。
（付記９）
前記第１絶縁性基材が、ガラスエポキシ基材であり、
前記第２絶縁性基材が、ガラスエポキシ基材である付記８に記載の回路基板。
（付記１０）
前記第１絶縁性基材としての前記ガラスエポキシ基材と、前記第２絶縁性基材としての前記ガラスエポキシ基材とが、同じガラスエポキシ基材である付記９に記載の回路基板。
（付記１１）
前記第２絶縁性基材の材質が、ふっ素樹脂、ポリフェニレンエーテル樹脂、ポリイミド樹脂、及びビスマレイミドトリアジン樹脂からなる群から選択される熱硬化性樹脂の硬化物である付記８に記載の回路基板の製造方法。
（付記１２）
一の前記第３積層体の前記金属層が、他の前記第３積層体の前記第２絶縁性基材に埋め込まれている付記８から１１のいずれかに記載の回路基板。
（付記１３）
付記１から７のいずれかに記載の回路基板と、電子部品とを有することを特徴とする電子機器。
１ 第１絶縁性基材
１Ａ 第１表面
１Ｂ 第２表面
２ 金属層
３ 金属層
４ ドライフィルムレジスト
５ ドライフィルムレジスト
６ 第２絶縁性基材
７ 樹脂フィルム
８ 穴
９ 導電性ペースト
１２ 金属層
２２ 金属層
１００ 第３積層体
１０１ 積層体
１Ａ 第１表面
１Ｂ 第２表面
２ 金属層
３ 金属層
４ ドライフィルムレジスト
５ ドライフィルムレジスト
６ 第２絶縁性基材
７ 樹脂フィルム
８ 穴
９ 導電性ペースト
１２ 金属層
２２ 金属層
１００ 第３積層体
１０１ 積層体
Claims (9)
- 硬化済みの第１絶縁性基材と、前記第１絶縁性基材の第１表面にパターン状で形成された金属層とを有する第１積層体における前記第１絶縁性基材の前記第１表面とは反対側の第２表面上に、硬化済みではない第２絶縁性基材と、樹脂フィルムとをこの順で重ねて、熱圧着をして第２積層体を得る工程と、
前記第２積層体の前記樹脂フィルム側から、前記樹脂フィルム、前記第２絶縁性基材、及び前記第１絶縁性基材に、前記金属層に達する穴を形成した後に、前記穴に導電性ペーストを充填し、更に、前記樹脂フィルムを剥離し、第３積層体を得る工程と、
一の前記第３積層体と、他の前記第３積層体とを、一の前記第３積層体の前記金属層と、他の前記第３積層体の前記穴の開口部とが対向するように重ね、熱圧着を行う工程と、
を含むことを特徴とする回路基板の製造方法。 - 前記第１絶縁性基材が、ガラスエポキシ基材であり、
前記第２絶縁性基材が、ガラスエポキシ基材である請求項１に記載の回路基板の製造方法。 - 前記第１絶縁性基材としての前記ガラスエポキシ基材と、前記第２絶縁性基材としての前記ガラスエポキシ基材とが、同じガラスエポキシ基材である請求項２に記載の回路基板の製造方法。
- 前記第２絶縁性基材の材質が、ふっ素樹脂、ポリフェニレンエーテル樹脂、ポリイミド樹脂、及びビスマレイミドトリアジン樹脂からなる群から選択される熱硬化性樹脂である請求項１に記載の回路基板の製造方法。
- 一の前記第３積層体と、他の前記第３積層体とを、熱圧着する際、一の前記第３積層体の前記金属層が、他の前記第３積層体の前記第２絶縁性基材に埋め込まれる請求項１から４のいずれかに記載の回路基板の製造方法。
- 更に、前記第３積層体における前記穴から突出している前記導電ペーストの表面を硬化させる工程を含む請求項１から５のいずれかに記載の回路基板の製造方法。
- 一の前記第３積層体と、他の前記第３積層体とを、一の前記第３積層体の前記金属層と、他の前記第３積層体の前記穴の開口部とが対向するように重ね、熱圧着を行う際に、前記第２絶縁性基材を完全硬化させる、請求項１から６のいずれかに記載の回路基板の製造方法。
- 硬化済みの第１絶縁性基材と、前記第１絶縁性基材の第１表面にパターン状で形成された金属層と、前記第１絶縁性基材の前記第１表面とは反対側の第２表面に配された硬化済みの第２絶縁性基材と、前記第２絶縁性基材の前記第１絶縁性基材側とは反対側の表面から前記金属層に達するまで形成されたビアとを有する積層体を複数有し、
複数の前記積層体のうち、一の前記積層体と、他の前記積層体とが、一の前記積層体の前記金属層と、他の前記積層体の前記第２絶縁性基材の表面に露出したビアとが対向して位置することを特徴とする回路基板。 - 請求項１から７のいずれかに記載の回路基板と、電子部品とを有することを特徴とする電子機器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019164167A JP7031955B2 (ja) | 2019-09-10 | 2019-09-10 | 回路基板の製造方法 |
| PCT/JP2020/021855 WO2021049106A1 (ja) | 2019-09-10 | 2020-06-03 | 回路基板、回路基板の製造方法、及び電子機器 |
| KR1020227005777A KR20220061099A (ko) | 2019-09-10 | 2020-06-03 | 회로 기판, 회로 기판의 제조 방법, 및 전자 기기 |
| US17/634,115 US20220322534A1 (en) | 2019-09-10 | 2020-06-03 | Circuit board, method for manufacturing circuit board, and electronic device |
| CN202080062185.2A CN114342574B (zh) | 2019-09-10 | 2020-06-03 | 电路基板、电路基板的制造方法和电子设备 |
| EP20862580.6A EP3996474A4 (en) | 2019-09-10 | 2020-06-03 | CIRCUIT BOARD, METHOD OF MAKING A CIRCUIT BOARD AND ELECTRONIC DEVICE |
| TW109119339A TW202112197A (zh) | 2019-09-10 | 2020-06-09 | 電路基板、電路基板之製造方法、及電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019164167A JP7031955B2 (ja) | 2019-09-10 | 2019-09-10 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021044332A true JP2021044332A (ja) | 2021-03-18 |
| JP7031955B2 JP7031955B2 (ja) | 2022-03-08 |
Family
ID=74864274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019164167A Active JP7031955B2 (ja) | 2019-09-10 | 2019-09-10 | 回路基板の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20220322534A1 (ja) |
| EP (1) | EP3996474A4 (ja) |
| JP (1) | JP7031955B2 (ja) |
| KR (1) | KR20220061099A (ja) |
| CN (1) | CN114342574B (ja) |
| TW (1) | TW202112197A (ja) |
| WO (1) | WO2021049106A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI751554B (zh) * | 2020-05-12 | 2022-01-01 | 台灣愛司帝科技股份有限公司 | 影像顯示器及其拼接式電路承載與控制模組 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246751A (ja) * | 2001-02-19 | 2002-08-30 | Matsushita Electric Ind Co Ltd | 回路形成基板および回路形成基板の製造方法 |
| JP2005158974A (ja) * | 2003-11-25 | 2005-06-16 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法及び多層プリント配線板製造用シート材 |
| JP2015026689A (ja) * | 2013-07-25 | 2015-02-05 | 富士通株式会社 | 回路基板、回路基板の製造方法及び電子機器 |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5036431A (en) * | 1988-03-03 | 1991-07-30 | Ibiden Co., Ltd. | Package for surface mounted components |
| EP0468767B1 (en) * | 1990-07-25 | 1996-10-09 | Hitachi Chemical Co., Ltd. | Coaxial conductor interconnection wiring board |
| JP3029487B2 (ja) * | 1991-05-13 | 2000-04-04 | 住友ベークライト株式会社 | 銅張積層板の製造方法 |
| WO1997048260A1 (fr) * | 1996-06-14 | 1997-12-18 | Ibiden Co., Ltd. | Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production |
| US6703565B1 (en) * | 1996-09-06 | 2004-03-09 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board |
| JPH10190159A (ja) * | 1996-12-24 | 1998-07-21 | Matsushita Electric Ind Co Ltd | 印刷基材とこれを用いた回路基板接続材及びこの回路基板接続材を用いた多層回路基板の製造方法 |
| WO1998047331A1 (fr) * | 1997-04-16 | 1998-10-22 | Kabushiki Kaisha Toshiba | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur |
| JP3889856B2 (ja) * | 1997-06-30 | 2007-03-07 | 松下電器産業株式会社 | 突起電極付きプリント配線基板の製造方法 |
| US6565954B2 (en) * | 1998-05-14 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
| MY120077A (en) * | 1998-06-26 | 2005-08-30 | Ibiden Co Ltd | Multilayer printed wiring board having a roughened inner conductor layer and production method thereof |
| JP2000232268A (ja) * | 1999-02-09 | 2000-08-22 | Ibiden Co Ltd | 片面回路基板およびその製造方法 |
| JP4436946B2 (ja) * | 1999-06-25 | 2010-03-24 | イビデン株式会社 | 片面回路基板の製造方法、および多層プリント配線板の製造方法 |
| TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
| US6596406B2 (en) * | 2000-12-28 | 2003-07-22 | Nitto Denko Corporation | Wiring board prepreg and manufacturing method thereof |
| JP4079699B2 (ja) * | 2001-09-28 | 2008-04-23 | 富士通株式会社 | 多層配線回路基板 |
| TW545092B (en) * | 2001-10-25 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Prepreg and circuit board and method for manufacturing the same |
| JP2003234432A (ja) * | 2002-02-08 | 2003-08-22 | Ibiden Co Ltd | 半導体チップ実装回路基板および多層化回路基板 |
| US20040214006A1 (en) * | 2003-04-25 | 2004-10-28 | Matsushita Electric Industrial Co., Ltd. | Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards |
| JP4626225B2 (ja) | 2004-08-27 | 2011-02-02 | パナソニック電工株式会社 | 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法 |
| KR101210800B1 (ko) * | 2005-04-19 | 2012-12-10 | 가부시키가이샤 가네카 | 섬유-수지 복합체, 적층체 및 프린트 배선판, 및 프린트배선판의 제조 방법 |
| KR100698526B1 (ko) * | 2005-07-20 | 2007-03-22 | 삼성전자주식회사 | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 |
| KR100714917B1 (ko) * | 2005-10-28 | 2007-05-04 | 삼성전자주식회사 | 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지 |
| JP2007129124A (ja) * | 2005-11-07 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 多層プリント配線基板及びその製造方法 |
| KR101086103B1 (ko) * | 2006-02-09 | 2011-11-25 | 히다치 가세고교 가부시끼가이샤 | 다층 배선판의 제조법 |
| JP2007288018A (ja) | 2006-04-19 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 積層基板の製造方法 |
| KR101116712B1 (ko) * | 2007-05-17 | 2012-03-13 | 가부시키가이샤후지쿠라 | 적층 배선 기판 및 그 제조 방법 |
| KR20100040867A (ko) * | 2007-07-27 | 2010-04-21 | 제온 코포레이션 | 다층 회로 기판용 복합체 |
| JP2009076699A (ja) | 2007-09-20 | 2009-04-09 | Fujikura Ltd | 多層プリント配線板の製造方法 |
| US20110217512A1 (en) * | 2008-09-01 | 2011-09-08 | Sekisui Chemical Co., Ltd. | Laminated body and method for producing laminated body |
| US8020292B1 (en) | 2010-04-30 | 2011-09-20 | Ddi Global Corp. | Methods of manufacturing printed circuit boards |
| KR101957532B1 (ko) * | 2010-12-01 | 2019-03-12 | 도레이 카부시키가이샤 | 접착제 조성물, 접착제 시트 및 이들을 사용한 반도체 장치 |
| JP5229437B2 (ja) * | 2011-04-27 | 2013-07-03 | パナソニック株式会社 | 配線基板の製造方法 |
| EP2590488A4 (en) * | 2011-07-27 | 2013-10-23 | Panasonic Corp | METHOD FOR MANUFACTURING REUSABLE PULP, REUSABLE PULP AND METHOD FOR MANUFACTURING WIRING SUBSTRATE USING REUSABLE PULP |
| JP6016004B2 (ja) * | 2011-09-29 | 2016-10-26 | 日立化成株式会社 | 配線基板及びその製造方法 |
| US20140110153A1 (en) * | 2012-01-17 | 2014-04-24 | Panasonic Corporation | Wiring board and method for manufacturing the same |
| US8921703B2 (en) * | 2012-02-17 | 2014-12-30 | Htc Corporation | Circuit board, structural unit thereof and manufacturing method thereof |
| JP6413654B2 (ja) * | 2014-11-04 | 2018-10-31 | 味の素株式会社 | 回路基板及びその製造方法 |
| MY191331A (en) * | 2016-12-30 | 2022-06-16 | Intel Corp | Substrate with gradiated dielectric for reducing impedance mismatch |
| US20190172775A1 (en) * | 2017-12-04 | 2019-06-06 | Canon Components, Inc. | Flexible substrate and electronic device |
-
2019
- 2019-09-10 JP JP2019164167A patent/JP7031955B2/ja active Active
-
2020
- 2020-06-03 CN CN202080062185.2A patent/CN114342574B/zh active Active
- 2020-06-03 US US17/634,115 patent/US20220322534A1/en active Pending
- 2020-06-03 EP EP20862580.6A patent/EP3996474A4/en not_active Withdrawn
- 2020-06-03 WO PCT/JP2020/021855 patent/WO2021049106A1/ja unknown
- 2020-06-03 KR KR1020227005777A patent/KR20220061099A/ko active Search and Examination
- 2020-06-09 TW TW109119339A patent/TW202112197A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246751A (ja) * | 2001-02-19 | 2002-08-30 | Matsushita Electric Ind Co Ltd | 回路形成基板および回路形成基板の製造方法 |
| JP2005158974A (ja) * | 2003-11-25 | 2005-06-16 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法及び多層プリント配線板製造用シート材 |
| JP2015026689A (ja) * | 2013-07-25 | 2015-02-05 | 富士通株式会社 | 回路基板、回路基板の製造方法及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7031955B2 (ja) | 2022-03-08 |
| EP3996474A1 (en) | 2022-05-11 |
| KR20220061099A (ko) | 2022-05-12 |
| WO2021049106A1 (ja) | 2021-03-18 |
| US20220322534A1 (en) | 2022-10-06 |
| CN114342574B (zh) | 2024-03-12 |
| EP3996474A4 (en) | 2022-09-07 |
| TW202112197A (zh) | 2021-03-16 |
| CN114342574A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
| JP5223949B2 (ja) | 回路基板およびその製造方法 | |
| WO2001045478A1 (fr) | Carte a circuit imprime multicouche et procede de production | |
| JP2009302563A (ja) | 電子部品内蔵型多層基板の製造方法及び電子部品内蔵型多層基板 | |
| JP2011159855A (ja) | 局所多層回路基板、および局所多層回路基板の製造方法 | |
| JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
| JP2016134624A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
| JP2010226075A (ja) | 配線板及びその製造方法 | |
| JP2004007006A (ja) | 多層配線基板 | |
| WO2015010400A1 (zh) | 印制电路板子板及印制电路板的制造方法和印制电路板 | |
| WO2021049106A1 (ja) | 回路基板、回路基板の製造方法、及び電子機器 | |
| KR101205464B1 (ko) | 인쇄회로기판 제조방법 | |
| JP2010283300A (ja) | 突起電極付き配線基板及び突起電極付き配線基板の製造方法 | |
| KR100734244B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| JP2019067864A (ja) | プリント配線板の製造方法 | |
| KR20060134512A (ko) | 임베디드 인쇄회로기판 제조방법 | |
| JP2012186270A (ja) | 半導体パッケージの製造方法 | |
| JP5836019B2 (ja) | 部品内蔵基板およびその製造方法 | |
| JP5533596B2 (ja) | プリント配線板の製造方法、プリント配線板及び電子機器 | |
| JP5061673B2 (ja) | 回路基板と回路基板の製造方法 | |
| KR100888562B1 (ko) | 능동소자 내장형 인쇄회로기판 제조 방법 | |
| JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP2012191101A (ja) | 回路基板の製造方法 | |
| JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
| TW202147931A (zh) | 電路基板、電路基板的製造方法及電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200323 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210511 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210709 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220221 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7031955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |