JP5223949B2 - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP5223949B2
JP5223949B2 JP2011134875A JP2011134875A JP5223949B2 JP 5223949 B2 JP5223949 B2 JP 5223949B2 JP 2011134875 A JP2011134875 A JP 2011134875A JP 2011134875 A JP2011134875 A JP 2011134875A JP 5223949 B2 JP5223949 B2 JP 5223949B2
Authority
JP
Japan
Prior art keywords
substrate
circuit board
opening
inter
connection sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011134875A
Other languages
English (en)
Other versions
JP2011176381A (ja
Inventor
貴之 北
雅昭 勝又
禎志 中村
航太 深澤
計広 古郡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011134875A priority Critical patent/JP5223949B2/ja
Publication of JP2011176381A publication Critical patent/JP2011176381A/ja
Application granted granted Critical
Publication of JP5223949B2 publication Critical patent/JP5223949B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24893—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including particulate material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体等の部品を実装するために設けられたキャビティ構造を有する多層の回路基板の製造方法および回路基板に関するものである。
近年、電子機器の小型薄型化および高機能化の進展に伴い、電子機器の電子回路を構成する回路基板へも高い配線収容性が要求されてきた。特に実装密度の向上において、マザーボードと呼ばれる多層プリント配線板上に半導体等の部品が実装された回路基板をさらに実装する形態も増加してきた。
また、携帯電話やデジタルスチールカメラ等の小型電子機器、あるいはＲＦ等各種モジュールやＬＥＤに関連する電子部品の実装において、電子部品実装後の実装回路板の高さを低減することのできるキャビティ構造を有する多層の回路基板に関心が集まり、通称ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）と呼ばれる低温焼成積層セラミックス基板や樹脂成形による立体回路基板等のキャビティ構造または部品内蔵構造を有する多層の回路基板も注目されてきた。
図１０Ａに従来のセラミック製の回路基板の断面図を示す。
従来のＬＴＣＣ等のセラミック基板の断面構造は、図１０Ａに示すような多層の回路基板であり、セラミックス基材に配線導体あるいは打ち抜かれた穴あるいはキャビティ部となる開口５５が形成されたグリーンシート５０を複数枚積層し、焼成して形成されるものである。この場合、通常、低温焼成セラミックスの場合は９００℃以下、ガラスセラミック基板は１０００℃以下で焼成する。
また、図１０Ｂに従来の樹脂製の回路基板の断面図を示す。
従来の樹脂成形による立体型の多層の回路基板は、図１０Ｂに示すようなものであり、樹脂成形は、下側の基板５２の上にモールド樹脂層５１を形成し、それを金型等で樹脂を熱溶融させ、その表面に配線回路をメッキにより形成している場合が一般的である。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１、特許文献２が知られている。
特開平９−１９９８２４号公報 特開２００７−５９８４４号公報
しかしながら、上記のセラミック製の基板は、低温焼成セラミックスの場合でも９００℃付近の高温で焼結する必要があり、これによるグリーンシートの収縮の影響により、寸法精度及び回路の精度を確保することが難しいという問題があった。
さらに、キャビティ構造の形成を含めて、製造リードタイムが長く、製造コストも比較的割高になってしまうという問題があった。
また、樹脂成形によりキャビティ構造を形成する多層の回路基板の場合、成形前に導通孔を形成すると、成形時の樹脂の流れを要因とする導通孔の変形により、回路間の絶縁劣化や短絡が発生する可能性がある。そこで、全層をインナービアホール（ＩＶＨ）構造とする層間接続の技術において、プロセス上あるいは構造上の課題があった。これを解決するために、樹脂成形後に非貫通孔あるいは貫通孔を設け、導電性めっきまたは導電物質により導通孔を形成する方法も考えられたが、小径孔に対応することが困難であり、近年要求される微細な仕様を実現するのは困難であるという問題があった。
また、上記のセラミック基板や樹脂成形による回路基板の膨張係数と、基板を実装搭載するマザーボード（多層プリント配線板等）の膨張係数とは、その値が大きく異なり、それら基板をマザーボードに実装することにおいて、種々の制約を受けることも多かった。
そこで、従来においては、マザーボードとしての多層プリント配線板と実質的に同様の材料を用いた複数の回路基板をプリプレグシート等の接着層を介して積層し、キャビティ構造を備えた多層の回路基板も開発されていた。なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１、特許文献２が知られている。
しかしながら、上記従来のプリプレグシートを用いた多層の回路基板においては、回路基板間の接着強度は確保できるものの、それらを加熱加圧する際に、接着層であるプリプレグシートからキャビティ内部への樹脂の流れ出しが発生し、キャビティに部品を実装する場合の不具合が発生する可能性があり、前述の樹脂成形の回路基板と同様に、樹脂の流れが生じるため、全層をＩＶＨ接続することは、構造上および製造プロセス上においても極めて困難であった。
本発明の回路基板の製造方法は、開口部を有し、表層に回路と絶縁被膜層とが形成された上側基板を作成するステップと、表層に回路と絶縁被膜層とが形成された下側基板を作成するステップと、開口部を有する基板間接続シートに、貫通孔に導電性ペーストが充填された導通孔を作成するステップと、前記下側基板と前記基板間接続シートと前記上側基板とを積層し加熱加圧するステップとを備え、前記絶縁被膜層は、前記上側基板または前記下側基板の前記基板間接続シートと積層接着する側の面に凸状に点在して形成され、前記基板間接続シートの開口部の面積を前記上側基板の開口部の面積より大きく形成することを特徴とする。
また、本発明の回路基板の構成において、開口部を有し表層に回路と絶縁被膜層とを備えた上側基板と、表層に回路と絶縁被膜層とを備えた下側基板とが、開口部を有し層間接続用の導通孔を備えた基板間接続シートを介して積層され、前記上側基板の開口部と前記基板間接続シートの開口部とでキャビティを構成し、前記絶縁被膜層は、前記上側基板または前記下側基板の前記基板間接続シートと積層接着する側の面に凸状に点在して形成され、前記基板間接続シートの開口部の面積は前記上側基板の開口部の面積より大きく形成されていることを特徴とする。
上記の本発明の構成により、絶縁被膜層は、上側基板および下側基板の基板間接続シートと積層接着する側の面に凸状の絶縁被膜層として点在して形成され、前記凸状の絶縁被膜層は、前記基板間接続シートの接着層に圧入されていることにより、基板間接続シートに対する投錨効果を高め樹脂の流れ出しと基板間接続シートに形成された導通孔の変形等を防止し、上側基板と下側基板との層間の接着強度をより高めることができる。
また、基板間接続シートの開口部の面積を前記上側基板の開口部の面積より大きく形成することにより、基板間接続シートの樹脂の流れ出しに対するクリアランスを確保するとともに、前述の上側基板の開口部の端部に形成したソルダレジストに嵌合させ、基板間接続シートの樹脂の流れ出しを防止する効果を有する。
このことから、焼成ステップや樹脂成形ステップを経ることなく、凹状のキャビティ部の形成と高い層間接続信頼性を有する全層ＩＶＨ構造を有する回路基板を提供することができる。
本発明の実施の形態１における回路基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における回路基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における回路基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における回路基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における回路基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における回路基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における回路基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における上側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における上側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における上側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における上側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における上側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における上側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における上側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における上側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における上側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における上側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における下側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における下側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における下側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における下側基板の製造方法を示すための回路基板の断面図 本発明の実施の形態１における接続シートの製造方法を示すための回路基板の断面図 本発明の実施の形態１における接続シートの製造方法を示すための回路基板の断面図 本発明の実施の形態１における接続シートの製造方法を示すための回路基板の断面図 本発明の実施の形態１における接続シートの製造方法を示すための回路基板の断面図 本発明の実施の形態１における接続シートの製造方法を示すための回路基板の断面図 本発明の実施の形態１における接続シートの製造方法を示すための回路基板の断面図 本発明の実施の形態１における接続シートの製造方法を示すための回路基板の断面図 本発明の実施の形態１における接続シートの製造方法を示すための回路基板の断面図 本発明の実施の形態１における接続シートの製造方法を示すための回路基板の断面図 本発明の実施の形態１における回路基板の製造方法を示すための回路基板の断面図 本発明の実施の形態２における回路基板の製造方法を示すための回路基板の断面図 本発明の実施の形態２における回路基板の製造方法を示すための回路基板の断面図 本発明の実施の形態２における回路基板の製造方法を示すための回路基板の断面図 本発明の実施の形態２における回路基板の断面図 従来のセラミック製の回路基板の断面図 従来の樹脂製の回路基板の断面図
（実施の形態１）
本実施の形態においては、初めに本発明の基本的な構造を説明し、次に本発明を構成する要素と他の事例について説明する。
図１Ｅは、本発明による回路基板の断面図である。積層基板である下側基板２の上に、キャビティ１１を有する積層基板である上側基板１が重なって構成されている。
第一番目に、基本的な製造プロセスについて説明する。
図１Ａ〜図１Ｅ、図２Ａ、図２Ｂは本発明の実施の形態１における回路基板の製造方法を示すための回路基板の断面図である。
まず、図１Ａに示すように、表層に回路が形成された上側基板１と下側基板２とを作成し準備する。上側基板１と下側基板２とは、共に貫通孔２３に導電性ペースト２４が充填された導通孔を備え、導通孔を介して両面表層の回路が層間接続されている。
次に、図１Ｂに示すように、貫通孔に導電性ペースト２４が充填された基板間接続シート３を作成し準備する。このとき、基板間接続シート３は、絶縁樹脂が半硬化のＢステージ状態である。
上記の上側基板１および基板間接続シート３は、それぞれその中央部を含む領域に一定面積の開口部５、開口部６を有した構造である。接着層４を備えた基板間接続シート３は、上側基板１および下側基板２とは異なる材料で構成されている。また、基板間接続シート３は、Ｂステージ状態の基板材料に形成された貫通孔に導電性ペーストが充填された導通孔を備え、基板の接着と層間の電気的接続の機能を有している。なお、上側基板１、下側基板２、基板間接続シート３の構成およびそれを準備するための製造方法の詳細については後述する。
次に、図１Ｃに示すように、下側基板２、基板間接続シート３、上側基板１の順に積層し、加熱加圧（真空熱プレス）して成形硬化させて、基板間接続シート３を介して下側基板２と上側基板１とを接着し、図１Ｄに示すように多層の回路基板１０を形成する。上側基板１の開口部５および基板間接続シート３の開口部６は、同じ位置の上下に略同等の大きさで構成され、回路基板１０のキャビティ１１部分となる。
次に、図１Ｅに示すように、上側基板１と下側基板２の表面の接続電極等の一部の回路パターンを除く領域に絶縁被膜層としてのソルダレジスト７を選択的に形成し、その後露出した導体にニッケル及び金めっきを施す。すなわち、上側基板１と下側基板２の表面の一部を除く領域に絶縁被膜層を選択的に形成するステップの後、露出した前記表面に金めっき層を形成するステップを行う。
なお、本事例においては、ソルダレジスト７の形成を図１Ｅに示すステップで行ったが、図１Ａの準備ステップで形成することも可能であり、その詳細は後述する。
なお、図１Ｃの熱プレスによる加熱加圧のステップは、開口部５，６が存在することにより、特に上側は、図２Ａに示すクッション材８を介して、図２Ｂに示すＳＵＳ板８ｂで挟持して行うことが望ましい。クッション材８は、表層に離型層８ａを備えたシリコンゴムやブチルゴム等が適している。
上記のクッション材８は、真空熱プレス装置が昇温する過程で流動し、図２Ｂに示すように、開口部５，６の空洞部（キャビティ１１）に加圧注入し、被積層物の全面を均一に加圧する。また、離型層８ａとシリコンゴムやブチルゴム等との間に流動性材料を備えたクッション材を用いることも可能である。また、開口部５，６の容積とほぼ同じ体積の凸部を備えた型を用いて加熱加圧することも可能である。
第二番目に、図１Ａのステップにおいて準備された上側基板１の構成とプロセスについて以下に説明する。図３Ａ〜図３Ｆ、図４Ａ〜図４Ｃは本発明の実施の形態１における上側基板の製造方法を示すための回路基板の断面図である。
まず、図３Ａにおいて、２１は３００×２５０ｍｍ、厚さ約１００μｍのＢステージ状態の基板材料としてのプリプレグシート（以下プリプレグと称する）であり、例えばガラス織布の基材に熱硬化性エポキシ樹脂を含浸させた複合材料などが用いられ、マザーボードと呼ばれるプリント配線板にも使用されるものである。離型フィルム２２ａ、２２ｂは、片面にＳｉ系の離型剤を塗布した厚さ約１２μｍのプラスチックシートであり、例えばポリエチレンテレフタレートが用いられる。
次に、図３Ｂに示すように、両面に離型フィルム２２ａ、２２ｂが接着されたプリプレグ２１の所定の箇所にレーザー加工法などを利用して貫通孔２３を形成する。次に、図３Ｃに示すように、貫通孔２３に導電性ペースト２４を充填する。充填方法としては、印刷機（図示せず）を用いて導電性ペースト２４を離型フィルム２２上に直接印刷することにより行う。この時、離型フィルム２２は印刷マスクの役割と、プリプレグ２１の表面の汚染防止の役割を果たしている。
次に、図３Ｄに示すように、プリプレグ２１の両面から離型フィルム２２を剥離する。次に、図３Ｅに示すように、プリプレグ２１を金属はく２５ａ、２５ｂで挟み込むように積層する。次に、図３Ｆに示すように、熱プレスで全面を加熱加圧し、プリプレグ２１を硬化する。このとき、導電性ペースト２４が圧縮されて両面の金属はく２５ａと金属はく２５ｂとは電気的に接続される。
次に、図４Ａに示すように、銅箔等の金属はく２５ａと金属はく２５ｂとを選択的にエッチングして回路パターン２６が形成された２層の回路基板２０を得る。そして、図４Ｂに示すように、中央部を含む領域に一定面積（１０ｍｍ×１０ｍｍ）の開口部５を形成する。開口部５の形成方法は、図４Ａのステップにおいて中央部の金属はく２５ａ、２５ｂを選択的にエッチングした後、レーザー加工にて切断除去する方法や、金型により打ち抜き加工する方法、あるいはエンドミルによるルータ加工で行う方法などがある。
なお、開口部５が形成された上側基板１を図１Ａのステップにて準備した基板とすることも可能であるが、より望ましい形態として図４Ｃに示すように絶縁被膜層としてのソルダレジスト７を形成したものを上側基板１とし、これを図１Ｃのステップで積層する方法もある。この方法の利点は、上側基板１が平面形態である段階でソルダレジストを形成することによる製造工程上の容易性や生産性の確保のほかに、以下に説明する形態を採用することができるという点である。
図４Ｄに、その要部を拡大した断面図を示す。図に示すように、上側基板１としての回路基板２０の図面上側の接続電極等の回路パターン２６を除く略全域に絶縁被膜層としての写真現像型（フォト）のソルダレジスト７を形成する。回路基板としての機能は少なくともソルダレジスト７を形成することで満たすことができるが、開口部５の端面にもソルダレジスト７ａを形成することが望ましい。開口部５の端面へのソルダレジストの塗布は、静電塗布、ロールコーター、ディップコーター等の方法により行うことができる。
さらに、基板間接続シート３に接する面（図面下側）には、基板間接続シート３の導通孔が形成されていない部分に直径約５０〜１００μｍの凸状のソルダレジスト７ｂを点在させた形態で形成する。また、開口部５の端から一定の範囲にソルダレジスト７ｃを形成する。ソルダレジスト７ａは、端面からの吸湿を防止するとともに、基板材料の端面から発生する塵を防止する。ソルダレジスト７ｂは、基板間接続シート３に対する投錨効果と基板間接続シート３に形成された導通孔の変形等を防止し、ソルダレジスト７ｃとともに基板間接続シート３の樹脂の流れ出しを防止する。
上記の説明は、上側基板１（図面下側／接触面）におけるものであるが、下側基板２の基板間接続シート３に接する面にも凸状ソルダレジスト７ｂを形成することが望ましい。ただし、下側基板２が開口部を設けない場合は、ソルダレジスト７ｃは不要である。
このソルダレジスト７ｂにより、図１Ｃのステップにおける上側基板１、下側基板２の熱膨張の違いによる基板間接続シート３の変形に対応することが可能となり、上側基板１、下側基板２との導通接続を維持することができる。特に、織布や不織布等の芯材を含まない基板間接続シート３においては、凸状ソルダレジスト７ｂの存在は有効であり、導通ランド用の回路パターン径よりも小径で形成することで効果を高めることができ、凸状のソルダレジスト７ｂの存在により基板間接続シート３と上側基板１、下側基板２との接着強度を高めることができる。
なお、図４Ｄにおいて、図面上側のソルダレジスト７の形成は適正露光量で行うのに対し、図面下面のソルダレジスト７ｂはオーバー露光条件で行うことが望ましい。これにより、凸状のソルダレジスト７ｂを台形状または楔状に形成することができる。従って、凸状のソルダレジスト７ｂが基板間接続シート３の接着層に圧入されることにより、しっかりと食い込んで動かない投錨効果をより高めることができる。
また、基板間接続シート３を構成する接着層４は、低流動性であり、かつ上側基板１、下側基板２は完全に硬化されたＣステージ状態の基板であるため、層間の接着強度をより高める必要がある。この場合、特に凸状のソルダレジスト７ｂを構成する樹脂と接着層４中の樹脂とを同系統とすることにより接着の強度に対し更に効果的である。
また、通常ソルダレジストの形成ステップは、露光・現像の後、加熱による本硬化あるいはポストＵＶ硬化のステップがあるが、本実施の形態におけるソルダレジストは、露光の後現像のみに留め、基板間接続シート３と上側基板１、下側基板２との熱プレスのステップで上記の本硬化を兼ねることもできる。この場合の利点は、接着層４中の樹脂と凸状のソルダレジスト中の樹脂成分との融合密着が高まり、特に両樹脂が同系統である場合、層間の接着強度をより高めることができる。
次に、下側基板２の構成と製造プロセスについて説明する。即ち、図１Ａのステップにおいて準備された下側基板２の構成とプロセスについて以下に説明する。図５Ａ〜図５Ｄは製造方法を示すための下側基板の断面図である。
まず図５Ａに示すように、図３Ａ〜図３Ｆ、図４Ａ〜図４Ｄのステップを用いて形成した２層の回路基板２０を準備する。次に、図３Ａ〜図３Ｄに示した製造方法を用いて作製したプリプレグ３１を２枚と金属はく３５を２枚とを用意する。それらを、図５Ｂに示すように、位置決めステージ（図示せず）上に金属はく３５とプリプレグ３１を載置して、その上に回路基板２０を内層用のコア基板として積層し、さらにプリプレグ３１、金属はく３５を積層する。これらを仮接着して固定された積層構成物として作成する。
次に図５Ｃに示すように、上記の積層構成物を熱プレスで全面を加熱加圧して成形硬化させて、プリプレグ３１と金属はく３５および回路基板２０とを接着し、多層構成を形成する。この際、導電性ペースト３４が圧縮されて表裏の金属はく３５は導電性ペースト３４により内層の回路基板１０の回路パターンと電気的に接続される。そして、図５Ｄに示すように、金属はく３５をエッチングなどで選択的に除去することで回路パターン３６を形成し、４層の多層の回路基板３０が完成する。
なお、４層以上に多層化する場合には、４層以上の多層の回路基板を内層用のコア基板として上記ステップを繰り返せばよい。
また、他の事例としては、表層に回路を有する両面あるいは多層の配線基板（本発明の回路基板を含む）の２枚を、貫通孔に導電性ペーストが充填された層間接続用の導通孔を備えたプリプレグとを介して多層の回路基板とする場合もある。
また、表層の回路は導電性めっきにより形成された導通孔により、コア基板としての内層の回路基板１０と層間接続することで多層の配線基板を構成することも可能である。コア基板としての内層基板は、導電性めっきにより形成された導通孔により表裏または層間接続されているものであってもよい。特に、貫通孔、めっきスルーホールを備えた基板を採用することにより、放熱性を高めることができる。
次に、基板間接続シート３の構成とプロセスについて説明する。即ち、図１Ｂのステップにおいて準備された基板間接続シート３の構成とプロセスについて以下に説明する。図６Ａ〜図６Ｈは製造方法を示すための基板間接続シート３の断面図である。
図６Ａに示すように、キャリアフィルム４２上に厚さ約１００μｍの（多機能）有機系の接着層４１が形成された３００×２５０ｍｍのサイズのシート材料を準備する。なお、接着層４１の厚さは、３０〜３００μｍの範囲から選定することも可能である。本発明者は、５０μｍ、１００μｍ、２００μｍを用いた場合を確認しており、部品実装後の部品の高さに応じて、本実施の形態においては、接着層４１の厚さを約１００μｍの場合について説明する。
シート材料の構成は、キャリアフィルム４２としてのＰＥＴ（ポリエチレンテレフタレート）上に、接着層４１としてフィラーが高い含有率で充填された熱硬化性樹脂層が形成されたものであり、具体的にはフィラーとしてのシリカやアルミナ等の無機物の粉体を５５〜９０ｗｔ％のエポキシ樹脂と混ぜたものであって、芯材としてのガラス織布等の基材は用いていない。
このため、シート材料の縦横厚さ方向の熱膨張係数は、通常のガラスエポキシ積層板の熱膨張係数に比較して低く、特に本実施の形態のシート材料の厚さ方向のガラス転移温度よりも低い状態での膨張係数α１は１２ｐｐｍ／℃であり、上側基板１、下側基板２の材料であるガラス布エポキシ樹脂のプリプレグシートは、厚さ方向の膨張係数α１は６５ｐｐｍ／℃である。また、シート材料はフィラーが高い割合で充填されているため低流動性であり、さらに低流動性を確保するために、必要に応じてゴム系の材料を混ぜてもよい。
次に、図６Ｂに示すように、シート材料の中央部を含む領域に一定面積の開口部６を形成する。開口部６の形成は、製造ステップにおけるハンドリングを考慮してキャリアフィルム４２が存在しているときに行うのが好ましい。開口部６の形成は、金型を用いた打ち抜き加工も可能であるが、好ましくは、レーザー加工にて切断除去する。特に、本実施の形態における接着層４１がエポキシ樹脂を主剤とし、シリカやアルミナ等をフィラー分として重量比５５％以上含む構成の場合、波長９．４〜１０．６μｍの炭酸ガスレーザーを用いて切断除去することで、切断端面の樹脂の流動を抑制することができる。そのメカニズムは、レーザーの加工エネルギーが接着層４１中のフィラーに吸収され、熱に変換されることによりエポキシを変性し、核としてのフィラーと変性した熱硬化性樹脂とにより構成される変質層が切断端面に沿って形成されるというものである。
これにより、図１Ｄのステップにおける加熱加圧の際、基板間接続シート３の端面からの樹脂の流れ出しを防止するとともに、導通孔のビア倒れ等の変形を防ぐことができる。また、切断端面はレーザー加工熱により加工面を変質させることによって、外界からの吸湿を防止することができる。これにより高温高湿における電気絶縁性を維持するあるいは高めることができる。さらに開口部６の端面からのフィラーや樹脂成分の脱落等によりゴミの発生を防止することもできる。
また、開口部６の面積は、図４Ｂのステップで形成した上側基板１の開口部５の面積より大であることが望ましい。開口部５が一辺Ａ（ｍｍ）の正方形であれば、開口部６は一辺（Ａ＋ａ）（ｍｍ）の正方形とし、ａの値はＡの０．５〜１．０％に設定することが望ましい。例えば、開口部５が一辺１０ｍｍの正方形である場合、開口部６は５０〜１００μｍの範囲で開口部５よりも広く形成する。これにより、基板間接続シート３の樹脂の流れ出しに対するクリアランスを確保するとともに、前述の上側基板１の開口部５の端部に形成したソルダレジスト７ｃに嵌合させ、基板間接続シート３の樹脂の流れ出しを防止する効果を有する。
次に、図６Ｃに示すように、シート材料のキャリアフィルム４２の反対側に離型フィルム４２ａをラミネートする。なお、離型フィルム４２ａは、シート材料のキャリアフィルム４２上を含む両面にラミネートすることも可能であるが、本実施の形態においては、片面にラミネートする方法を採用した。離型フィルム４２ａは、片面にＳｉ系の離型剤を塗布した厚さ約１２μｍのプラスチックシートであり、例えばポリエチレンテレフタレートが用いられる。
次に、図６Ｄに示すように、キャリアフィルム４２を剥離する。次に、図６Ｅに示すように、キャリアフィルム４２を剥離した面に離型フィルム４２ｂを真空ラミネート装置を用いて真空状態でラミネートすることによって、図に示したように開口部６において、離型フィルム４２ａ、４２ｂが接触した接触部４５を形成する。
なお、真空ラミネート装置はラミネートロール（図示せず）を備え、これより離型フィルム４２ａ、４２ｂを加熱加圧しながらシート材料にラミネートすることが可能である。この際、本実施の形態においては、真空状態でラミネートするため、離型フィルムの接触部４５は開口部６内に窪み、この部分はラミネートロールにて加熱加圧されることなく、真空圧のみで接触した状態を保つことができる。これにより、後述する図６Ｈに示すステップにおいて離型フィルム４２ａ、４２ｂの剥離を容易に行うことができる。
さらに、開口部６に接触部４５が設けられることにより、接着層４１の剛性を高めることができ、後工程であるレーザー穴加工やペースト充填等のステップにおけるシート材料のハンドリングを容易に行うことができる。
なお、ラミネートロールを備えた真空ラミネート装置を用いた事例を示したが、真空プレス装置を用いて離型フィルムをシート材料にラミネートすることも可能である。この場合においても、真空状態で行えば、開口部６に接触部４５を設けることができる。
また、上記の図６Ｄにおいて、キャリアフィルム４２を一旦剥離したのち、図６Ｅのステップにおいて離型フィルム４２ｂをラミネートするステップの意図は、真空ラミネート後の接触部４５を形成するためである。前述のハンドリング性を高めることのほかに、後工程のレーザー穴加工において、レーザー加工上最も適した条件とするため、同質の材料である離型フィルム４２ａ、４２ｂを両面にラミネートしたものである。
次に、図６Ｆに示すように、開口部６を除く領域にレーザー加工法などを利用して貫通孔４３を形成する。次に、図６Ｇに示すように、貫通孔４３に導電性ペースト４４を充填する。充填方法としては、図３Ｃに示すステップと実質同様に行う。次に、図６Ｈに示すように、シート材料の上下から離型フィルム４２ａ、４２ｂを剥離し、基板間接続シート３を完成する。
以上の説明では、完成した基板間接続シート３を介して上側基板１、下側基板２を積層する事例を図１に示したが、やや異なる方法を採用することもできる。図７Ａ〜図７Ｂは本発明の実施の形態１における接続シートの異なる製造方法を示すための回路基板の断面図である。図７Ａの接続シートの断面図に示すように、裏面の離型フィルム４２ｂのみを剥離し、離型フィルム４２ａが表面にラミネートされたままの状態の基板間接続シート３を準備する。次に、図７Ｂに示すように、離型フィルム４２ａを備えた面の反対面を接触面として基板間接続シート３を下側基板２上に位置決めし積層し複数の点を仮圧着する。その後真空状態でラミネートにより全面を仮圧着する。
この製造方法の意図は、本実施の形態における基板間接続シート３は、低流動でかつ剛性が高いため、複数の点による仮圧着では、熱プレスのステップの際に位置ズレする可能性もあり、それを防止するために行うものである。離型フィルム４２ａが存在することにより、充填された導電性ペーストの状態を維持することができるとともに、開口部６端部を含む基板間接続シート３の全面を下側基板２に均一に仮圧着することができる。その後、離型フィルム４２ａを剥離し、基板間接続シート３上に上側基板１を積層し、図１Ｄ以降に示すステップと同様のステップを経て回路基板を完成する。
また、真空ラミネートにより全面を仮圧着する方法とは別に熱プレスにて全面を均一に仮圧着することもできる。この場合、離型フィルム４２ａは充填された導電性ペーストの保護の他に、熱プレスの際の離型フィルムとしての役割を果たすことができる。
なお、基板間接続シート３の構造は、表層に１〜２μｍの樹脂層を備えた構成とすることもできる。この構成は、キャリアフィルム４２上に樹脂層、接着層４１、樹脂層の３層構造のシート材料を準備し、図６Ａ〜図６Ｈと同様のステップを経て形成することも可能である。また、樹脂層を備えた離型フィルムを用い、図６Ｃ〜図６Ｅのステップにおいて、加熱加圧により樹脂層を接着層４１側に転写することにより形成することも可能である。
上記の構成により、基板間接続シート３と上側基板１、下側基板２との接着強度を高めることができる。特に、樹脂層を上側基板１、下側基板２の基板材料を構成する樹脂と同系統のものにすると、さらに効果がある。また、この構成と、前述した凸状のソルダレジスト７ｃの構成とを組み合わせることにより、さらに効果を高めることもできる。
（実施の形態２）
次に、本発明の実施の形態２の回路基板の製造方法を以下に説明する。本実施例においても、基本構造は、実施の形態１と同様、積層基板である下側基板２の上に、キャビティ１１を有する積層基板である上側基板１が重なって構成されている。図８Ａ〜図８Ｃは本発明の実施の形態２における回路基板の製造方法を示すための回路基板の断面図である。まず、図８Ａに示すように、実施の形態１の図４Ａのステップを経て形成した回路基板２０と、図６Ｈのステップを経て形成した基板間接続シート３とを準備する。
次に、基板間接続シート３の片面の離型フィルム４２ｂを剥離した後、図８Ｂに示すように、上側基板１としての回路基板２０に基板間接続シート３が積層接着された基板１３を形成する。次に、図８Ｃに示すように、基板１３の中央部を含む領域に一定面積の開口部９を、ルータ加工またはパンチングにて形成する。次に、基板１３の離型フィルム４２ａを剥離する。その後、この基板の基板間接続シート３側が接するように、この基板を下側基板２に積層する。図面上では、上側基板１をひっくり返したような積層となる。以降のステップは、図１Ｄ以降のステップと同様に行う。
本実施の形態における回路基板の製造方法は次の利点を有する。芯材を含まない基板間接続シート３をＣステージ状態の上側基板１と接着することにより、製造プロセスにおけるハンドリングを容易に行うことができる。また、基板間接続シート３と上側基板１の開口部を同一ステップで形成することができるため、生産性を向上させることができる。さらに、図７の事例と同様に、離型フィルム４２ａを備えた基板間接続シート３を上側基板１の全面を仮圧着することができるため、熱プレスのステップの際の位置ズレを防止することができる。
以上の実施の形態において説明した製造方法より得られた本発明の回路基板は、図９に示すように、全層ＩＶＨ構造でかつ電子部品１２を実装することができるキャビティ１１を備え、さらに多層プリント配線板等のマザーボードへ実装できる構造である。特に、本発明の回路基板を構成する上側基板１と下側基板２はマザーボードと同じ基板材料を選択することが可能である。
また、上側基板１と下側基板２とを接続する基板間接続シート３は、その厚み方向の熱膨張係数がこれらの基板よりも低い材料で構成されるため、反り量を抑制することができ、マザーボードとの実装の信頼性を高めることができる。
また、基板間接続シート３は、低流動性の材料で構成されるため、キャビティ１１内部への樹脂の流れ出し、および樹脂流動による導通孔の変形を防止し、高い層間接続信頼性を有する全層ＩＶＨ構造を実現することができる。
さらに、本発明の回路基板の製造方法は、焼成工程、ザグリ加工工程、あるいは樹脂成形工程を経ることなく、凹状に窪んだキャビティ１１部の形成を効率的に容易に行うことができ、金型等を変更することなく、キャビティ１１に実装される電子部品の高さに応じた回路基板を提供することができる。
なお、本実施の形態においては、２層の回路基板２０を上側基板１とし、４層の回路基板３０を下側基板２として説明したが、上側基板１および下側基板２の層の数は、それに限るものではない。
また、上側基板１および下側基板２は、ガラス織布基材エポキシ樹脂含浸材料が硬化されたもので説明したが、ガラス織布に限定されるものではなく、アラミド等の不織布の基材も使用できる。含浸される樹脂もエポキシ樹脂に限定されるものではなく、基板間接続シートの使用される材料の厚み方向の熱膨張係数の比較において、本発明の意図する構成を含むものであれば、回路基板の仕様に応じて様々な樹脂を選択することが可能である。
また、上側基板と下側基板の面に選択的に形成される絶縁被膜層は、写真現像型のソルダレジストとしたが、ロードマップ等の部品配置図用の絶縁被膜材料を用いて形成することも可能である。その形態も写真現像型に限らず、感光性フィルムを用いることも可能である。さらに、インキ透孔穴の断面が台形形状のメタル版やスクリーン等を用いれば印刷法により凸状の絶縁被膜層を形成することも可能である。
また、実施の形態において説明した、基板及び金属箔やシート等の材料を積層するステップは、位置決めステージ上に静置された材料や基板の上に、位置決め用マーク（または穴）をＣＣＤなどの認識装置で認識位置決めして積層した後、ヒーターポンチで加熱加圧して、仮接着固定される工程を適宜含むものである。説明を簡潔にするため省略した。
また、開口部５を備えた状態の上側基板１と下側基板２の面方向の線熱膨張係数は、略同等とすることが望ましい。略同等とすることによって、基板間接続シート３に形成された導通孔の変形（ビア倒れ）をさらに抑制することができる。具体的には、開口部５の面積に応じて、上側基板１または下側基板２の残銅率、層数、厚み等を設定することで、実現可能となる。
さらに、接着層４として熱可塑性樹脂（ＰＰＳ／ポリフェニレンサルファイド、ＰＥＥＫ／ポリエーテルエーテルケトン、ＰＥＳ／ポリエーテルサルフォン）や熱可塑性ポリイミド等を用いてもよい。条件として、本実施の形態で例示した基板間接続シートの接着層４と同等かそれより良い低膨張率あるいはレーザー加工性、あるいは層間接着性を備えていればよい。
本発明は、近年の回路基板の多層化・高密度化の要求に対応するものである。本発明により提供される回路基板は、従来ＬＴＣＣ（低温焼成積層セラミックス基板）の代替技術として、生産性、信頼性及び製造コストの上からも有効である。ガラスエポキシ樹脂で積層構成された多層プリント配線板をマザーボードとする実装形態に適したものであり、本発明の産業上の利用可能性は大きい。
１ 上側基板
２ 下側基板
３ 基板間接続シート
４，４１ 接着層
５，６，９ 開口部
７，７ａ，７ｂ，７ｃ ソルダレジスト
８ クッション材
８ａ 離型層
８ｂ ＳＵＳ板
１０，２０，３０ 回路基板
１１ キャビティ
１２ 電子部品
１３ 基板
２１，３１ プリプレグ
２２，４２ａ，４２ｂ 離型フィルム
２３，４３ 貫通孔
２４，３４，４４ 導電性ペースト
２５ａ，２５ｂ，３５ 金属はく
２６，３６ 回路パターン
４２ キャリアフィルム
４５ 接触部

Claims (9)

  1. 開口部を有し表層に回路と絶縁被膜層とが形成された上側基板を作成するステップと、
    表層に回路と絶縁被膜層とが形成された下側基板を作成するステップと、
    開口部を有する基板間接続シートに、貫通孔に導電性ペーストが充填された導通孔を作成するステップと、
    前記下側基板と前記基板間接続シートと前記上側基板とを積層し加熱加圧するステップとを備え、
    前記絶縁被膜層は、前記上側基板の開口部の加工面である端面に形成されるとともに、前記上側基板または前記下側基板の前記基板間接続シートと積層接着する側の面に凸状に点在して形成され、
    前記基板間接続シートの開口部の面積を前記上側基板の開口部の面積より大きく形成することを特徴とする回路基板の製造方法。
  2. 前記基板間接続シートの厚み方向の熱膨張係数は、前記上側基板および前記下側基板を構成する材料の厚み方向の熱膨張係数より低いものを用いる請求項１に記載の回路基板の製造方法。
  3. 前記絶縁被膜層は、前記上側基板または前記下側基板に塗布、露光、現像を行った後、前記下側基板と前記基板間接続シートと前記上側基板とを積層し加熱加圧するステップにおいて硬化することにより形成することを特徴とする請求項１に記載の回路基板の製造方法。
  4. 前記上側基板と前記下側基板は貫通孔に導電性ペーストが充填された導通孔を作成し、前記導通孔を介して両面表層の回路を層間接続することを特徴とする請求項１に記載の回路基板の製造方法。
  5. 開口部を有する基板間接続シートに貫通孔に導電性ペーストが充填された導通孔を作成するステップは、
    キャリアフィルム上に接着層が形成されたシート材料に開口部を形成するステップと、
    前記シート材料の前記キャリアフィルムの反対側に離型フィルムをラミネートするステップと、
    前記キャリアフィルムを剥離するステップと、
    前記キャリアフィルムを剥離した面に他の離型フィルムを真空状態でラミネートし、前記開口部に両面の前記離型フィルムが接触した接触部を形成するステップと、
    穴加工し貫通孔を形成するステップと、
    前記貫通孔に導電性ペーストを充填するステップと、
    前記離型フィルムを剥離するステップと、
    を含むことを特徴とする請求項１に記載の回路基板の製造方法。
  6. 前記シート材料に前記開口部を形成するステップは、
    レーザー加工にて行うことを特徴とする請求項５に記載の回路基板の製造方法。
  7. 前記上側基板または前記下側基板は多層の基板を用い、前記表層の回路は導電性めっきにより形成した導通孔によりコア基板としての内層基板と層間接続することを特徴とする請求項１に記載の回路基板の製造方法。
  8. 開口部を有し表層に回路と絶縁被膜層とを備えた上側基板と、
    表層に回路と絶縁被膜層とを備えた下側基板とが、
    開口部を有し層間接続用の導通孔を備えた基板間接続シートを介して積層され、
    前記上側基板の開口部と前記基板間接続シートの開口部とでキャビティを構成し、
    前記絶縁被膜層は、前記上側基板の開口部の加工面である端面に形成されるとともに、前記上側基板または前記下側基板の前記基板間接続シートと積層接着する側の面に凸状に点在して形成され、
    前記基板間接続シートの開口部の面積は前記上側基板の開口部の面積より大きく形成されていることを特徴とする回路基板。
  9. 前記基板間接続シートは接着層を備え、前記絶縁被膜層を構成する熱硬化性樹脂は前記基板間接続シートの前記接着層と同じ材料であることを特徴とする請求項８に記載の回路基板。
JP2011134875A 2007-05-29 2011-06-17 回路基板およびその製造方法 Expired - Fee Related JP5223949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011134875A JP5223949B2 (ja) 2007-05-29 2011-06-17 回路基板およびその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007141535 2007-05-29
JP2007141536 2007-05-29
JP2007141535 2007-05-29
JP2007141536 2007-05-29
JP2011134875A JP5223949B2 (ja) 2007-05-29 2011-06-17 回路基板およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008539173A Division JP4935823B2 (ja) 2007-05-29 2008-05-28 回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011176381A JP2011176381A (ja) 2011-09-08
JP5223949B2 true JP5223949B2 (ja) 2013-06-26

Family

ID=40074761

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008539173A Expired - Fee Related JP4935823B2 (ja) 2007-05-29 2008-05-28 回路基板およびその製造方法
JP2011134875A Expired - Fee Related JP5223949B2 (ja) 2007-05-29 2011-06-17 回路基板およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008539173A Expired - Fee Related JP4935823B2 (ja) 2007-05-29 2008-05-28 回路基板およびその製造方法

Country Status (7)

Country Link
US (1) US8446736B2 (ja)
EP (1) EP2164311B1 (ja)
JP (2) JP4935823B2 (ja)
KR (1) KR101024166B1 (ja)
CN (1) CN101543149B (ja)
TW (1) TW200906263A (ja)
WO (1) WO2008146487A1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007038514A1 (de) * 2007-08-16 2009-02-19 Robert Bosch Gmbh Elektrische Schaltungsanordnung und Verfahren zur Herstellung einer elektrischen Schaltungsanordnung
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
TWI389279B (zh) * 2009-01-23 2013-03-11 Unimicron Technology Corp 電路板結構及其製法
EP2405727A1 (en) * 2009-04-02 2012-01-11 Panasonic Corporation Manufacturing method for circuit board, and circuit board
JP2011035045A (ja) * 2009-07-30 2011-02-17 Hitachi Chem Co Ltd 接着シートの製造方法および半導体素子搭載用多層配線板の製造方法
JP2011082429A (ja) * 2009-10-09 2011-04-21 Hitachi Chem Co Ltd キャビティ部を有する多層配線板とその製造方法
JP2011119616A (ja) * 2009-12-07 2011-06-16 Fujitsu Ltd プリント配線基板の製造方法、プリント配線基板、および電子装置
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
JP2011165842A (ja) * 2010-02-09 2011-08-25 Panasonic Corp 多層プリント配線板の製造方法
US20110216514A1 (en) * 2010-03-03 2011-09-08 Mutual-Tek Industries Co., Ltd. Combined multilayer circuit board having embedded components and manufacturing method of the same
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
CN101990371B (zh) * 2010-08-03 2012-08-22 广东达进电子科技有限公司 一种陶瓷基互联挠性电路板的制造方法
CN101990370B (zh) * 2010-08-03 2012-10-31 广东达进电子科技有限公司 一种陶瓷基刚挠结合多层电路板的制造方法
CN101990372B (zh) * 2010-08-03 2012-07-04 广东达进电子科技有限公司 一种陶瓷基互联刚性电路板的制造方法
CN101990374B (zh) * 2010-08-03 2013-02-13 广东达进电子科技有限公司 一种陶瓷基刚性电路板的制造方法
CN101990373B (zh) * 2010-08-03 2012-08-22 广东达进电子科技有限公司 一种陶瓷基互联刚挠结合多层电路板的制造方法
CN101976716A (zh) * 2010-10-21 2011-02-16 光颉科技股份有限公司 基板通孔的导电方法
CN102548253B (zh) * 2010-12-28 2013-11-06 富葵精密组件(深圳)有限公司 多层电路板的制作方法
US20130000968A1 (en) * 2011-06-30 2013-01-03 Broadcom Corporation 1-Layer Interposer Substrate With Through-Substrate Posts
US20140227498A1 (en) * 2011-09-20 2014-08-14 3M Innovative Properties Company Method, system for manufacturing a circuit board, and the circuit board thereof
JP5949220B2 (ja) * 2012-06-29 2016-07-06 株式会社村田製作所 伝送線路
JP5749235B2 (ja) * 2012-09-25 2015-07-15 パナソニック株式会社 回路部品内蔵基板の製造方法
JP6016017B2 (ja) * 2012-09-27 2016-10-26 日立化成株式会社 接着シート付きプリント配線板の製造方法及びそれを用いた貼り合せプリント配線板の製造方法
KR101258120B1 (ko) * 2012-10-09 2013-04-25 주식회사 이티엘 필름형 인쇄회로 부착방식의 led 조명 모듈.
KR101241271B1 (ko) * 2012-10-09 2013-03-15 주식회사 이티엘 필름형 인쇄회로 부착방식의 led 모듈 제조 방법
CN103227164A (zh) * 2013-03-21 2013-07-31 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN103338600A (zh) * 2013-05-10 2013-10-02 华为技术有限公司 Pcb结构及其制造方法，以及埋入器件pcb的制造方法
US9305853B2 (en) * 2013-08-30 2016-04-05 Apple Inc. Ultra fine pitch PoP coreless package
JP2015106610A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法
US9953844B2 (en) * 2014-06-09 2018-04-24 Mitsubishi Electric Corporation Manufacturing method of semiconductor package
WO2016116177A1 (en) * 2015-01-23 2016-07-28 Abb Technology Ag Method of generating a power semiconductor module
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10748854B2 (en) 2016-03-16 2020-08-18 Intel Corporation Stairstep interposers with integrated shielding for electronics packages
MY181637A (en) 2016-03-31 2020-12-30 Qdos Flexcircuits Sdn Bhd Single layer integrated circuit package
MY172923A (en) * 2016-03-31 2019-12-13 Twisden Ltd Integrated circuit package having pin up interconnect
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
CN108235558B (zh) * 2016-12-14 2020-12-01 欣兴电子股份有限公司 线路板结构及其制作方法
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
US10720338B1 (en) * 2017-11-07 2020-07-21 Honeywell Federal Manufacturing & Technologies, Llc Low temperature cofired ceramic substrates and fabrication techniques for the same
KR102092818B1 (ko) * 2018-07-18 2020-03-24 주식회사 티엘비 이형필름을 이용한 인쇄회로기판의 캐비티 형성 방법
CN109841531A (zh) * 2019-01-30 2019-06-04 深圳市志金电子有限公司 封装基板制造工艺、封装基板以及晶圆封装结构
CN109817563A (zh) * 2019-03-18 2019-05-28 昆山福烨电子有限公司 一种三层陶瓷厚膜电路的生产工艺
US10804205B1 (en) 2019-08-22 2020-10-13 Bridge Semiconductor Corp. Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
CN112423463A (zh) * 2019-08-23 2021-02-26 鹏鼎控股(深圳)股份有限公司 多层电路板及其制作方法
CN110708891B (zh) * 2019-09-25 2022-03-25 宁波华远电子科技有限公司 一种钢片嵌入式ccm模组用线路板的制备方法
JP2021141288A (ja) * 2020-03-09 2021-09-16 イビデン株式会社 配線基板及び部品内蔵配線基板
CN113950205B (zh) * 2020-07-16 2024-03-22 深南电路股份有限公司 一种电路板的加工方法、覆铜板的加工方法以及电路板
US11641720B2 (en) * 2020-09-18 2023-05-02 Unimicron Technology Corp. Circuit board and manufacturing method thereof
CN113299561B (zh) * 2021-05-21 2023-06-27 浙江集迈科微电子有限公司 一种腔底防溢胶结构的制备方法
CN113692112B (zh) * 2021-08-30 2023-03-24 维沃移动通信有限公司 电路板和电路板的制作方法

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369252A (ja) 1991-06-18 1992-12-22 Hitachi Chem Co Ltd 半導体素子搭載用装置の製造法
CN1075338C (zh) * 1993-09-21 2001-11-21 松下电器产业株式会社 电路基板连接件及用其制造多层电路基板的方法
JPH0897533A (ja) 1994-09-22 1996-04-12 Ibiden Co Ltd 電子部品搭載装置
US5629497A (en) * 1994-10-04 1997-05-13 Cmk Corporation Printed wiring board and method of manufacturing in which a basefilm including conductive circuits is covered by a cured polyimide resin lay
JPH08130372A (ja) 1994-10-31 1996-05-21 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
US5804422A (en) * 1995-09-20 1998-09-08 Shinko Electric Industries Co., Ltd. Process for producing a semiconductor package
CN1094717C (zh) * 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
JPH09199824A (ja) 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
JPH09199856A (ja) 1996-01-16 1997-07-31 Hitachi Chem Co Ltd 半導体素子搭載用キャビティー付きプリント配線板の製造方法
JPH09232761A (ja) 1996-02-20 1997-09-05 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH09266268A (ja) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置のパッケージ
US6320140B1 (en) * 1996-06-14 2001-11-20 Ibiden Co., Ltd. One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
JPH1079446A (ja) 1996-09-02 1998-03-24 Hitachi Chem Co Ltd 半導体素子搭載用多層配線板の製造方法
EP0831528A3 (en) 1996-09-10 1999-12-22 Hitachi Chemical Company, Ltd. Multilayer wiring board for mounting semiconductor device and method of producing the same
US6081426A (en) * 1996-09-18 2000-06-27 Shinko Electric Industries Co., Ltd. Semiconductor package having a heat slug
KR19980024134A (ko) * 1996-09-18 1998-07-06 모기 쥰이찌 반도체 패키지
JPH10154879A (ja) 1996-11-25 1998-06-09 Matsushita Electric Works Ltd 半導体パッケージ
KR20000057687A (ko) * 1996-12-19 2000-09-25 엔도 마사루 프린트 배선판 및 그 제조방법
TW398165B (en) * 1997-03-03 2000-07-11 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers
EP1005261B1 (en) * 1997-04-15 2003-03-05 Ibiden Co., Ltd. Adhesive for electroless plating, feedstock composition for preparing adhesive for electroless plating, and printed wiring board
JPH10303553A (ja) 1997-04-22 1998-11-13 Matsushita Electric Works Ltd プリント配線板の製造方法
JPH1117051A (ja) 1997-06-23 1999-01-22 Hitachi Chem Co Ltd 半導体素子搭載用多層配線板の製造方法及び半導体素子搭載用多層配線板製造用接着シートの製造方法
EP1893005B1 (en) * 1997-07-08 2012-02-29 Ibiden Co., Ltd. Printed wiring board and method of producing a printed wiring board
JPH1167965A (ja) 1997-08-26 1999-03-09 Hitachi Chem Co Ltd 半導体素子搭載用多層配線板の製造方法
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
WO1999060831A1 (en) * 1998-05-19 1999-11-25 Ibiden Co., Ltd. Printed circuit board and method of production thereof
CN100379832C (zh) * 1998-08-13 2008-04-09 日立化成工业株式会社 电路构件连接用的粘结剂，电路板及其制造方法
KR20070086862A (ko) * 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
MY128333A (en) * 1998-09-14 2007-01-31 Ibiden Co Ltd Printed wiring board and its manufacturing method
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
CN1182767C (zh) * 1999-05-13 2004-12-29 揖斐电株式会社 多层印刷配线板及其制造方法
EP1139705B1 (en) * 1999-09-02 2006-11-22 Ibiden Co., Ltd. Printed wiring board and method of producing the same
EP1172393B1 (en) * 1999-12-17 2007-10-31 DAICEL CHEMICAL INDUSTRIES, Ltd. Curable resin composition, process for producing the same, and coated object made with the same
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP3744383B2 (ja) * 2000-06-09 2006-02-08 松下電器産業株式会社 複合配線基板及びその製造方法
KR100797422B1 (ko) * 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
CN1460293A (zh) * 2001-04-09 2003-12-03 株式会社住友金属电设备 散热型bga封装及其制造方法
US20020189091A1 (en) * 2001-06-19 2002-12-19 Advanced Semiconductor Engineering, Inc. Method of making printed circuit board
JP3664720B2 (ja) * 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP3910045B2 (ja) * 2001-11-05 2007-04-25 シャープ株式会社 電子部品内装配線板の製造方法
EP1754986B1 (en) * 2002-04-01 2012-12-05 Ibiden Co., Ltd. Optical communication device and optical communication device manufacturing method
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
TWI233771B (en) * 2002-12-13 2005-06-01 Victor Company Of Japan Flexible rigid printed circuit board and method of fabricating the board
US20060180344A1 (en) * 2003-01-20 2006-08-17 Shoji Ito Multilayer printed wiring board and process for producing the same
EP1601017A4 (en) * 2003-02-26 2009-04-29 Ibiden Co Ltd MULTILAYER PRINTED PCB
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
US7226654B2 (en) * 2003-07-29 2007-06-05 Kyocera Corporation Laminated wiring board and its mounting structure
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
JP4193650B2 (ja) * 2003-09-18 2008-12-10 株式会社デンソー 回路基板
JP2004072124A (ja) 2003-11-04 2004-03-04 Kyocera Corp 電気素子内蔵配線基板
JP4033114B2 (ja) 2003-11-25 2008-01-16 松下電器産業株式会社 多層プリント配線板の製造方法
JPWO2005052666A1 (ja) * 2003-11-27 2008-03-06 イビデン株式会社 Ｉｃチップ実装用基板、マザーボード用基板、光通信用デバイス、ｉｃチップ実装用基板の製造方法、および、マザーボード用基板の製造方法
JP3985782B2 (ja) 2003-12-10 2007-10-03 松下電器産業株式会社 多層プリント配線板とその製造方法
JP4597686B2 (ja) 2004-02-24 2010-12-15 日本メクトロン株式会社 多層フレキシブル回路基板の製造方法
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
TWI296492B (en) * 2004-06-29 2008-05-01 Phoenix Prec Technology Corp Un-symmetric circuit board and method for fabricating the same
TW200638812A (en) * 2004-11-18 2006-11-01 Matsushita Electric Ind Co Ltd Wiring board, method for manufacturing same and semiconductor device
JP2006156432A (ja) 2004-11-25 2006-06-15 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2006160899A (ja) 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 電気絶縁性基材および配線基板の製造方法
JP2006202991A (ja) * 2005-01-20 2006-08-03 Sony Corp 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
JP2006324568A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 多層モジュールとその製造方法
JP4222351B2 (ja) 2005-08-26 2009-02-12 パナソニック電工株式会社 凹凸多層回路板モジュールの製造方法
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
US7849591B2 (en) * 2005-10-14 2010-12-14 Fujikura Ltd. Method of manufacturing a printed wiring board
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP2007310014A (ja) * 2006-05-16 2007-11-29 Shinko Electric Ind Co Ltd 配線基板の製造方法および配線基板の製造装置
JP2006313932A (ja) 2006-07-20 2006-11-16 Matsushita Electric Ind Co Ltd 多層回路基板とその製造方法
US7907801B2 (en) * 2007-01-17 2011-03-15 Ibiden Co., Ltd. Optical element, package substrate and device for optical communication
US7783141B2 (en) * 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication
US7919849B2 (en) * 2007-04-04 2011-04-05 Ibiden Co., Ltd. Package substrate and device for optical communication
US7729570B2 (en) * 2007-05-18 2010-06-01 Ibiden Co., Ltd. Photoelectric circuit board and device for optical communication
TWI393511B (zh) * 2007-05-29 2013-04-11 Panasonic Corp Dimensional printed wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
KR101024166B1 (ko) 2011-03-22
US20090175017A1 (en) 2009-07-09
KR20090010982A (ko) 2009-01-30
CN101543149A (zh) 2009-09-23
EP2164311A4 (en) 2011-03-23
CN101543149B (zh) 2011-12-28
WO2008146487A1 (ja) 2008-12-04
JP2011176381A (ja) 2011-09-08
EP2164311A1 (en) 2010-03-17
JPWO2008146487A1 (ja) 2010-08-19
US8446736B2 (en) 2013-05-21
TW200906263A (en) 2009-02-01
EP2164311B1 (en) 2012-04-18
JP4935823B2 (ja) 2012-05-23

Similar Documents

Publication Publication Date Title
JP5223949B2 (ja) 回路基板およびその製造方法
WO2010113448A1 (ja) 回路基板の製造方法および回路基板
JP4291279B2 (ja) 可撓性多層回路基板
KR100782407B1 (ko) 회로기판 제조방법
JP2008172076A (ja) 多層配線基板の製造方法
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2011040648A (ja) 回路基板の製造方法および回路基板
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP5359757B2 (ja) 多層プリント配線板の位置認識マーク
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
KR101205464B1 (ko) 인쇄회로기판 제조방법
CN114342574B (zh) 电路基板、电路基板的制造方法和电子设备
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP5347888B2 (ja) 多層プリント配線板の製造方法
JP4003556B2 (ja) プリント基板の製造方法
JP2004214273A (ja) 片面積層配線基板の製造方法
JP4239423B2 (ja) プリント基板の製造方法
JP2002094233A (ja) 回路基板の製造方法
JP2001237549A (ja) 多層配線基板およびその製造方法
JP2021012958A (ja) プリント配線板
JP2009038361A (ja) 立体プリント配線板とその製造方法
JP2009231537A (ja) 部品内蔵配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees