CN109841531A - 封装基板制造工艺、封装基板以及晶圆封装结构 - Google Patents
封装基板制造工艺、封装基板以及晶圆封装结构 Download PDFInfo
- Publication number
- CN109841531A CN109841531A CN201910090884.7A CN201910090884A CN109841531A CN 109841531 A CN109841531 A CN 109841531A CN 201910090884 A CN201910090884 A CN 201910090884A CN 109841531 A CN109841531 A CN 109841531A
- Authority
- CN
- China
- Prior art keywords
- package substrate
- conductive sheet
- manufacturing process
- accommodating chamber
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Packaging Frangible Articles (AREA)
Abstract
本发明公开了封装基板制造工艺、封装基板以及晶圆封装结构，其中，封装基板制造工艺通过将第一导电片、绝缘件以及第二导电片进行层叠压合形成母材，绝缘件上设置有用于容纳凸台的收容腔，通过对第一导电片、绝缘件和第二导电片进行加工形成引线、以及与引线一端连接的第一接线凸起和与引线另一端连接的第二接线凸起，并通过去除凸台以露出收容腔。这样，通过该封装基板制造工艺可以一次性成型具有封装线路和供晶圆嵌入封装的收容腔的封装基板，工艺简单，成本低，可实大批量制作，生产效率高，而且采用该封装基板制造工艺制成的封装基板，晶圆可以嵌入封装，使得产品整体厚度较为较薄，能够满足市场需求。
Description
技术领域
本发明涉及晶圆封装领域，尤其涉及一种封装基板制造工艺、一种封装基板以及一种采用该封装基板的晶圆封装结构。
背景技术
现有集成电路封装基板均为平面结构，晶圆封装时，晶圆是直接贴附在封装基板的表面，随着产品往精细化和轻薄化发展，现有晶圆的封装结构使得产品整体较厚，不能满足市场的需求。
发明内容
为了克服现有技术的不足，本发明的目的之一公开一种封装基板制造工艺，用以解决现有的现有晶圆的封装结构使得产品整体较厚，不能满足市场需求的问题。本发明的目的之二公开一种封装基板。本发明的目的之三公开一种晶圆封装结构，该晶圆封装结构采用上述的封装基板。
本发明的目的之一采用如下技术方案实现：
一种封装基板制造工艺，用于制造供晶圆封装的封装基板，所述封装基板制造工艺包括：
将一侧具有凸台的第一导电片和一侧具有收容腔的绝缘件以所述凸台与所述收容腔相对的方式进行层叠压合，并使所述凸台收容于所述收容腔中，将所述第二导电片层叠压合于所述绝缘件之远离所述第一导电片的一侧，制得母材；
在所述母材之对应所述收容腔的边缘制作穿孔，所述穿孔依次贯穿所述第二导电片和所述绝缘件，在所述穿孔中填充导电材料以形成用于连接所述第一导电片与所述第二导电片的引线；
对所述第二导电片进行加工以制作出环绕于所述引线一端外周的第一接线凸起，对所述第一导电片位于所述收容腔旁侧的部分进行加工以形成与所述引线另一端连接的第二接线凸起，除去所述凸台，制得封装基板半成品；
对所述封装基板半成品进行切割，制得封装基板。
作为一种改进方式，所述第一导电片由以下工序制作成型：
提供导电基片，在所述导电基片的侧面贴设第一感光膜，对应晶圆封装的位置对所述第一感光膜进行曝光显影以形成电镀避让孔；
透过所述电镀避让孔在所述导电基片上电镀铜层，电镀铜层之后，除去所述第一感光膜，制得所述第一导电片；
其中，所述铜层形成所述凸台。
作为一种改进方式，
所述导电基片为铜片；且/或，
所述第二导电片为铜片。
作为一种改进方式，
所述导电基片的厚度为12-35um；且/或，
所述第二导电片的厚度为12-35um。
作为一种改进方式，所述第一导电片和所述绝缘件的层叠压合方式为：将所述第一导电片和具有通孔的第一绝缘片以所述凸台与所述通孔相对的方式进行层叠压合，并使所述凸台收容于所述通孔中；将第二绝缘片层叠压合于所述第一绝缘片之远离所述第一导电片的一侧；
其中，所述第一绝缘片和所述第二绝缘片构成所述绝缘件，所述通孔和所述第二绝缘片围合形成所述收容腔。
作为一种改进方式，所述第一绝缘片的厚度等于所述凸台的厚度；且/或，
所述第一绝缘片为半固化聚丙烯片或半固化环氧树脂片或半固化BT树脂片；且/或，
所述第二绝缘片为半固化聚丙烯片或半固化环氧树脂片或半固化BT树脂片。
作为一种改进方式，所述第一接线凸起的制作方式为：在所述第二导电片之远离所述第一导电片的一侧覆盖第二感光膜，根据所述第一接线凸起的预设位置对所述第二感光膜进行曝光形成第一干膜，除去所述第二感光膜未曝光的部分以使第二导电片具有露出的外露部分，对所述外露部分进行蚀刻后除去所述第一干膜以形成所述第一接线凸起；且/或，
所述第二接线凸起的制作方式为：在所述第一导电片之远离所述第二导电片的一侧覆盖第三感光膜，根据所述第三接线凸起的预设位置对所述第三感光膜进行曝光形成第二干膜，除去所述第二感光膜未曝光的部分以使第一导电片具有露出的外露部分，对所述外露部分进行蚀刻后除去所述第二干膜以形成所述第二接线凸起。
作为一种改进方式，所述第二穿孔采用机械钻孔加工形成。
本发明的目的之二采用如下技术方案实现：
一种封装基板，用于供晶圆封装，所述封装基板包括绝缘基板和设置于所述绝缘基板上的导电电路，所述绝缘基板具有第一表面和与所述第一表面相背设置的第二表面，所述绝缘基板从所述第一表面朝向所述第二表面凹设有由于供晶圆封装的收容腔，所述导电电路包括第一接线凸起、第二接线凸起以及引线，所述第一接线凸起设置于所述第二表面且位于所述收容腔的旁侧，所述第二接线凸起设置于所述第一表面且位于所述收容腔的旁侧，所述引线的一端与所述第一接线凸起连接，另一端穿过所述绝缘基板并与所述第二接线凸起连接。
本发明的目的之三采用如下技术方案实现：
一种晶圆封装结构，包括晶圆、导线以及上述的封装基板，所述晶圆设置于所述收容腔中，所述导线的两端分别连通所述晶圆和所述第二接线凸起。
相比现有技术，本发明的有益效果在于：
本发明提供的封装基板制造工艺通过将第一导电片、绝缘件以及第二导电片进行层叠压合形成母材，第一导电片上设置有凸台，绝缘件上设置有用于容纳凸台的收容腔，通过对第一导电片、绝缘件和第二导电片进行加工形成引线以及与引线一端连接的第一接线凸起和与引线两端连接的第二接线凸起，并通过去除凸台以露出收容腔。这样，通过该封装基板制造工艺可以一次性成型具有封装线路和供晶圆嵌入封装的收容腔的封装基板，工艺简单，成本低，可实大批量制作，生产效率高，而且采用该封装基板制造工艺制成的封装基板，晶圆可以嵌入封装，使得产品整体厚度较为较薄，能够满足市场需求。
附图说明
图1为本发明实施例公开的封装基板制造工艺的流程示意图；
图2为本发明实施例公开的封装基板制造过程的结构变化示意图；
图3为本发明实施例公开的第一导电片制造的流程示意图；
图4为本发明实施例公开第一导电片和绝缘件的层叠压合方式示意图；
图5为本发明实施例公开的第一接线凸起、第二接线凸起以及第三接线凸起制造的流程示意图；
图6为本发明实施例公开的封装基板的结构示意图；
图7为本发明实施例公开的晶圆封装结构的结构示意图。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
请参阅图1-2，本发明实施例公开的一种封装基板制造工艺S100，用于制造供晶圆封装的封装基板，所述封装基板制造工艺S100包括：
步骤S10，将一侧具有凸台11的第一导电片10和一侧具有收容腔21的绝缘件20以凸台11与收容腔21相对的方式进行层叠压合，并使凸台11收容于收容腔21中，将第二导电片30层叠压合于绝缘件20之远离第一导电片10的一侧，制得母材100；
步骤S20，在母材100之对应收容腔21的边缘制作穿孔101，穿孔101依次贯穿第二导电片30和绝缘件20，在穿孔101中填充导电材料以形成用于连接第一导电片10与第二导电片30的引线102；
步骤S30，对第二导电片30进行加工以制作出环绕于引线102一端外周的第一接线凸起31，对第一导电片10位于收容腔21旁侧的部分进行加工以形成环绕引线102另一端外周的第二接线凸起12，除去凸台11，制得封装基板半成品200；
步骤S40，对封装基板半成品200进行切割，制得封装基板300。
本发明实施例提供的封装基板制造工艺S100，通过将第一导电片10、绝缘件20以及第二导电片30进行层叠压合形成母材100，第一导电片10上设置有凸台11，绝缘件20上设置有用于容纳凸台11的收容腔21，通过对第一导电片10、绝缘件20和第二导电片30进行加工形成引线102以及与引线102一端连接的第一接线凸起31和与引线102两端连接的第二接线凸起31，并通过去除凸台11以露出收容腔21。这样，通过该封装基板制造工艺S100可以一次性成型具有封装线路和供晶圆嵌入封装的收容腔的封装基板，工艺简单，成本低，可实大批量制作，生产效率高，而且采用该封装基板制造工艺S100制成的封装基板，晶圆可以嵌入封装，使得产品整体厚度较为较薄，能够满足市场需求。
优选地，封装基板半成品200可切割形成至少两个封装基板300，这样，采用本发明实施例提供的封装基板制造工艺S100，可通过一个母材一次性同时制造出多个封装基板300，利于封装基板300的大批量生产制造，提高封装基板300的生产效率。
优选地，第一导电片10为铜片。可以理解地，第一导电片10不局限于为采用铜片，例如采用其他的导电金属，例如金、银、铝或者采用导电硅橡胶、纳米银也是可以的。
优选地，第二导电片30为铜片。可以理解地，第一导电片10不局限于为采用铜片，例如采用其他的导电金属，例如金、银、铝或者采用导电硅橡胶、纳米银也是可以的。
优选地，第二导电片30的厚度为12-35um。
优选地，穿孔101采用机械钻孔加工形成。
请参阅图3，作为本实施例的一种改进方式，第一导电片10由以下工序制作成型：
提供导电基片40，在导电基片40的侧面贴设第一感光膜50，对应晶圆封装的位置对第一感光膜50进行曝光显影以形成电镀避让孔51；
透过电镀避让孔51在导电基片40上电镀铜层41，电镀铜层41之后，除去第一感光膜50，制得第一导电片10；其中，铜层41形成所述凸台11。
优选地，导电基片的厚度为12-35um。
请参阅图4，作为本实施例的一种改进方式，第一导电片10和绝缘件20的层叠压合方式为：将第一导电片10和具有通孔221的第一绝缘片22以凸台11与通孔221相对的方式进行层叠压合，并使凸台11收容于通孔221中；将第二绝缘片23层叠压合于第一绝缘片22之远离第一导电片10的一侧；
其中，第一绝缘片22和第二绝缘片23构成绝缘件20，通孔221和第二绝缘片23围合形成收容腔21。
以该设计方式，通过将绝缘件20设置为包括贴合设置的第一绝缘片22、第二绝缘片23，该设计方式可以有效降低空腔21的制作难度，制作空腔21时，只需将第一绝缘片22进行镂空处理，再将第一绝缘片22和第二绝缘片23进行贴合即可形成所述收容腔21，可以有效提高了产品制作精度。可以理解地，收容腔21也可以是在一整块绝缘件经过加工，例如激光雕刻或者机加工形成。
优选地，第一绝缘片22的厚度等于凸台12的厚度。该设计方式，可以使得第一绝缘片22和第二绝缘片23紧密贴合，提高产品精度和良品率。
优选地，第一绝缘片22为半固化聚丙烯片或半固化环氧树脂片或半固化BT树脂片。其中，BT树脂指的是以双马来酰亚胺(BMI)和三嗪为主树脂成分，加入环氧树脂、聚苯醚树脂(PPE)或烯丙基化合物作为改性组分所形成的热固性树脂。
优选地，第二绝缘片22为半固化聚丙烯片或半固化环氧树脂片或半固化BT树脂片。
请参阅图5，作为本实施例的一种改进方式，第一接线凸起31的制作方式为：在第二导电片30之远离第一导电片10的一侧覆盖第二感光膜60，根据第一接线凸起31的预设位置对第二感光膜60进行曝光形成第一干膜61，除去第二感光膜60未曝光的部分62以使第二导电片30具有露出的外露部分，对外露部分进行蚀刻后除去第一干膜61以形成第一接线凸起31。
作为本实施例的一种改进方式，第二接线凸起12的制作方式为：在第一导电片10之远离第二导电片30的一侧覆盖第三感光膜70，根据第二接线凸起12的预设位置对第三感光膜70进行曝光形成第二干膜71，除去第二感光膜70未曝光的部分72以使第一导电片具有露出的外露部分，对外露部分进行蚀刻后除去第二干膜71以形成第二接线凸起12。
请参阅图6，本发明实施例公开的一种封装基板400，用于供晶圆封装，封装基板400包括绝缘基板401和设置于绝缘基板401上的导电电路，绝缘基板401具有第一表面4011和与第一表面4011相背设置的第二表面4012，绝缘基板401从第一表面4011朝向第二表面4012凹设有由于供晶圆封装的收容腔4013，导电电路包括第一接线凸起4021、第二接线凸起4022、以及引线4023，第一接线凸起4021设置于第二表面4012且位于收容腔4013的旁侧第二接线凸起4022设置于第一表面4011且位于收容腔4013的旁侧，引线4023的一端与第一接线凸起4021连接，另一端穿过绝缘基板401并与第二接线凸起4022连接。该封装基板400采用上述的封装基板制造工艺S100制成，其中绝缘基板401由封装基板制造工艺S100中的绝缘件20切割制得。
请参阅图7，本发明实施例公开的一种晶圆封装结构500，包括晶圆501、导线502以及如上所述的封装基板400，晶圆501设置于收容腔4013中，导线502的两端分别连通晶圆501和第二接线凸起4022。优选地，导线502为金线。
本发明实施例公开的晶圆封装结构500，通过在封装基板400上成型用于供晶圆501嵌入封装的收容腔4013，这样，晶圆501嵌入到收容腔4013后，使得整个晶圆封装结构500整体厚度较薄，可以满足市场对产品轻薄化的需求，获得较大的市场空间。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。
Claims (10)
1.一种封装基板制造工艺，用于制造供晶圆封装的封装基板，其特征在于，所述封装基板制造工艺包括：
将一侧具有凸台的第一导电片和一侧具有收容腔的绝缘件以所述凸台与所述收容腔相对的方式进行层叠压合，并使所述凸台收容于所述收容腔中，将所述第二导电片层叠压合于所述绝缘件之远离所述第一导电片的一侧，制得母材；
在所述母材之对应所述收容腔的边缘制作穿孔，所述穿孔依次贯穿所述第二导电片和所述绝缘件，在所述穿孔中填充导电材料以形成用于连接所述第一导电片与所述第二导电片的引线；
对所述第二导电片进行加工以制作出环绕于所述引线一端外周的第一接线凸起，对所述第一导电片位于所述收容腔旁侧的部分进行加工以形成与所述引线另一端连接的第二接线凸起，除去所述凸台，制得封装基板半成品；
对所述封装基板半成品进行切割，制得封装基板。
2.根据权利要求1所述的封装基板制造工艺，其特征在于，所述第一导电片由以下工序制作成型：
提供导电基片，在所述导电基片的侧面贴设第一感光膜，对应晶圆封装的位置对所述第一感光膜进行曝光显影以形成电镀避让孔；
透过所述电镀避让孔在所述导电基片上电镀铜层，电镀铜层之后，除去所述第一感光膜，制得所述第一导电片；
其中，所述铜层形成所述凸台。
3.根据权利要求2所述的封装基板制造工艺，其特征在于，
所述导电基片为铜片；且/或，
所述第二导电片为铜片。
4.根据权利要求2所述的封装基板制造工艺，其特征在于，
所述导电基片的厚度为12-35um；且/或，
所述第二导电片的厚度为12-35um。
5.根据权利要求1所述的封装基板制造工艺，其特征在于，所述第一导电片和所述绝缘件的层叠压合方式为：将所述第一导电片和具有通孔的第一绝缘片以所述凸台与所述通孔相对的方式进行层叠压合，并使所述凸台收容于所述通孔中；将第二绝缘片层叠压合于所述第一绝缘片之远离所述第一导电片的一侧；
其中，所述第一绝缘片和所述第二绝缘片构成所述绝缘件，所述通孔和所述第二绝缘片围合形成所述收容腔。
6.根据权利要求5所述的封装基板制造工艺，其特征在于，所述第一绝缘片的厚度等于所述凸台的厚度；且/或，
所述第一绝缘片为半固化聚丙烯片或半固化环氧树脂片或半固化BT树脂片；且/或，
所述第二绝缘片为半固化聚丙烯片或半固化环氧树脂片或半固化BT树脂片。
7.根据权利要求1所述的封装基板制造工艺，其特征在于，所述第一接线凸起的制作方式为：在所述第二导电片之远离所述第一导电片的一侧覆盖第二感光膜，根据所述第一接线凸起的预设位置对所述第二感光膜进行曝光形成第一干膜，除去所述第二感光膜未曝光的部分以使第二导电片具有露出的外露部分，对所述外露部分进行蚀刻后除去所述第一干膜以形成所述第一接线凸起；且/或，
所述第二接线凸起的制作方式为：在所述第一导电片之远离所述第二导电片的一侧覆盖第三感光膜，根据所述第三接线凸起的预设位置对所述第三感光膜进行曝光形成第二干膜，除去所述第二感光膜未曝光的部分以使第一导电片具有露出的外露部分，对所述外露部分进行蚀刻后除去所述第二干膜以形成所述第二接线凸起。
8.根据权利要求1所述的封装基板制造工艺，其特征在于，所述第二穿孔采用机械钻孔加工形成。
9.一种封装基板，用于供晶圆封装，其特征在于，所述封装基板包括绝缘基板和设置于所述绝缘基板上的导电电路，所述绝缘基板具有第一表面和与所述第一表面相背设置的第二表面，所述绝缘基板从所述第一表面朝向所述第二表面凹设有由于供晶圆封装的收容腔，所述导电电路包括第一接线凸起、第二接线凸起以及引线，所述第一接线凸起设置于所述第二表面且位于所述收容腔的旁侧，所述第二接线凸起设置于所述第一表面且位于所述收容腔的旁侧，所述引线的一端与所述第一接线凸起连接，另一端穿过所述绝缘基板并与所述第二接线凸起连接。
10.一种晶圆封装结构，其特征在于，包括晶圆、导线以及根据权利要求9所述的封装基板，所述晶圆设置于所述收容腔中，所述导线的两端分别连通所述晶圆和所述第二接线凸起。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910090884.7A CN109841531A (zh) | 2019-01-30 | 2019-01-30 | 封装基板制造工艺、封装基板以及晶圆封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910090884.7A CN109841531A (zh) | 2019-01-30 | 2019-01-30 | 封装基板制造工艺、封装基板以及晶圆封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109841531A true CN109841531A (zh) | 2019-06-04 |
Family
ID=66884308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910090884.7A Pending CN109841531A (zh) | 2019-01-30 | 2019-01-30 | 封装基板制造工艺、封装基板以及晶圆封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109841531A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244028A (zh) * | 2020-01-16 | 2020-06-05 | 深圳市志金电子有限公司 | 一种封装基板制造工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101543149A (zh) * | 2007-05-29 | 2009-09-23 | 松下电器产业株式会社 | 电路基板及其制造方法 |
| CN101800184A (zh) * | 2009-02-09 | 2010-08-11 | 欣兴电子股份有限公司 | 具凹穴结构的封装基板及其制作方法 |
| CN105321915A (zh) * | 2014-08-01 | 2016-02-10 | 三星电机株式会社 | 嵌入式板及其制造方法 |
-
2019
- 2019-01-30 CN CN201910090884.7A patent/CN109841531A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101543149A (zh) * | 2007-05-29 | 2009-09-23 | 松下电器产业株式会社 | 电路基板及其制造方法 |
| CN101800184A (zh) * | 2009-02-09 | 2010-08-11 | 欣兴电子股份有限公司 | 具凹穴结构的封装基板及其制作方法 |
| CN105321915A (zh) * | 2014-08-01 | 2016-02-10 | 三星电机株式会社 | 嵌入式板及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111244028A (zh) * | 2020-01-16 | 2020-06-05 | 深圳市志金电子有限公司 | 一种封装基板制造工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333388B1 (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
| US6864121B2 (en) | Method of manufacturing circuit device | |
| CN110139505A (zh) | 一种具有局部软板分层的软硬结合板的制作方法 | |
| CN205609512U (zh) | 半导体封装体 | |
| CN108684136B (zh) | 一种埋铜块散热基板及其制作方法 | |
| CN109904079A (zh) | 封装基板制造工艺、封装基板以及芯片封装结构 | |
| CN109935521A (zh) | 封装基板制造工艺、封装基板以及芯片封装结构 | |
| CN102270589B (zh) | 半导体元件的制造方法和相应的半导体元件 | |
| CN110364496A (zh) | 一种芯片封装结构及其封装方法 | |
| CN109841531A (zh) | 封装基板制造工艺、封装基板以及晶圆封装结构 | |
| CN108538803A (zh) | 一种芯片后组装扇出型封装结构及制作方法 | |
| CN206584922U (zh) | 预包封无导线可电镀引线框架封装结构 | |
| CN107845610B (zh) | 基板结构及其制作方法 | |
| KR20110038521A (ko) | 인쇄회로기판 및 그 제조방법 | |
| CN217825568U (zh) | 一种双层柔性线路板 | |
| TW201126677A (en) | Leadframe and method of manufacturing the same | |
| CN104979298B (zh) | 一种封装基板及其制作工艺 | |
| US7071571B2 (en) | Semiconductor component having a plastic housing and methods for its production | |
| CN103824820B (zh) | 引线框区域阵列封装技术 | |
| JP2008041817A (ja) | 半導体素子収納用樹脂製中空パッケージ及び半導体装置とその製造方法並びに電子機器 | |
| CN113488454B (zh) | 封装结构及封装方法 | |
| CN213340341U (zh) | 封装结构 | |
| CN214588747U (zh) | 一种板级三维芯片封装结构 | |
| JP7316399B2 (ja) | アンテナを備えたパッケージング構造及びその製作方法 | |
| CN117156730B (zh) | 嵌入式封装基板及其制作方法、堆叠封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190604 |