CN113488454B - 封装结构及封装方法 - Google Patents

封装结构及封装方法 Download PDF

Info

Publication number
CN113488454B
CN113488454B CN202011224838.0A CN202011224838A CN113488454B CN 113488454 B CN113488454 B CN 113488454B CN 202011224838 A CN202011224838 A CN 202011224838A CN 113488454 B CN113488454 B CN 113488454B
Authority
CN
China
Prior art keywords
chip
bonding pad
substrate
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011224838.0A
Other languages
English (en)
Other versions
CN113488454A (zh
Inventor
魏瑀
王波
滕乙超
刘东亮
刘洋洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Heqing Flexible Electronic Technology Co ltd
Original Assignee
Zhejiang Heqing Flexible Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Heqing Flexible Electronic Technology Co ltd filed Critical Zhejiang Heqing Flexible Electronic Technology Co ltd
Priority to CN202011224838.0A priority Critical patent/CN113488454B/zh
Publication of CN113488454A publication Critical patent/CN113488454A/zh
Application granted granted Critical
Publication of CN113488454B publication Critical patent/CN113488454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

本申请涉及一种封装结构，包括至少两个芯片基板、至少一个导电孔及封装层，至少两个芯片基板在厚度方向上依次堆叠形成堆叠结构，芯片基板设有芯片与第一焊盘，芯片与第一焊盘连接，导电孔从一芯片基板的第一焊盘处贯通至另一芯片基板的第一焊盘处，以连接不同芯片基板的第一焊盘，封装层覆盖至少两个芯片基板形成的堆叠结构。本申请还涉及一种用于制作所述封装结构的封装方法。本申请将制作完成的芯片基板堆叠后打孔互连，可以减小封装体积，实现更高的集成度，且工艺难度低、良率高、易于量产化。

Description

封装结构及封装方法
技术领域
本申请涉及封装技术领域，具体涉及一种封装结构及封装方法。
背景技术
随着以电子计算机为核心、IC产业为基础的现代信息产业快速发展，其对更轻、更薄、更小、高可靠性、低功耗的不断追求，推动微电子封装朝着密度更高、尺寸更小的封装方式发展。根据摩尔定律，芯片的实际尺寸不断缩小，芯片的特征尺寸也要不断减小来提高集成度，而特征尺寸的减小可能带来负面效应。因此，想要通过改变芯片尺寸来达到减小封装体积的方式已变得不再实际，有必要提出一种新的封装方式来减小封装体积，实现更高的集成度。
发明内容
针对上述技术问题，本申请提供一种封装结构及封装方法，可以减小封装体积，实现更高的集成度。
为解决上述技术问题，本申请提供一种封装结构，包括至少两个芯片基板、至少一个导电孔及封装层，至少两个所述芯片基板在厚度方向上依次堆叠形成堆叠结构，所述芯片基板设有芯片与第一焊盘，所述芯片与所述第一焊盘连接，所述导电孔从一所述芯片基板的第一焊盘处贯通至另一所述芯片基板的第一焊盘处，以连接不同所述芯片基板的第一焊盘，所述封装层覆盖至少两个所述芯片基板形成的所述堆叠结构。
可选的，所述芯片基板包括电路基板、图案化的感光显影膜与图案化的金属层，所述电路基板上设有所述芯片、所述第一焊盘与第二焊盘，所述第一焊盘与所述第二焊盘连接，所述图案化的感光显影膜覆盖所述电路基板、所述芯片、所述第一焊盘与所述第二焊盘，并暴露出所述第二焊盘以及位于所述芯片的第三焊盘，所述图案化的金属层形成在所述图案化的感光显影膜上，并连接所述第二焊盘与所述第三焊盘。
可选的，所述电路基板在与所述芯片对应的位置处设有凹槽，所述芯片设置在所述凹槽中，所述凹槽的深度小于或等于所述芯片的厚度。
可选的，所述电路基板为柔性电路基板，所述芯片为柔性芯片，所述封装层为柔性封装层；和/或，所述芯片的厚度小于或等于50μm，所述芯片基板的厚度小于或等于100μm。
可选的，所述导电孔为孔壁形成有导电层的通孔或盲孔，所述导电孔的打孔直径为0.1～0.2mm，所述导电层的厚度为5～10μm。
可选的，堆叠后位于表层的所述芯片基板还设有无源器件，所述封装层覆盖所述无源器件；和/或，堆叠后位于表层的所述芯片基板设有引线键合结构，所述封装层覆盖所述引线键合结构。
可选的，相邻所述芯片基板之间通过胶层压合固定。
本申请还提供一种封装方法，包括：
a.提供至少两个芯片基板，所述芯片基板设有芯片与第一焊盘，所述芯片与所述第一焊盘连接；
b.将至少两个所述芯片基板在厚度方向上依次堆叠形成堆叠结构；
c.在所述堆叠结构上的第一焊盘处打孔，使形成的孔从一所述芯片基板的第一焊盘处贯通至另一所述芯片基板的第一焊盘处；
d.对所述孔进行金属化，形成导电孔；
e.在所述堆叠结构上形成封装层，得到封装结构。
可选的，步骤a，包括：
提供电路基板，所述电路基板上设有所述芯片、所述第一焊盘与第二焊盘，所述第一焊盘与所述第二焊盘连接；
形成图案化的感光显影膜，所述图案化的感光显影膜覆盖所述电路基板、所述芯片、所述第一焊盘与所述第二焊盘，并暴露出所述第二焊盘以及位于所述芯片的第三焊盘；
在所述图案化的感光显影膜上形成图案化的金属层，所述图案化的金属层连接所述第二焊盘与所述第三焊盘；
得到所述芯片基板。
可选的，所述电路基板为柔性电路基板，所述芯片为柔性芯片，所述封装层为柔性封装层；和/或，所述芯片基板的厚度小于或等于100μm。
可选的，步骤b，包括：
在至少一所述芯片基板的待压合面设置胶层；
将待压合的芯片基板在厚度方向上依次堆叠；
压合；
烘烤固化所述胶层。
可选的，步骤d，包括：
在所述堆叠结构的表面形成图案化的抗电镀干膜，所述图案化的抗电镀干膜暴露出待电镀区域，所述待电镀区域包括所述孔；
电镀，在所述孔的孔壁上形成导电层。
可选的，步骤d与步骤e之间，还包括：
在所述堆叠结构表层的芯片基板上设置无源器件和/或引线键合结构。
本申请的封装结构，包括至少两个芯片基板、至少一个导电孔及封装层，至少两个芯片基板在厚度方向上依次堆叠形成堆叠结构，芯片基板设有芯片与第一焊盘，芯片与第一焊盘连接，导电孔从一芯片基板的第一焊盘处贯通至另一芯片基板的第一焊盘处，以连接不同芯片基板的第一焊盘，封装层覆盖至少两个芯片基板形成的堆叠结构。本申请还涉及一种用于制作所述封装结构的封装方法。本申请将制作完成的芯片基板堆叠后打孔互连，可以减小封装体积，实现更高的集成度。
本申请的封装方法，提供至少两个芯片基板，所述芯片基板设有芯片与第一焊盘，所述芯片与所述第一焊盘连接；将至少两个所述芯片基板在厚度方向上依次堆叠；在堆叠结构上的第一焊盘处打孔，使形成的孔从一芯片基板的第一焊盘处贯通至另一芯片基板的第一焊盘处；对形成的孔进行金属化，形成导电孔；在所述堆叠结构上形成封装层，得到封装结构。本申请将制作完成的芯片基板堆叠后打孔互连，工艺难度低、良率高、易于量产化。
附图说明
图1是根据第一实施例示出的封装结构的结构示意图；
图2是根据第二实施例示出的封装结构的结构示意图；
图3是根据第三实施例示出的封装方法的流程示意图；
图4是根据第三实施例示出的封装方法的工艺示意图。
具体实施方式
以下由特定的具体实施例说明本申请的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本申请的其他优点及功效。
在下述描述中，参考附图，附图描述了本申请的若干实施例。应当理解，还可使用其他实施例，并且可以在不背离本申请的精神和范围的情况下进行机械组成、结构、电气以及操作上的改变。下面的详细描述不应该被认为是限制性的，这里使用的术语仅是为了描述特定实施例，而并非旨在限制本申请。
虽然在一些实例中术语第一、第二等在本文中用来描述各种元件，但是这些元件不应当被这些术语限制。这些术语仅用来将一个元件与另一个元件进行区分。
再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。应当进一步理解，术语“包含”、“包括”表明存在所述的特征、步骤、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、步骤、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。此处使用的术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“A、B或C”或者“A、B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A、B和C”。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。
本申请的封装结构，包括至少两个芯片基板、至少一个导电孔及封装层，至少两个芯片基板在厚度方向上依次堆叠形成堆叠结构，芯片基板设有芯片与第一焊盘，芯片与第一焊盘连接，包括但不限于直接接触电连接、通过引线进行电连接，导电孔从一芯片基板的第一焊盘处贯通至另一芯片基板的第一焊盘处，以连接不同芯片基板的第一焊盘，封装层覆盖至少两个芯片基板堆叠形成的堆叠结构。
本申请通过将制作完成的芯片基板堆叠后打孔互连，可以减小封装体积，实现更高的集成度。同时，打孔互连的方式连接可靠，不易断裂，可以提高封装的良率及使用的可靠性。
相对于通过侧面注胶、固化，将芯片整体塑封的结构，本申请的封装结构可以实现产品的柔性化。同时，相对于传统将芯片逐层累积堆叠的方式而言，本申请是先制作完各层芯片基板再进行整体堆叠，并通过导电孔实现芯片基板之间的电连接，工艺难度低，产品良率高，更具备量产化制作的优势。
以下通过不同实施例对本申请的封装结构及封装方法进行详细介绍。
第一实施例
图1是根据第一实施例示出的封装结构的结构示意图。如图1所示，本实施例的封装结构包括第一芯片基板11、第二芯片基板12、第一导电孔151、第二导电孔153与封装层16，第一芯片基板11与第二芯片基板12在厚度方向上依次堆叠形成堆叠结构，第一导电孔151、第二导电孔153分别从第一芯片基板11上不同位置的第一焊盘处垂直贯通至第二芯片基板12上不同位置的第一焊盘处，实现第一芯片基板11与第二芯片基板12之间的电连接，封装层16覆盖堆叠后的第一芯片基板11和/或第二芯片基板12，也即封装层16整体覆盖第一芯片基板11与第二芯片基板12形成的堆叠结构。
第一芯片基板11包括电路基板111、图案化的感光显影膜(Photo-ImageableCoverlay，PIC)116与图案化的金属层117，电路基板111上设有芯片112、第一焊盘与第二焊盘115，其中，以图1所示为例，第一芯片基板11上的第一焊盘包括焊盘一113与焊盘二118，第二焊盘115位于芯片112的周围。第一焊盘与第二焊盘115通过电路基板111上的布线电连接，图案化的感光显影膜116覆盖电路基板111、芯片112、第一焊盘与第二焊盘115，并暴露出第二焊盘115以及位于芯片112的第三焊盘(图未示)，图案化的金属层117形成在图案化的感光显影膜116上，并连接第二焊盘115与第三焊盘，从而使得芯片112可以与第一焊盘电连接，也即，芯片112可以直接或间接与焊盘一113和/或焊盘二118电连接。
电路基板111可以是刚性基板或柔性基板，芯片112可以是刚性芯片或柔性芯片，封装层16可以是刚性封装层或柔性封装层，柔性是指元器件具备可弯曲的能力且可弯曲程度大于一定的范围，通过改变电路基板111、芯片112、封装层16所使用的材料、厚度和/或制备工艺，可以赋予电路基板111、芯片112、封装层16刚性或柔性的特性，来满足不同领域的使用要求。
在本实施例中，电路基板111为柔性电路基板，芯片112为柔性芯片，封装层16为柔性封装层，第一芯片基板11的厚度小于或等于100μm。制作第一芯片基板11时，采用单层的柔性线路板作为电路基板111，在电路基板111上进行布线设计，留出芯片贴合区域、焊盘一113、焊盘二118和第二焊盘115，芯片贴合区可以是平面或凹槽，凹槽的深度小于或等于芯片112的厚度。接着，使用贴片机将减薄后的单颗或多颗芯片112正向贴装在电路基板111上的芯片贴合区，当芯片贴合区为凹槽时，贴装后的芯片112嵌入凹槽内，可以进一步降低整体结构的厚度，本申请使用的芯片112为裸芯片，芯片厚度小于或等于50μm。之后，在电路基板111贴好芯片112的面上贴一层感光显影膜116，厚度为20～30μm，将芯片112、布线及各焊盘包裹在感光显影膜116中。接着，使用UV曝光机对感光显影膜116进行曝光作业，再利用温度为30℃、质量浓度为1％的Na2CO3水溶液进行显影，将位于芯片112上的第三焊盘表面、第二焊盘115表面上的感光显影膜116去除，再在135℃温度下烘烤60min。然后，通过溅射镀铜(Sputtering copper plating)和电镀的方式，在感光显影膜116上镀上金属层117，厚度为5～10μm。最后，对金属层117进行图案化，制作电路图形，连接第二焊盘115与第三焊盘。
如此，通过采用柔性基板埋置芯片技术(Chip in Ploymer，CIP)，将柔性线路板制作工艺及芯片集成电路制作工艺相结合，基于柔性线路板轻、薄、柔的特性，把超薄芯片预先制作在柔性线路板上进行柔性封装，实现了超薄芯片的柔性集成封装。由于使用的是减薄后的超薄芯片，通过CIP工艺可以使超薄芯片所在的各层芯片基板厚度小于100μm，后续进行3D堆叠后的封装结构的厚度会大大降低。
第二芯片基板12的结构与第一芯片基板11的结构基本相同，可以在焊盘个数、芯片个数及布线上进行调整，以图1所示为例，第二芯片基板12上的第一焊盘包括焊盘三121、焊盘四122与焊盘五123，焊盘三121和焊盘四122对应设置在电路基板相对的两侧，且在电路基板的厚度方向上的投影重叠，阴影部分均为芯片。第二芯片基板12的其余结构不再赘述。
第一芯片基板11与第二芯片基板12之间通过胶层13压合固定，实现堆叠。压合时，可先在第一芯片基板11的待压合面设置胶层13，胶层13可采用薄膜状半固化胶，便于操作，胶层13的材料包括但不限于环氧树脂或丙烯酸，厚度为20～30μm。接着，将第一芯片基板11与第二芯片基板12在厚度方向上依次堆叠，使胶层13位于第一芯片基板11与第二芯片基板12之间，再采用真空压机压合。压合后烘烤固化胶层13即可得到堆叠结构，烘烤温度150℃，烘烤时间1h，具体可根据胶层13的材料进行调整。
第一芯片基板11与第二芯片基板12在堆叠后通过导电孔进行电连接，具体地，可采用机械钻孔或镭射钻孔的方式在堆叠后的芯片基板上进行打孔，打孔位置为第一芯片基板11与第二芯片基板12的第一焊盘处，然后对形成的孔进行金属化，即可得到导电孔。如图1所示，在本实施例中，第一导电孔151为孔壁形成有导电层152的通孔，由上至下依次连接焊盘一113、焊盘三121和焊盘四122。第二导电孔153为盲孔，由上至下依次连接焊盘二118、焊盘五123。第一导电孔151与第二导电孔153的打孔直径为0.1～0.2mm，第一导电孔151与第二导电孔153中的导电层的厚度为5～10μm，第一导电孔151与第二导电孔153的纵横比均为1:0.8～1:1。
导电层可通过电镀的方式形成于打孔后的孔壁，从而赋予打孔得到的通孔或盲孔导电性，形成第一导电孔151与第二导电孔153。具体地，在堆叠后的第一芯片基板11与第二芯片基板12的表面形成图案化的抗电镀干膜，该图案化的抗电镀干膜暴露出待电镀区域，待电镀区域包括打孔位置，之后，通过电镀在打孔位置的孔壁上形成导电层，再除去抗电镀干膜即可，优选的，导电层为铜。
封装层16可以是柔性材料或硬性材料，在形成封装层16后，如为整张制作的封装结构，则进行切割，得到单个封装结构，也即得到单颗超薄芯片的3D堆叠系统级柔性封装产品。
本实施例的封装结构具备以下有益效果：
(1)采用CIP柔性基板埋置芯片技术，基于柔性线路板轻、薄、柔的特性，将柔性线路板制作工艺及芯片集成电路制作工艺相结合，把超薄芯片制作在柔性基板上，然后进行柔性封装处理，通过曝光显影的方式将芯片表面的焊盘裸露出来，再采用微孔溅射电镀工艺，在芯片表面的柔性材料上进行电路布线，使超薄芯片的焊盘与柔性基板上的电路进行互连，从而可以实现超薄芯片的柔性集成封装；
(2)电路基板、胶层及CIP技术所使用的材料均为柔性材料，可以实现真正意义上的柔性封装，同时，由于超薄芯片也具有一定的可弯曲性，实现了整个产品的柔性化；
(3)本申请采用的堆叠方式有别于传统一层一层累积堆叠的工艺，先制作完各层包含超薄芯片的芯片基板，然后再进行整体压合，通过钻孔/电镀使超薄芯片所在的各层芯片基板之间进行互连，实现3D堆叠工艺，此种设计工艺难度低，实际制作产品良率高，更具备量产化制作的优势；
(4)本申请使用的是减薄后的超薄芯片，通过CIP工艺可以使超薄芯片所在的各层芯片基板厚度小于100μm，3D堆叠后的产品厚度大大降低。
本申请的封装结构，包括至少两个芯片基板、至少一个导电孔及封装层，至少两个芯片基板在厚度方向上依次堆叠，芯片基板设有芯片与第一焊盘，芯片与第一焊盘连接，导电孔从一芯片基板的第一焊盘处贯通至另一芯片基板的第一焊盘处，以连接不同芯片基板的第一焊盘，封装层覆盖芯片基板堆叠形成的堆叠结构。本申请还涉及一种用于制作所述封装结构的封装方法。本申请将制作完成的芯片基板堆叠后打孔互连，可以减小封装体积，实现更高的集成度。
第二实施例
图2是根据第二实施例示出的封装结构的结构示意图。如图2所示，本实施例的封装结构与第一实施例的主要区别在于，堆叠后位于表层的芯片基板21还设有无源器件211，封装层26覆盖无源器件211。无源器件211包括但不限于电阻、电容、电感等。
实际实现时，还可以在堆叠后位于表层的芯片基板21上再进行贴片制作芯片212、制作电路和第四焊盘213，将芯片212与第四焊盘213通过引线215键合。在完成贴片、引线键合及增加无源器件211后，再形成封装层26，从而可以得到一个完整的SIP(SystemInaPackage，系统级封装)结构，形成更高集成度的封装器件。
第三实施例
图3是根据第三实施例示出的封装方法的流程示意图。如图3所示，本实施例的封装方法，包括：
步骤310，提供至少两个芯片基板，芯片基板设有芯片与第一焊盘，芯片与第一焊盘连接。
可选的，步骤310，包括：
提供电路基板，电路基板上设有芯片、第一焊盘与第二焊盘，第一焊盘与第二焊盘电连接；
形成图案化的感光显影膜，图案化的感光显影膜覆盖电路基板、芯片、第一焊盘与第二焊盘，并暴露出第二焊盘以及位于芯片的第三焊盘；
在图案化的感光显影膜上形成图案化的金属层，图案化的金属层连接第二焊盘与第三焊盘；
得到芯片基板。
请参考图4(a)，第一芯片基板11包括电路基板111、图案化的感光显影膜116与图案化的金属层117，电路基板111上设有芯片112、第一焊盘与第二焊盘115，其中，以图4(a)所示为例，第一芯片基板11上的第一焊盘包括焊盘一113与焊盘二118，第二焊盘115位于芯片112的周围。第一焊盘与第二焊盘115通过电路基板111上的布线电连接，图案化的感光显影膜116覆盖电路基板111、芯片112、第一焊盘与第二焊盘115，并暴露出第二焊盘115以及位于芯片112的第三焊盘(图未示)，图案化的金属层117形成在图案化的感光显影膜116上，并连接第二焊盘115与第三焊盘，从而使得芯片112可以与第一焊盘电连接，也即，芯片112可以直接或间接与焊盘一113和/或焊盘二118电连接。
电路基板111可以是刚性基板或柔性基板，芯片112可以是刚性芯片或柔性芯片，柔性是指元器件具备可弯曲的能力且可弯曲程度大于一定的范围，通过改变电路基板111、芯片112所使用的材料、厚度和/或制备工艺，可以赋予电路基板111、芯片112刚性或柔性的特性，来满足不同领域的使用要求。
在本实施例中，电路基板111为柔性电路基板，芯片112为柔性芯片，第一芯片基板11的厚度小于或等于100μm。制作第一芯片基板11时，采用单层的柔性线路板作为电路基板111，在电路基板111上进行布线设计，留出芯片贴合区域、焊盘一113、焊盘二118和第二焊盘115，芯片贴合区可以是平面或凹槽，凹槽的深度小于或等于芯片112的厚度。接着，使用贴片机将减薄后的单颗或多颗芯片112正向贴装在电路基板111上的芯片贴合区，当芯片贴合区为凹槽时，贴装后的芯片112嵌入凹槽内，本申请使用的芯片112为裸芯片，厚度小于或等于50μm。之后，在电路基板111贴好芯片112的面上贴一层感光显影膜116，厚度为20～30μm，将芯片112、布线及各焊盘包裹在感光显影膜116中。接着，使用UV曝光机对感光显影膜116进行曝光作业，再利用温度为30℃、质量浓度为1％的Na2CO3水溶液进行显影，将位于芯片112上的第三焊盘表面、第二焊盘115表面上的感光显影膜116去除，再在135℃温度下烘烤60min。然后，通过溅射镀铜(Sputtering copper plating)和电镀的方式，在感光显影膜116上镀上金属层117，厚度为5～10μm。最后，对金属层117进行图案化，制作电路图形，连接第二焊盘115与第三焊盘。
如此，通过采用柔性基板埋置芯片技术(Chip in Ploymer，CIP)，将柔性线路板制作工艺及芯片集成电路制作工艺相结合，基于柔性线路板轻、薄、柔的特性，把超薄芯片预先制作在柔性线路板上进行柔性封装，实现了超薄芯片的柔性集成封装。由于使用的是减薄后的超薄芯片，通过CIP工艺可以使超薄芯片所在的各层芯片基板的厚度小于100μm，后续进行3D堆叠后的封装结构的厚度会大大降低。
第二芯片基板12的结构与第一芯片基板11的结构基本相同，可以在焊盘个数、芯片个数及布线上进行调整，以图4(a)所示为例，第二芯片基板12上的第一焊盘包括焊盘三121、焊盘四122与焊盘五123，焊盘三121和焊盘四122对应设置在电路基板相对的两侧，且在电路基板的厚度方向上的投影重叠，阴影部分均为芯片。第二芯片基板12的其余结构不再赘述。
步骤320，将至少两个芯片基板在厚度方向上依次堆叠形成堆叠结构。
可选的，步骤320，包括：
在至少一芯片基板的待压合面设置胶层；
将待压合的芯片基板在厚度方向上依次堆叠；
压合；
烘烤固化胶层。
请参考图4(b)与图4(c)，第一芯片基板11与第二芯片基板12之间通过胶层13压合固定，实现堆叠。压合时，可先在第一芯片基板11的待压合面设置胶层13，胶层13可采用薄膜状半固化胶，便于操作，胶层13的材料包括但不限于环氧树脂或丙烯酸，厚度为20～30μm。接着，将第一芯片基板11与第二芯片基板12在厚度方向上依次堆叠，使胶层13位于第一芯片基板11与第二芯片基板12之间，再采用真空压机压合。压合后烘烤固化胶层13即可得到堆叠结构，烘烤温度150℃，烘烤时间1h，具体可根据胶层13的材料进行调整。
步骤330，在堆叠结构上的第一焊盘处打孔，使形成的孔从一芯片基板的第一焊盘处贯通至另一芯片基板的第一焊盘处。
请参考图4(d)，可采用机械钻孔或镭射钻孔的方式在堆叠后的芯片基板上进行打孔，打孔位置为第一芯片基板11与第二芯片基板12的第一焊盘处，其中，通孔155由上至下依次经过焊盘一113、焊盘三121和焊盘四122，并贯穿第一芯片基板11与第二芯片基板12，盲孔156由上至下依次经过焊盘二118、焊盘五123，不贯穿第二芯片基板12。通孔155与盲孔156的直径均为0.1～0.2mm，纵横比均为1:0.8～1:1。
步骤340，对孔进行金属化，形成导电孔。
请参考图4(e)，在堆叠后的第一芯片基板11与第二芯片基板12的表面形成图案化的抗电镀干膜，图案化的抗电镀干膜暴露出待电镀区域，待电镀区域包括步骤330中从一芯片基板的第一焊盘处垂直贯通至另一芯片基板的第一焊盘处的孔，也即暴露出通孔155与盲孔156。之后，通过电镀在通孔155与盲孔156的孔壁上形成导电层152，再除去抗电镀干膜。优选的，导电层为铜，导电层的厚度为5～10μm。电镀后，通孔155形成的导电孔由上至下依次连接焊盘一113、焊盘三121和焊盘四122，盲孔156形成的导电孔由上至下依次连接焊盘二118、焊盘五123。
步骤350，在堆叠结构上形成封装层，得到封装结构。
请参考图4(f)，封装层16可以是柔性材料或硬性材料，覆盖第一芯片基板11的表面。在形成封装层16后，如为整张制作的封装结构，则进行切割，得到单个封装结构，也即得到单颗的超薄芯片3D堆叠系统级柔性封装产品。
本申请的封装方法，提供至少两个芯片基板，所述芯片基板设有芯片与第一焊盘，所述芯片与所述第一焊盘连接；将至少两个所述芯片基板在厚度方向上依次堆叠；在堆叠结构上的第一焊盘处打孔，使形成的孔从一芯片基板的第一焊盘处贯通至另一芯片基板的第一焊盘处；对形成的孔进行金属化，形成导电孔；在所述堆叠结构上形成封装层，得到封装结构。本申请将制作完成的芯片基板堆叠后打孔互连，工艺难度低、良率高、易于量产化。
第四实施例
本实施例与第三实施例的区别在于，在步骤340与步骤350之间，还包括：
在堆叠结构表层的柔性基板上设置无源器件和/或引线键合结构。
其中，无源器件包括但不限于电阻、电容、电感等。实际实现时，还可以在堆叠后位于表层的芯片基板上再进行贴片制作芯片、制作电路和第四焊盘，将芯片与第四焊盘通过引线键合。在完成贴片、引线键合及增加无源器件后，再形成封装层，从而可以得到一个完整的SIP结构。本实施例的其他工艺步骤请参考第三实施例的相关描述，在此不再赘述。
上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。

Claims (12)

1.一种封装结构，其特征在于，包括至少两个芯片基板、至少一个导电孔及封装层，至少两个所述芯片基板在厚度方向上依次堆叠形成堆叠结构，所述芯片基板设有芯片与第一焊盘，所述芯片与所述第一焊盘连接，所述导电孔从一所述芯片基板的第一焊盘处贯通至另一所述芯片基板的第一焊盘处，以连接不同所述芯片基板的第一焊盘，所述封装层覆盖至少两个所述芯片基板形成的所述堆叠结构；堆叠后位于表层的所述芯片基板还设有无源器件，所述封装层覆盖所述无源器件；和/或，堆叠后位于表层的所述芯片基板设有引线键合结构，所述封装层覆盖所述引线键合结构。
2.根据权利要求1所述的封装结构，其特征在于，所述芯片基板包括电路基板、图案化的感光显影膜与图案化的金属层，所述电路基板上设有所述芯片、所述第一焊盘与第二焊盘，所述第一焊盘与所述第二焊盘连接，所述图案化的感光显影膜覆盖所述电路基板、所述芯片、所述第一焊盘与所述第二焊盘，并暴露出所述第二焊盘以及位于所述芯片的第三焊盘，所述图案化的金属层形成在所述图案化的感光显影膜上，并连接所述第二焊盘与所述第三焊盘。
3.根据权利要求2所述的封装结构，其特征在于，所述电路基板在与所述芯片对应的位置处设有凹槽，所述芯片设置在所述凹槽中，所述凹槽的深度小于或等于所述芯片的厚度。
4.根据权利要求2所述的封装结构，其特征在于，所述电路基板为柔性电路基板，所述芯片为柔性芯片，所述封装层为柔性封装层；和/或，所述芯片的厚度小于或等于50μm，所述芯片基板的厚度小于或等于100μm。
5.根据权利要求1所述的封装结构，其特征在于，所述导电孔为孔壁形成有导电层的通孔或盲孔，所述导电孔的打孔直径为0.1～0.2mm，所述导电层的厚度为5～10μm。
6.根据权利要求1所述的封装结构，其特征在于，相邻所述芯片基板之间通过胶层压合固定。
7.一种封装方法，其特征在于，包括：
a.提供至少两个芯片基板，所述芯片基板设有芯片与第一焊盘，所述芯片与所述第一焊盘连接；
b.将至少两个所述芯片基板在厚度方向上依次堆叠形成堆叠结构；
c.在所述堆叠结构上的第一焊盘处打孔，使形成的孔从一所述芯片基板的第一焊盘处贯通至另一所述芯片基板的第一焊盘处；
d.对所述孔进行金属化，形成导电孔；
e.在所述堆叠结构上形成封装层，得到封装结构。
8.根据权利要求7所述的封装方法，其特征在于，步骤a，包括：
提供电路基板，所述电路基板上设有所述芯片、所述第一焊盘与第二焊盘，所述第一焊盘与所述第二焊盘连接；
形成图案化的感光显影膜，所述图案化的感光显影膜覆盖所述电路基板、所述芯片、所述第一焊盘与所述第二焊盘，并暴露出所述第二焊盘以及位于所述芯片的第三焊盘；
在所述图案化的感光显影膜上形成图案化的金属层，所述图案化的金属层连接所述第二焊盘与所述第三焊盘；
得到所述芯片基板。
9.根据权利要求8所述的封装方法，其特征在于，所述电路基板为柔性电路基板，所述芯片为柔性芯片，所述封装层为柔性封装层；和/或，
所述芯片基板的厚度小于或等于100μm。
10.根据权利要求7所述的封装方法，其特征在于，步骤b，包括：
在至少一所述芯片基板的待压合面设置胶层；
将待压合的所述芯片基板在厚度方向上依次堆叠；
压合；
烘烤固化所述胶层。
11.根据权利要求7所述的封装方法，其特征在于，步骤d，包括：
在所述堆叠结构的表面形成图案化的抗电镀干膜，所述图案化的抗电镀干膜暴露出待电镀区域，所述待电镀区域包括所述孔；
电镀，在所述孔的孔壁上形成导电层。
12.根据权利要求7所述的封装方法，其特征在于，步骤d与步骤e之间，还包括：
在所述堆叠结构表层的芯片基板上设置无源器件和/或引线键合结构。
CN202011224838.0A 2020-11-05 2020-11-05 封装结构及封装方法 Active CN113488454B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011224838.0A CN113488454B (zh) 2020-11-05 2020-11-05 封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011224838.0A CN113488454B (zh) 2020-11-05 2020-11-05 封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN113488454A CN113488454A (zh) 2021-10-08
CN113488454B true CN113488454B (zh) 2022-06-03

Family

ID=77932578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011224838.0A Active CN113488454B (zh) 2020-11-05 2020-11-05 封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN113488454B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688501B1 (ko) * 2004-09-10 2007-03-02 삼성전자주식회사 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈
US9601474B2 (en) * 2005-07-22 2017-03-21 Invensas Corporation Electrically stackable semiconductor wafer and chip packages
CN100481420C (zh) * 2005-09-08 2009-04-22 南茂科技股份有限公司 堆叠型芯片封装结构、芯片封装体及其制造方法
TWI389291B (zh) * 2008-05-13 2013-03-11 Ind Tech Res Inst 三維堆疊晶粒封裝結構
US7973310B2 (en) * 2008-07-11 2011-07-05 Chipmos Technologies Inc. Semiconductor package structure and method for manufacturing the same
US8106504B2 (en) * 2008-09-25 2012-01-31 King Dragon International Inc. Stacking package structure with chip embedded inside and die having through silicon via and method of the same

Also Published As

Publication number Publication date
CN113488454A (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
US9226382B2 (en) Printed wiring board
US10765005B2 (en) Embedding component with pre-connected pillar in component carrier
US9357647B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
JP2010186847A (ja) 半導体装置及びその製造方法、並びに電子装置
CN103796451B (zh) 印刷布线板及印刷布线板的制造方法
JP2011199077A (ja) 多層配線基板の製造方法
JP2011014728A (ja) 半導体装置及び半導体装置の製造方法
TWI296492B (en) Un-symmetric circuit board and method for fabricating the same
CN108934122B (zh) 内置电子部件的印刷电路板
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR102055139B1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
CN108962843A (zh) 半导体ic内置基板及其制造方法
KR20140008923A (ko) 코어리스 인쇄회로기판 및 그 제조 방법
CN113488454B (zh) 封装结构及封装方法
CN213340341U (zh) 封装结构
KR20110038521A (ko) 인쇄회로기판 및 그 제조방법
CN105321896B (zh) 嵌入式芯片封装技术
CN108172561B (zh) 承载基板与其封装结构，及半导体封装元件的制作方法
EP3846598A1 (en) Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method
JP2003031954A (ja) 電子部品内蔵型多層基板とその製造方法
CN106158672B (zh) 埋入指纹识别芯片的基板及其加工方法
CN215187581U (zh) 散热型封装基板
CN107731698B (zh) 集成电路封装件、封装基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant