CN109935521A - 封装基板制造工艺、封装基板以及芯片封装结构 - Google Patents

封装基板制造工艺、封装基板以及芯片封装结构 Download PDF

Info

Publication number
CN109935521A
CN109935521A CN201910091216.6A CN201910091216A CN109935521A CN 109935521 A CN109935521 A CN 109935521A CN 201910091216 A CN201910091216 A CN 201910091216A CN 109935521 A CN109935521 A CN 109935521A
Authority
CN
China
Prior art keywords
conductive
package substrate
conductive sheet
accommodating chamber
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910091216.6A
Other languages
English (en)
Other versions
CN109935521B (zh
Inventor
康孝恒
蔡克林
倪超
李�瑞
邱龙洲
许凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN ZHIJIN ELECTRONICS CO Ltd
Original Assignee
SHENZHEN ZHIJIN ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN ZHIJIN ELECTRONICS CO Ltd filed Critical SHENZHEN ZHIJIN ELECTRONICS CO Ltd
Priority to CN201910091216.6A priority Critical patent/CN109935521B/zh
Publication of CN109935521A publication Critical patent/CN109935521A/zh
Application granted granted Critical
Publication of CN109935521B publication Critical patent/CN109935521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

本发明公开了封装基板制造工艺、封装基板以及芯片封装结构，其中，封装基板制造工艺通过将第一导电片、绝缘件以及第二导电片进行层叠压合，第一导电片上设置有导电凸起，绝缘件上设置有用于容纳导电凸起的收容腔，通过制作连接导电凸起与第二导电片的引线，通过将第二导电片加工成用于外接线路连接的接线凸起，并通过在收容腔中形成用于供芯片安装的安装槽以及用于供芯片接线的导电凸块，这样，相对于现有的芯片贴装于封装基板后再增加一个收容腔支架的方式，通过该封装基板制造工艺可以一次性成型具有封装线路和芯片封装收容腔的封装基板，不仅可以有效缩短流程，降低成本，而且可以有效降低加工难度，从而提高产品精度和良品率。

Description

封装基板制造工艺、封装基板以及芯片封装结构
技术领域
本发明涉及芯片封装领域，尤其涉及一种封装基板制造工艺、一种封装基板以及一种采用该封装基板的芯片封装结构。
背景技术
随着传感器技术发展日臻成熟，其应用场景越来越复杂，为了实现更稳定更卓越的信号传输性能，通常需要将芯片封装于一个收容腔内。目前，传统的实现方法是将芯片贴装于封装基板后再增加一个收容腔支架，该实现方法不仅流程复杂，装配过程中精度要求高，产品良品率和产品成本均较难管控。
发明内容
为了克服现有技术的不足，本发明的目的之一公开一种封装基板制造工艺，用以解决现有的封装基板制造工艺流程复杂，装配过程中精度要求高，产品良率和产品成本均较难管控问题。本发明的目的之二公开一种封装基板。本发明的目的之三公开一种芯片封装结构，该芯片封装结构采用上述的封装基板。
本发明的目的之一采用如下技术方案实现：
一种封装基板制造工艺，用于制造供芯片封装的封装基板，所述封装基板制造工艺包括：
将一侧具有导电凸起的第一导电片和一侧具有收容腔的绝缘件以所述导电凸起与所述收容腔相对的方式进行层叠压合，并使所述导电凸起收容于所述收容腔中，将所述第二导电片层叠压合于所述绝缘件之远离所述第一导电片的一侧，制得母材；
在所述母材上之对应所述收容腔的位置制作穿孔，所述穿孔依次贯穿所述第二导电片和所述绝缘件，在所述穿孔中填充导电材料以形成用于连接所述导电凸起与所述第二导电片的引线；
对所述第二导电片进行加工以制作出环绕于所述引线一端外周的接线凸起；
对所述第一导电片进行加工以除去所述第一导电片位于所述收容腔外的部分，对所述导电凸起进行加工以形成至少两个间隔设置于所述收容腔底面的导电凸块，两个所述导电凸块和所述收容腔底面围合形成用于供芯片安装的安装槽，制得封装基板半成品；
对所述封装基板半成品进行切割，制得封装基板。
作为一种改进方式，所述第一导电片由以下工序制作成型：
提供导电基片，在所述导电基片的侧面贴设第一感光膜，对应芯片封装的位置对所述第一感光膜进行曝光显影以形成电镀避让孔；
透过所述电镀避让孔在所述导电基片上电镀镍层；在所述镍层之远离所述导电基片的一侧电镀铜层，电镀铜层之后，除去所述第一感光膜；
在所述镍层和所述铜层的外表面包裹第二感光膜，在所述第二感光膜的四周对所述导电基片蚀刻出环形凹槽，且除去第二感光膜；
其中，所述导电基片具有位于所述环形凹槽内侧的凸台，所述凸台、所述镍层以及所述铜层组合形成所述导电凸起。
作为一种改进方式，所述导电凸块的制作方式为：通过蚀刻除去所述第一导电片位于所述收容腔外的部分以及所述凸台；除去所述镍层并对所述铜层进行加工以形成所述导电凸块。
作为一种改进方式，
所述镍层的厚度为2-8um；且/或，
所述铜层的厚度为10-30um；且/或，
所述第二导电片的厚度为12-35um。
作为一种改进方式，所述第一导电片和所述绝缘件的层叠压合方式为：将所述第一导电片和具有通孔的第一绝缘片以所述导电凸起与所述通孔相对的方式进行层叠压合，并使所述导电凸起收容于所述通孔中；将第二绝缘片层叠压合于所述第一绝缘片之远离所述第一导电片的一侧；
其中，所述第一绝缘片和所述第二绝缘片构成所述绝缘件，所述通孔和所述第二绝缘片围合形成所述收容腔。
作为一种改进方式，所述第一绝缘片的厚度等于所述导电凸起的厚度；且/或，
所述第一绝缘片为半固化聚丙烯片或半固化环氧树脂片或半固化BT树脂片；且/或，
所述第二绝缘片为半固化聚丙烯片或半固化环氧树脂片或半固化BT树脂片。
作为一种改进方式，所述接线凸起的制作方式为：在所述第二导电片之远离所述第一导电片的一侧覆盖第三感光膜，根据接线凸起的预设位置对所述第三感光膜进行曝光形成干膜，除去所述第三感光膜未曝光的部分以使第二导电片具有露出的外露部分，对所述外露部分进行蚀刻后除去所述干膜并对剩余的第二导电片加工以形成所述接线凸起。
作为一种改进方式，
所述第一导电片为铜片；且/或，
所述第二导电片为铜片。
本发明的目的之二采用如下技术方案实现：
一种封装基板，用于供芯片封装，所述封装基板包括具有收容腔的绝缘基板和设置于所述绝缘基板上的导电电路，所述收容腔的内壁包括腔底面和围设于所述腔底面边缘的腔侧面，所述导电电路包括至少两个间隔设置于所述腔底面的导电凸块、设置于所述绝缘基板之背对所述收容腔的背面的接线凸起以及贯穿所述绝缘基板并连通所述导电凸块和所述接线凸起的引线，所述导电凸块和所述底面围合形成用于供芯片安装的安装槽。
本发明的目的之三采用如下技术方案实现：
一种芯片封装结构，包括芯片、导线、封装胶以及上述的封装基板，所述芯片设置于所述安装槽中，所述导线的两端分别连通所述芯片和所述导电凸块，所述封装胶填充于所述收容腔中以用于封装固定所述芯片和所述导线。
相比现有技术，本发明的有益效果在于：
本发明提供的封装基板制造工艺通过将第一导电片、绝缘件以及第二导电片进行层叠压合，其中，第一导电片上设置有导电凸起，绝缘件上设置有用于容纳导电凸起的收容腔，通过制作连接导电凸起与第二导电片的引线，通过将第二导电片加工成用于外接线路连接的接线凸起，并通过在收容腔中形成用于供芯片安装的安装槽以及用于供芯片接线的导电凸块，这样，相对于现有的芯片贴装于封装基板后再增加一个收容腔支架的方式，通过该封装基板制造工艺可以一次性成型具有封装线路和芯片封装收容腔的封装基板，不仅可以有效缩短流程，降低成本，而且可以有效降低加工难度，从而提高产品精度和良品率。
附图说明
图1为本发明实施例公开的封装基板制造工艺的流程示意图；
图2为本发明实施例公开的封装基板半成品制造过程的结构变化示意图；
图3为本发明实施例公开的第一导电片制造的流程示意图；
图4为本发明实施例公开的导电凸块的制造的流程示意图；
图5为本发明实施例公开第一导电片和绝缘件的层叠压合方式示意图；
图6为第一绝缘片的结构示意图；
图7为第一导电片的结构示意图；
图8为本发明实施例公开的接线凸起制造的流程示意图；
图9为本发明实施例公开的封装基板的结构示意图；
图10为本发明实施例公开的芯片封装结构的结构示意图。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
请参阅图1-2，本发明实施例公开的一种封装基板制造工艺S100，用于制造供芯片封装的封装基板，所述封装基板制造工艺S100包括：
步骤S10，将一侧具有导电凸起11的第一导电片10和一侧具有收容腔21的绝缘件20以导电凸起11与收容腔21相对的方式进行层叠压合，并使导电凸起11收容于收容腔21中，将第二导电片30层叠压合于绝缘件20之远离第一导电片10的一侧，制得母材100；
步骤S20，在母材100上之对应收容腔21的位置制作穿孔101，穿孔101依次贯穿第二导电片30和绝缘件20，在穿孔101中填充导电材料以形成用于连接导电凸起11与第二导电片30的引线102；
步骤S30，对第二导电片30进行加工以制作出环绕于引线102一端外周的接线凸起31；
步骤S40，对第一导电片10进行加工以除去第一导电片10位于收容腔21外的部分，对导电凸起11进行加工以形成两个间隔设置于收容腔21底面的导电凸块12，两个导电凸块12和收容腔21底面围合形成用于供芯片安装的安装槽13，制得封装基板半成品200；
步骤S50，对封装基板半成品进行切割，制得封装基板。
本实施例提供的封装基板制造工艺S100，通过将第一导电片10、绝缘件20以及第二导电片30进行层叠压合，其中，第一导电片10上设置有导电凸起11，绝缘件20上设置有用于容纳导电凸起11的收容腔21，通过制作连接导电凸起11与第二导电片30的引线102，通过将第二导电片30加工成用于外接线路连接的接线凸起31，并通过在收容腔21中形成用于供芯片安装的安装槽13以及用于供芯片接线的导电凸块12，这样，相对于现有的芯片贴装于封装基板后再增加一个收容腔支架的方式，通过该封装基板制造工艺S100可以一次性成型具有封装线路和芯片封装收容腔的封装基板，不仅可以有效缩短流程，降低成本，而且可以有效降低加工难度，从而提高产品精度和良品率。
优选地，封装基板半成品200可切割形成至少两个封装基板，这样，采用本发明实施例提供的封装基板制造工艺S100，可通过一个母材一次性同时制造出多个封装基板，利于封装基板的大批量生产制造，提高封装基板的生产效率。
优选地，第一导电片10为铜片。可以理解地，第一导电片10不局限于为采用铜片，例如采用其他的导电金属，例如金、银、铝或者采用导电硅橡胶、纳米银也是可以的。
优选地，第一导电片10的厚度大于收容腔21的深度0.05mm到0.1mm。
优选地，第二导电片30为铜片。可以理解地，第一导电片10不局限于为采用铜片，例如采用其他的导电金属，例如金、银、铝或者采用导电硅橡胶、纳米银也是可以的。
优选地，第二导电片30的厚度为12-35um。
请参阅图3，作为本实施例的一种改进方式，第一导电片10由以下工序制作成型：
提供导电基片40，在导电基片40的侧面贴设第一感光膜50，对应芯片封装的位置对第一感光膜50进行曝光显影以形成电镀避让孔51；
在电镀避让孔51中电镀镍层111，镍层111与导电基片40贴合；在镍层111之远离导电基片40的一侧电镀铜层112，电镀铜层112之后，除去第一感光膜50；
在镍层111和铜层112的外表面包裹第二感光膜60，在第二感光膜60的四周对导电基片40蚀刻出环形凹槽41，且除去第二感光膜60；其中，导电基片40具有位于环形凹槽41内侧的凸台42，环形凹槽41环绕在凸台42的外周，凸台42、镍层111以及铜层112组合形成导电凸起11。
其中，电镀镍层111的目的在于：后面工序中，需要对第一导电片10进行碱性蚀刻，镍层111可以在碱性蚀刻的过程中对铜层112形成保护，防止铜层112也被蚀刻掉。
其中，对导电片40蚀刻出环形凹槽43的目的在于形成用于芯片封装的收容腔21的深度，可以理解地，在第一导电片10的制作工序中，也可以不包括上述的对导电基片40蚀刻出环形凹槽41的工序，例如，通过电镀较厚的镍层111，使得镍层111满足收容腔21的深度要求，从而不用对导电片40进行蚀刻也是可以的。
其中，通过在设置导电凸起11是由凸台42、镍层111以及铜层112构成，该设计方式的目的是便于导电凸块12的加工成型，只要通过蚀刻除去第一导电片10位于收容腔21外的部分和凸台42，再除去镍层111，最后对铜层112进行加工即可形成导电凸块12，整个成型工艺简单，可控性高，产品的成型精度高和成型质量好。可以理解地，导电凸起12不局限于设置为由凸台42、镍层111以及铜层112组合形成，例如，导电凸起12设置为一个完整的铜凸台也是可以的，而在该实施例中，加工成型导电凸块12的方式可以是，通过机加工或者激光雕刻的方式除去第一导电片10位于收容腔21外的部分和部分的导电凸起12，再对剩余的导电凸起12进行加工形成导电凸块12。当然，也可以通过蚀刻的方式，通过控制蚀刻的时间除去第一导电片本体11和部分的导电凸起12，再对剩余的导电凸起12进行加工形成导电凸块12。
优选地，镍层的厚度为2-8um。
优选地，铜层的厚度为10-30um。
请参阅图4，作为本实施例的一种改进方式，导电凸块12的制作方式为：通过蚀刻除去第一导电片10位于收容腔21外的部分以及凸台42；除去镍层111并对铜层112进行加工以形成导电凸块12。
请参阅图5，作为本实施例的一种改进方式，第一导电片10和绝缘件20的层叠压合方式为：将第一导电片10和具有通孔221的第一绝缘片22以导电凸起11与通孔221相对的方式进行层叠压合，并使导电凸起11收容于通孔221中；将第二绝缘片23层叠压合于第一绝缘片22之远离第一导电片10的一侧；其中，第一绝缘片22和第二绝缘片23构成绝缘件20，通孔221和第二绝缘片23围合形成收容腔21。
以该设计方式，通过将绝缘件20设置为包括贴合设置的第一绝缘片22、第二绝缘片23，该设计方式可以有效降低空腔21的制作难度，制作空腔21时，只需将第一绝缘片22进行镂空处理，再将第一绝缘片22和第二绝缘片23进行贴合即可形成所述收容腔21，可以有效提高了产品制作精度。可以理解地，收容腔21也可以是在一整块绝缘件经过加工，例如激光雕刻或者机加工形成。
优选地，第一绝缘片22为半固化聚丙烯片或半固化环氧树脂片或半固化BT树脂片。其中，BT树脂指的是以双马来酰亚胺(BMI)和三嗪为主树脂成分，加入环氧树脂、聚苯醚树脂(PPE)或烯丙基化合物作为改性组分所形成的热固性树脂。
优选地，第二绝缘片23为半固化聚丙烯片或半固化环氧树脂片或半固化BT树脂片。
请参阅图6-7，优选地，第一绝缘片22的厚度D1等于导电凸起11的厚度D2。该设计方式，可以使得第一绝缘片22和第二绝缘片23紧密贴合，提高产品精度和良品率。
请参阅图8，作为本实施例的一种改进方式，接线凸起31的制作方式为：在第二导电片30之远离第一导电片10的一侧覆盖第三感光膜70，根据接线凸起的预设位置对第三感光膜70进行曝光形成干膜71，除去第三感光膜70未曝光的部分72以使第二导电片30具有露出的外露部分，对外露部分进行蚀刻后除去干膜71并对剩余的第二导电片30加工以形成接线凸起31。
请参阅图9，本发明实施例公开的一种封装基板300，用于供芯片封装，该封装基板300包括具有收容腔301的绝缘基板302和导电电路303，收容腔301包括腔底面3011和围设于腔底面3011边缘的腔侧面3012，导电电路303包括至少两个间隔设置于腔底面3011的导电凸块3031、设置于绝缘基板302之设置有收容腔301的背面的接线凸起3032以及贯穿绝缘基板302并连通导电凸块3031和接线凸起3032的引线3033，各导电凸块3031和腔底面3011围合形成用于供芯片安装的安装槽3013。该封装基板300采用上述的封装基板制造工艺S100制成，其中绝缘基板302由封装基板制造工艺S100中的绝缘件20切割制得。
请参阅图9-10，本发明实施例公开的一种芯片封装结构400，包括芯片401、导线402、封装胶403以及上述的封装基板300，芯片401设置于安装槽3013中，导线402的两端分别连通芯片401和导电凸块3031，封装胶403填充于收容腔21中以用于封装固定芯片401和导线402。优选地，导线402为金线。
本发明实施例公开的芯片封装结构400，通过在封装基板300上成型用于供芯片401嵌入封装的安装槽3013，这样，芯片401嵌入到安装槽3013后，使得整个芯片封装结构400整体厚度较薄，可以满足市场对产品轻薄化的需求，获得较大的市场空间。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (10)

1.一种封装基板制造工艺，用于制造供芯片封装的封装基板，其特征在于，所述封装基板制造工艺包括：
将一侧具有导电凸起的第一导电片和一侧具有收容腔的绝缘件以所述导电凸起与所述收容腔相对的方式进行层叠压合，并使所述导电凸起收容于所述收容腔中，将所述第二导电片层叠压合于所述绝缘件之远离所述第一导电片的一侧，制得母材；
在所述母材上之对应所述收容腔的位置制作穿孔，所述穿孔依次贯穿所述第二导电片和所述绝缘件，在所述穿孔中填充导电材料以形成用于连接所述导电凸起与所述第二导电片的引线；
对所述第二导电片进行加工以制作出环绕于所述引线一端外周的接线凸起；
对所述第一导电片进行加工以除去所述第一导电片位于所述收容腔外的部分，对所述导电凸起进行加工以形成至少两个间隔设置于所述收容腔底面的导电凸块，两个所述导电凸块和所述收容腔底面围合形成用于供芯片安装的安装槽，制得封装基板半成品；
对所述封装基板半成品进行切割，制得封装基板。
2.根据权利要求1所述的封装基板制造工艺，其特征在于，所述第一导电片由以下工序制作成型：
提供导电基片，在所述导电基片的侧面贴设第一感光膜，对应芯片封装的位置对所述第一感光膜进行曝光显影以形成电镀避让孔；
透过所述电镀避让孔在所述导电基片上电镀镍层；在所述镍层之远离所述导电基片的一侧电镀铜层，电镀铜层之后，除去所述第一感光膜；
在所述镍层和所述铜层的外表面包裹第二感光膜，在所述第二感光膜的四周对所述导电基片蚀刻出环形凹槽，且除去第二感光膜；
其中，所述导电基片具有位于所述环形凹槽内侧的凸台，所述凸台、所述镍层以及所述铜层组合形成所述导电凸起。
3.根据权利要求2所述的封装基板制造工艺，其特征在于，所述导电凸块的制作方式为：通过蚀刻除去所述第一导电片位于所述收容腔外的部分以及所述凸台；除去所述镍层并对所述铜层进行加工以形成所述导电凸块。
4.根据权利要求2所述的封装基板制造工艺，其特征在于，
所述镍层的厚度为2-8um；且/或，
所述铜层的厚度为10-30um；且/或，
所述第二导电片的厚度为12-35um。
5.根据权利要求1所述的封装基板制造工艺，其特征在于，所述第一导电片和所述绝缘件的层叠压合方式为：将所述第一导电片和具有通孔的第一绝缘片以所述导电凸起与所述通孔相对的方式进行层叠压合，并使所述导电凸起收容于所述通孔中；将第二绝缘片层叠压合于所述第一绝缘片之远离所述第一导电片的一侧；
其中，所述第一绝缘片和所述第二绝缘片构成所述绝缘件，所述通孔和所述第二绝缘片围合形成所述收容腔。
6.根据权利要求5所述的封装基板制造工艺，其特征在于，所述第一绝缘片的厚度等于所述导电凸起的厚度；且/或，
所述第一绝缘片为半固化聚丙烯片或半固化环氧树脂片或半固化BT树脂片；且/或，
所述第二绝缘片为半固化聚丙烯片或半固化环氧树脂片或半固化BT树脂片。
7.根据权利要求1所述的封装基板制造工艺，其特征在于，所述接线凸起的制作方式为：在所述第二导电片之远离所述第一导电片的一侧覆盖第三感光膜，根据接线凸起的预设位置对所述第三感光膜进行曝光形成干膜，除去所述第三感光膜未曝光的部分以使第二导电片具有露出的外露部分，对所述外露部分进行蚀刻后除去所述干膜并对剩余的第二导电片加工以形成所述接线凸起。
8.根据权利要求1-7任一项所述的封装基板制造工艺，其特征在于，
所述第一导电片为铜片；且/或，
所述第二导电片为铜片。
9.一种封装基板，用于供芯片封装，其特征在于，所述封装基板包括具有收容腔的绝缘基板和设置于所述绝缘基板上的导电电路，所述收容腔的内壁包括腔底面和围设于所述腔底面边缘的腔侧面，所述导电电路包括至少两个间隔设置于所述腔底面的导电凸块、设置于所述绝缘基板之背对所述收容腔的背面的接线凸起以及贯穿所述绝缘基板并连通所述导电凸块和所述接线凸起的引线，所述导电凸块和所述底面围合形成用于供芯片安装的安装槽。
10.一种芯片封装结构，其特征在于，包括芯片、导线、封装胶以及根据权利要求9所述的封装基板，所述芯片设置于所述安装槽中，所述导线的两端分别连通所述芯片和所述导电凸块，所述封装胶填充于所述收容腔中以用于封装固定所述芯片和所述导线。
CN201910091216.6A 2019-01-30 2019-01-30 封装基板制造工艺、封装基板以及芯片封装结构 Active CN109935521B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910091216.6A CN109935521B (zh) 2019-01-30 2019-01-30 封装基板制造工艺、封装基板以及芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910091216.6A CN109935521B (zh) 2019-01-30 2019-01-30 封装基板制造工艺、封装基板以及芯片封装结构

Publications (2)

Publication Number Publication Date
CN109935521A true CN109935521A (zh) 2019-06-25
CN109935521B CN109935521B (zh) 2022-03-04

Family

ID=66985355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910091216.6A Active CN109935521B (zh) 2019-01-30 2019-01-30 封装基板制造工艺、封装基板以及芯片封装结构

Country Status (1)

Country Link
CN (1) CN109935521B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244028A (zh) * 2020-01-16 2020-06-05 深圳市志金电子有限公司 一种封装基板制造工艺
CN111430249A (zh) * 2020-03-05 2020-07-17 广东工业大学 一种抑制芯片漂移与翘曲的封装方法
CN113927810A (zh) * 2021-09-22 2022-01-14 大同机械科技(江苏)有限公司 一种气压型注塑机

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100011648A (ko) * 2008-07-25 2010-02-03 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
CN102299081A (zh) * 2011-08-30 2011-12-28 深南电路有限公司 一种封装基板制造方法及封装基板
CN103515247A (zh) * 2012-06-14 2014-01-15 钰桥半导体股份有限公司 具有内建加强层的凹穴基板的制造方法
CN105470144A (zh) * 2014-09-09 2016-04-06 欣兴电子股份有限公司 无核心层封装基板与其制造方法
CN106298692A (zh) * 2015-04-24 2017-01-04 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100011648A (ko) * 2008-07-25 2010-02-03 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
CN102299081A (zh) * 2011-08-30 2011-12-28 深南电路有限公司 一种封装基板制造方法及封装基板
CN103515247A (zh) * 2012-06-14 2014-01-15 钰桥半导体股份有限公司 具有内建加强层的凹穴基板的制造方法
CN105470144A (zh) * 2014-09-09 2016-04-06 欣兴电子股份有限公司 无核心层封装基板与其制造方法
CN106298692A (zh) * 2015-04-24 2017-01-04 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244028A (zh) * 2020-01-16 2020-06-05 深圳市志金电子有限公司 一种封装基板制造工艺
CN111430249A (zh) * 2020-03-05 2020-07-17 广东工业大学 一种抑制芯片漂移与翘曲的封装方法
CN111430249B (zh) * 2020-03-05 2022-02-22 广东工业大学 一种抑制芯片漂移与翘曲的封装方法
CN113927810A (zh) * 2021-09-22 2022-01-14 大同机械科技(江苏)有限公司 一种气压型注塑机

Also Published As

Publication number Publication date
CN109935521B (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
CN108022899B (zh) 具有引线部件的电源模块及其制造方法
CN1679162B (zh) 基于基片的未模制封装及形成该封装的方法
CN109935521A (zh) 封装基板制造工艺、封装基板以及芯片封装结构
KR20010004562A (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US20110260200A1 (en) Method of fabricating non-metal led substrate and non-metal led substrate and method of fabricating led device using the non-metal led substrate and led device with the non-metal led substrate
US7973399B2 (en) Embedded chip package
WO2018098649A1 (zh) 集成电路封装方法以及集成封装电路
WO2021189963A1 (zh) 组合传感器及其制作方法、以及电子设备
CN104299919B (zh) 无芯层封装结构及其制造方法
CN109904079B (zh) 封装基板制造工艺、封装基板以及芯片封装结构
CN207303143U (zh) 声表面滤波器的晶圆封装结构
CN103346129B (zh) 一种陶瓷封装外壳及其制作方法、芯片封装方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
CN109841531A (zh) 封装基板制造工艺、封装基板以及晶圆封装结构
CN111146092B (zh) 封装基板制造工艺
CN211504517U (zh) 组合传感器和电子设备
CN115101515A (zh) 一种光电耦合器封装结构及其封装方法
CN111343553B (zh) 具有高对准精度的mems麦克风腔体板及其制作方法
CN101383329A (zh) 嵌埋有芯片的封装结构及其制作方法
EP2846355A1 (en) Electrical substrate and process of manufacturing the same
JP7316399B2 (ja) アンテナを備えたパッケージング構造及びその製作方法
CN106298749B (zh) 发光二极管、电子器件及其制作方法
CN116936373A (zh) 多芯片的封装方法以及封装体
CN111244028A (zh) 一种封装基板制造工艺
CN117153697A (zh) 一种多芯片的封装方法以及多芯片封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant