CN116936373A - 多芯片的封装方法以及封装体 - Google Patents

多芯片的封装方法以及封装体 Download PDF

Info

Publication number
CN116936373A
CN116936373A CN202310269132.3A CN202310269132A CN116936373A CN 116936373 A CN116936373 A CN 116936373A CN 202310269132 A CN202310269132 A CN 202310269132A CN 116936373 A CN116936373 A CN 116936373A
Authority
CN
China
Prior art keywords
metal frame
chips
conductive
packaging
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310269132.3A
Other languages
English (en)
Inventor
钟仕杰
宋关强
周亚军
李俞虹
雷云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202310269132.3A priority Critical patent/CN116936373A/zh
Publication of CN116936373A publication Critical patent/CN116936373A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了多芯片的封装方法以及封装体，其中，多芯片的封装方法包括：获取到金属框架，利用金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件；分别在加工板件的相对两侧进行线路制备，以制备得到封装体。通过上述方式，本发明能够实现封装体的小型化与轻便化。提高板级封装的集成度，降低封装内阻，提升产品的可靠性。

Description

多芯片的封装方法以及封装体
技术领域
本发明应用于芯片封装的技术领域，特别是多芯片的封装方法以及封装体。
背景技术
芯片封装起着安放、固定、密封、保护芯片和增强电热性能的作用。
现有的芯片封装方案比较常规，布线复杂，导致产品尺寸无法做小，同时布线空间受限导致载流能力下降。
发明内容
本发明提供了多芯片的封装方法以及封装体，以解决多芯片封装难以减小产品尺寸的问题。
为解决上述技术问题，本发明提供了一种多芯片的封装方法，包括：获取到金属框架，利用金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件；分别在加工板件的相对两侧进行线路制备，以制备得到封装体。
其中，分别在加工板件的相对两侧进行线路制备，以制备得到封装体的步骤包括：分别对加工板件的相对两侧进行钻孔，以裸露对应的芯片以及金属框架；对加工板件的相对两侧进行金属化处理，直至在加工板件的相对两侧形成导电金属层；分别对加工板件的相对两侧的导电金属层进行蚀刻，形成第一导电线路，得到主体板件；在主体板件上制备得到封装体。
其中，在主体板件上制备得到封装体的步骤包括：在主体板件的相对两侧分别压合绝缘层；依次对主体板件至少一侧的绝缘层进行钻孔、电镀以及蚀刻处理，以在主体板件至少一侧制备得到外层板件，以得到封装体。
其中，获取到金属框架，利用金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件的步骤包括：获取到金属框架；将部分芯片贴装在金属框架的第一侧，并对金属框架的第一侧进行塑封；将剩余部分的芯片贴装在金属框架的第二侧，并对金属框架的第二侧进行塑封，得到加工板件；其中，第二侧为第一侧的相对侧。
其中，获取到金属框架的步骤还包括：对金属框架进行部分去除，以在金属框架上形成第二导电线路。
其中，获取到金属框架，利用金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件的步骤还包括：获取到金属框架，并在金属框架上制备多个通孔；从金属框架的第一侧将部分芯片安装在对应的通孔内，并对金属框架的第一侧进行塑封；基于通孔内的芯片的位置在金属框架的第二侧制备导电打底层；其中，第二侧为第一侧的相对侧；将剩余部分芯片安装在导电打底层远离金属框架的一侧，并对金属框架的第二侧进行塑封，得到加工板件。
其中，从金属框架的一侧将部分芯片安装在对应的通孔内，并对金属框架的一侧进行塑封的步骤包括：在金属框架的第二侧整板贴覆离型膜；从金属框架的第一侧将部分芯片分别安装至对应的通孔内；其中，芯片的底部与离型膜接触；对金属框架的第一侧进行塑封，并去除离型膜。
其中，在金属框架上制备多个通孔还包括：对金属框架进行部分去除，以在金属框架上形成第二导电线路；基于通孔内的芯片的位置在金属框架的第二侧制备导电打底层的步骤包括：对金属框架的第二侧进行整板金属化，直至形成导电金属层；基于第二导电线路的位置对导电金属层进行蚀刻，并保留通孔内芯片对应的导电金属层，得到导电打底层。
其中，获取到金属框架，利用金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件的步骤还包括：获取到金属框架，在金属框架的第一侧制备多个凹槽；将部分芯片安装在对应的凹槽内，并对金属框架的第一侧进行塑封；将剩余部分芯片安装在金属框架的第二侧，并对金属框架的第二侧进行塑封，得到加工板件；其中，第二侧为第一侧的相对侧。
为解决上述技术问题，本发明提供了一种封装体，封装体由上述任一项的多芯片的封装方法制备得到，包括：金属框架；至少两个芯片，至少两个芯片基于金属框架相对设置；塑封层，塑封层塑封金属框架相对两侧，并包裹至少两个芯片。
为解决上述技术问题，本发明的多芯片的封装方法通过获取到金属框架，利用金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件；分别在加工板件的相对两侧进行线路制备，以制备得到封装体，从而通过对多芯片进行双面贴装以及双面塑封，实现多芯片的层叠且竖向重合设置，进而减小最终形成的封装体的尺寸，实现封装体的小型化与轻便化。提高板级封装的集成度，降低封装内阻，提升产品的可靠性。
附图说明
图1是本发明提供的多芯片的封装方法第一实施例的流程示意图；
图2是本发明提供的多芯片的封装方法第二实施例的流程示意图；
图3是图2实施例中封装体的制备流程图；
图4是本发明提供的加工板件的制备方法一实施例的流程示意图；
图5是图4实施例中加工板件的制备流程图；
图6是本发明提供的加工板件的制备方法另一实施例的流程示意图；
图7是图6实施例中加工板件的制备流程图；
图8是本发明提供的封装体第一实施例的结构示意图；
图9是本发明提供的封装体第二实施例的结构示意图；
图10是本发明提供的封装体第三实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
请参阅图1，图1是本发明提供的多芯片的封装方法第一实施例的流程示意图。
步骤S11：获取到金属框架，利用金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件。
获取到金属框架，在一个具体的应用场景中，金属框架可以包括铜框架、铝框架、银框架、合金框架或其他金属导电框架。在另一个具体的应用场景中，金属框架还可以包括具有电气功能的PCB(印制线路板)基板，以实现双面贴装的芯片之间的电连接。
利用金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件。
在一个具体的应用场景中，可以在金属框架的相对两侧分别贴装芯片，再对贴装芯片后的金属框架进行双面塑封，以将金属框架双面贴装的芯片封装起来，得到加工板件。
在另一个具体的应用场景中，也可以在金属框架内开槽，将部分芯片安装在槽内，并在槽底另一侧的金属框架表面上贴装剩余部分的芯片，以进行多芯片的双面贴装，再对贴装芯片后的金属框架进行双面塑封，以将金属框架双面贴装的芯片封装起来，得到加工板件。
在另一个具体的应用场景中，也可以在金属框架上制备通孔，将部分芯片安装在通孔内，再利用导电物质将通孔底部封起来，进而在通孔底部的导电物质远离通孔的一侧贴装剩余部分的芯片，以进行多芯片的双面贴装，再对贴装芯片后的金属框架进行双面塑封，以将金属框架双面贴装的芯片封装起来，得到加工板件。具体地，双面贴装以及双面塑封的方法在此不做限定。
本步骤通过将多芯片基于金属框架进行双面贴装，实现多芯片的层叠且竖向重合设置，进而减小最终形成的封装体的尺寸，实现封装体的小型化与轻便化。且双面贴装以及双面塑封过程中，板件受力均衡，能够减少板件在制备过程中出现翘曲的情况，降低塑封界面分层的风险。
步骤S12：分别在加工板件的相对两侧进行线路制备，以制备得到封装体。
在一个具体的应用场景中，可以在加工板件的相对两侧压合导电金属层，并蚀刻得到导电线路，再进行钻孔电镀，实现层间连通，以制备得到封装体。
在一个具体的应用场景中，可以依次对加工板件的相对两侧进行钻孔、电镀以及蚀刻，以在加工板件的相对两侧电镀形成导电金属层，随后蚀刻成导电线路，并实现层间连通，以制备得到封装体。具体的制备线路制备的方法，在此不做限定。
通过上述步骤，本实施例的多芯片的封装方法通过获取到金属框架，利用金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件；分别在加工板件的相对两侧进行线路制备，以制备得到封装体，从而通过对多芯片进行双面贴装以及双面塑封，实现多芯片的层叠且竖向重合设置，进而减小最终形成的封装体的尺寸，实现封装体的小型化与轻便化。提高板级封装的集成度，降低封装内阻，提升产品的可靠性。
请参阅图2-3，图2是本发明提供的多芯片的封装方法第二实施例的流程示意图。图3是图2实施例中封装体的制备流程图。
步骤S21：获取到金属框架，对金属框架进行部分去除，以在金属框架上形成第二导电线路。
获取到金属框架，在一个具体的应用场景中，金属框架可以包括铜框架、铝框架、银框架、合金框架或其他金属导电框架。在另一个具体的应用场景中，金属框架还可以包括具有电气功能的PCB(印制线路板)基板，以实现双面贴装的芯片之间的电连接。
请进一步参阅图3中的3a-3b，获取到整板的金属框架10，对金属框架10进行部分去除，以在金属框架10上形成第二导电线路11。
在一个具体的应用场景中，对金属框架10进行部分去除时，可以通过贴膜蚀刻的方式进行。具体地，可以先在金属框架10的一侧整板贴覆抗蚀膜，再基于第二导电线路11的位置对抗蚀膜进行曝光显影，再通过蚀刻液对金属框架10进行蚀刻，以形成第二导电线路11。
在另一个具体的应用场景中，对金属框架10进行部分去除时，可以通过激光蚀刻或机械蚀刻的方式，基于第二导电线路11的位置对金属框架10进行钻通孔，直至形成第二导电线路11。
步骤S22：将部分芯片贴装在金属框架的第一侧，并对金属框架的第一侧进行塑封。
本实施例的金属框架可以应用于封装体的批量制备。
请进一步参阅图3中的3c，将封装体所需的部分芯片12贴装在金属框架10的第一侧101。其中，芯片12与金属框架10之间通过固定件121固定安装。
在一个具体的应用场景中，固定件121可以包括导电胶，即可以通过在芯片12的底部涂覆导电胶，以通过导电胶将芯片12固定在金属框架10的第一侧101，再将银胶固化，形成固定件121。其中，导电胶可以包括银胶、铜胶、铝胶或其他金属胶中的一种或多种。在另一个具体的应用场景中，固定件121可以包括锡膏，即可以使用锡膏将芯片12焊接在金属框架10的第一侧101，再将锡膏固化，形成固定件121。
请进一步参阅图3中的3d，金属框架10的第一侧101进行塑封，将塑封材料填充满第二导电线路11之间的缝隙，并包裹各芯片12，烘烤固化后，形成第一塑封层13。
其中，本实施例的塑封材料可以包括环氧树脂类、涤纶树脂(PET)、聚酰亚胺、聚酰亚胺类、聚碳酸脂(PC)、双马来酰亚胺三嗪(Bismaleimide Triazine，BT)类、陶瓷基类等绝缘材料中的一种或多种。
步骤S23：将剩余部分的芯片贴装在金属框架的第二侧，并对金属框架的第二侧进行塑封，得到加工板件。
请进一步参阅图3中的3e，将剩余部分的芯片12贴装在金属框架10的第二侧102。其中，第二侧102为第一侧101的相对侧。
其中，本步骤中剩余部分的芯片12的贴装方法与步骤S22中芯片12的贴装方法相同，清楚参阅前文，在此不再赘述。
在实际贴装过程中，将整个板件翻转，第二侧102底面朝上，在相应的位置贴装芯片12。将芯片12分别贴装在金属框架10的相对两侧，实现多芯片的层叠且竖向重合设置，进而减小最终形成的封装体的尺寸。
请进一步参阅图3中的3f，各芯片12贴装完成后，对金属框架10的第二侧102进行塑封，将塑封材料包裹各芯片12，并与第一塑封层13接触，烘烤固化后，形成第二塑封层14，得到加工板件15。
本实施例先塑封金属框架10第一侧101的芯片12，再塑封金属框架10第二侧102的芯片12，能够防止第一侧101的芯片12在安装第二侧102的芯片12时，发生脱落、松动等现象，进而保证芯片12的安装稳固，提高板件可靠性。
步骤S24：分别对加工板件的相对两侧进行钻孔，以裸露对应的芯片以及金属框架。
请进一步参阅图3中的3g，分别对加工板件15的相对两侧进行钻孔，以裸露对应的芯片12以及金属框架10。具体地，钻孔后，形成裸露金属框架10的第一盲孔161以及裸露芯片12的第二盲孔162。其中，每个芯片12都被对应的第二盲孔162裸露。第一盲孔161以及第二盲孔162用于进行层间互联。
每个芯片12对应的第二盲孔162的数量可以为1个或多个，具体基于实际需求进行设置，在此不做限定。
本步骤的钻孔可以采用激光钻孔或机械钻孔等钻孔工艺，在此不做限定。
步骤S25：对加工板件的相对两侧进行金属化处理，直至在加工板件的相对两侧形成导电金属层。
请进一步参阅图3中的3h，对加工板件15的相对两侧进行金属化处理，直至在加工板件15的相对两侧形成导电金属层17。其中，由于前述步骤在加工板件15的相对两侧形成有第一盲孔161以及第二盲孔162，则在金属化过程中，第一盲孔161以及第二盲孔162被填充，形成第一导电孔171以及第二导电孔172。其中，第一导电孔171连通金属框架10，第二导电孔172连通对应的芯片12。
在一个具体的应用场景中，金属化处理时，可以先通过溅射铜或化学沉铜等方式在加工板件15的相对两侧的表面先沉积一层底铜，然后通过电镀将铜增厚，形成导电金属层17。
步骤S26：分别对加工板件的相对两侧的导电金属层进行蚀刻，形成第一导电线路，得到主体板件。
请进一步参阅图3中的3i，分别对加工板件15的相对两侧的导电金属层17进行蚀刻，形成第一导电线路173，得到主体板件18。
步骤S27：在主体板件上制备得到封装体。
在一个具体的应用场景中，当封装体的制备需求主体板件可以满足时，可以将主题板件作为成品封装体。
在一个具体的应用场景中，还可以基于实际需求，继续对在主体板件的基础上进行制备，直至满足制备需求，得到封装体。
在一个具体的应用场景中，请进一步参阅图3中的3j，可以在主体板件18的相对两侧分别压合绝缘层19；依次对主体板件18至少一侧的绝缘层19进行钻孔、电镀以及蚀刻处理，以在主体板件18至少一侧的绝缘层19表面形成第三导电线路，进而在主体板件18至少一侧制备得到外层板件191。
本步骤中钻孔、电镀以及蚀刻处理的具体方法与步骤S24-S26相同，不再赘述。
最后可以对贴合设置的主体板件18以及外层板件191进行切割，得到多个封装体。
通过上述步骤，本实施例的多芯片的封装方法通过获取到金属框架，并在金属框架的相对两侧双面贴装至少两个芯片以及双面塑封，得到加工板件；分别在加工板件的相对两侧进行线路制备，以制备得到封装体，从而通过对多芯片进行双面贴装以及双面塑封，实现多芯片的层叠且竖向重合设置，进而减小最终形成的封装体的尺寸，实现封装体的小型化与轻便化。提高板级封装的集成度，降低封装内阻，提升产品的可靠性。从加工流程来看，本实施例的封装体的加工过程也更稳定，采用上叠层材料的对称设计，板件在加工过程中也不易翘曲和断裂；封装体制备上少一次银胶/锡膏焊接步骤，产品封装内阻比结构一更低；上层芯片层的互联盲孔更小，封装体的集成度也有所提升。
在其他实施例中，上述任意一实施例中的加工板件的制备还可以采用其他方法。请参阅图4-5，图4是本发明提供的加工板件的制备方法一实施例的流程示意图。图5是图4实施例中加工板件的制备流程图。
步骤S31：获取到金属框架，并在金属框架上制备多个通孔。
获取到金属框架，在一个具体的应用场景中，金属框架可以包括铜框架、铝框架、银框架、合金框架或其他金属导电框架。在另一个具体的应用场景中，金属框架还可以包括具有电气功能的PCB(印制线路板)基板，以实现双面贴装的芯片之间的电连接。
请进一步参阅图5中的4a-4b，对金属框架20进行部分去除，以在金属框架20上形成第二导电线路21，并在金属框架20上制备多个通孔22。通孔22用于容纳芯片。
在一个具体的应用场景中，对金属框架20进行部分去除时，可以通过贴膜蚀刻的方式进行。具体地，可以先在金属框架20的一侧整板贴覆抗蚀膜，再基于第二导电线路21的位置以及通孔22的位置对抗蚀膜进行曝光显影，再通过蚀刻液对金属框架20进行蚀刻，以形成第二导电线路21以及通孔22。
在另一个具体的应用场景中，对金属框架20进行部分去除时，可以通过激光蚀刻或机械蚀刻的方式，基于第二导电线路21的位置以及通孔22的位置对金属框架20进行钻通孔，直至形成第二导电线路21以及通孔22。
步骤S32：从金属框架的第一侧将部分芯片安装在对应的通孔内，并对金属框架的第一侧进行塑封。
请进一步参阅图5中的4c，从金属框架20的第一侧201将部分芯片24安装在对应的通孔22内。具体地，在金属框架20的第二侧202整板贴覆离型膜23；从金属框架20的第一侧201将部分芯片24分别安装至对应的通孔22内；其中，芯片24的底部与离型膜23接触。
具有粘性的离型膜23在本步骤中，作为芯片24安装的支撑。后续需要去除，因此，采取离型膜23作为支撑便于后续去除。
在一个具体的应用场景中，金属框架20的厚度可以与芯片24的厚度相同或大于芯片24的厚度。从而使得安装在内的芯片24的高度可以与金属框架20重叠，进而进一步将芯片24所占的容置空间叠到原本就存在的金属框架20的厚度上，进一步提高板级封装的集成度，减小最终形成的封装体的尺寸，实现封装体的小型化与轻便化。
请进一步参阅图5中的4d，对金属框架20的第一侧201进行塑封，烘烤固化后，得到第一塑封层25。第一塑封层25填充满芯片24与金属框架20之间的间隙，并包裹芯片24。
塑封后，并去除离型膜23。
步骤S33：基于通孔内的芯片的位置在金属框架的第二侧制备导电打底层；其中，第二侧为第一侧的相对侧。
导电打底层用于贴装背面芯片。
在一个具体的应用场景中，可以在金属框架的第二侧贴覆抗镀膜，并裸露通孔对应的位置，以在金属框架的第二侧与通孔对应的位置上制备导电打底层。
在一个具体的应用场景中，请进一步参阅图5中的4e。还可以对金属框架20的第二侧202进行整板金属化，直至形成导电金属层26。在实际操作中，可以将板件翻转，底面朝上进行第二侧202的整板金属化。
整板金属化可以通过溅射铜或化学沉铜等方式在表面先沉积一层底铜，然后通过电镀将铜增厚，进而得到导电金属层26。
请进一步参阅图5中的4f，基于第二导电线路21的位置对导电金属层26进行蚀刻，并保留通孔22内芯片对应的导电金属层26，得到导电打底层261，并使得与第二导电线路21的位置对应的导电打底层261与对应的金属框架20结合形成新的第二导电线路21，利用导电打底层261的制备加厚第二导电线路21，提高第二导电线路21的可靠性以及稳定性。
其中，通孔22内芯片对应的导电金属层26不与金属框架20接触，以减少电气短路的情况发生。
步骤S34：将剩余部分芯片安装在导电打底层远离金属框架的一侧，并对金属框架的第二侧进行塑封，得到加工板件。
请进一步参阅图5中的4g，将剩余部分芯片24安装在导电打底层261远离金属框架20的一侧。其中，剩余部分芯片24与金属框架20之间通过固定件221固定安装。
在一个具体的应用场景中，固定件221可以包括导电胶，即可以通过在芯片24的底部涂覆导电胶，以通过导电胶将芯片24固定在导电打底层261远离金属框架20的一侧，再将银胶固化，形成固定件221。其中，导电胶可以包括银胶、铜胶、铝胶或其他金属胶中的一种或多种。在另一个具体的应用场景中，固定件221可以包括锡膏，即可以使用锡膏将芯片24焊接在导电打底层261远离金属框架20的一侧，再将锡膏固化，形成固定件221。
请进一步参阅图5中的4h，芯片24贴装完成后，对金属框架20的第二侧202进行塑封，将塑封材料包裹各芯片24以及导电打底层261之间的的空隙，并与第一塑封层25接触，烘烤固化后，形成第二塑封层28，得到加工板件29。
本实施例的加工板件29可以应用于图2实施例中步骤S24-S27的封装体制备。
通过上述步骤，本实施例通过获取到金属框架，并在金属框架上制备多个通孔，从金属框架的第一侧将部分芯片安装在对应的通孔内，并对金属框架的第一侧进行塑封，基于通孔内的芯片的位置在金属框架的第二侧制备导电打底层，将剩余部分芯片安装在导电打底层远离金属框架的一侧，并对金属框架的第二侧进行塑封，得到加工板件，从而使得安装在内的芯片的高度可以与金属框架重叠，进而进一步将芯片所占的容置空间叠到原本就存在的金属框架的厚度上，进一步提高板级封装的集成度，减小最终形成的封装体的尺寸，实现封装体的小型化与轻便化。
请参阅图6-7，图6是本发明提供的加工板件的制备方法另一实施例的流程示意图。图7是图6实施例中加工板件的制备流程图。
步骤S41：获取到金属框架，在金属框架的第一侧制备多个凹槽。
请进一步参阅图7中的6a-6b，获取到金属框架60。在一个具体的应用场景中，金属框架60可以包括铜框架、铝框架、银框架、合金框架或其他金属导电框架。在另一个具体的应用场景中，金属框架60还可以包括具有电气功能的PCB(印制线路板)基板，以实现双面贴装的芯片之间的电连接。
在金属框架60的第一侧601制备多个凹槽62。凹槽62不贯穿金属框架60。其中，在制备凹槽62时，还可以同时对金属框架60进行部分去除，形成第二导电线路61。
其中，制备凹槽62以及第二导电线路61的方式可以采用机械控深或贴膜蚀刻的方式进行，在此不做限定。
步骤S42：将部分芯片安装在对应的凹槽内，并对金属框架的第一侧进行塑封。
请进一步参阅图7中的6c，将部分芯片63安装在对应的凹槽62内，并对金属框架60的第一侧601进行塑封，形成第一塑封层64。第一塑封层64填充金属框架60之间的间隙以及芯片63与凹槽62之间的间隙，并包裹芯片63。
在一个具体的应用场景中，金属框架60的厚度大于芯片63的厚度。且凹槽62的深度可以等于或大于芯片63的厚度，从而使得安装在内的芯片63的高度可以与金属框架60重叠，进而进一步将芯片63所占的容置空间叠到原本就存在的金属框架60的厚度上，进一步提高板级封装的集成度，减小最终形成的封装体的尺寸，实现封装体的小型化与轻便化。
步骤S43：将剩余部分芯片安装在金属框架的第二侧，并对金属框架的第二侧进行塑封，得到加工板件。
请进一步参阅图7中的6d，将剩余部分芯片63安装在金属框架60的第二侧602，剩余部分芯片63与金属框架60之间通过固定件621固定安装。固定件621的具体说明以及芯片63的具体安装请参阅前文，不再赘述。
对金属框架60的第二侧602进行塑封，形成第二塑封层65。得到加工板件66。
第二侧602为第一侧601的相对侧。
本实施例的加工板件66可以应用于图2实施例中步骤S24-S27的封装体制备。
通过上述步骤，本实施例通过获取到金属框架，在金属框架的第一侧制备多个凹槽，将部分芯片安装在对应的凹槽内，并对金属框架的第一侧进行塑封，将剩余部分芯片安装在金属框架的第二侧，并对金属框架的第二侧进行塑封，得到加工板件，从而使得安装在内的芯片的高度可以与金属框架重叠，进而进一步将芯片所占的容置空间叠到原本就存在的金属框架的厚度上，进一步提高板级封装的集成度，减小最终形成的封装体的尺寸，实现封装体的小型化与轻便化。
请参阅图8，图8是本发明提供的封装体第一实施例的结构示意图。
本实施例的封装体800包括金属框架810、至少两个芯片820以及塑封层830。至少两个芯片820基于金属框架810相对设置；塑封层830塑封金属框架810相对两侧，并包裹至少两个芯片820。
本实施例的封装体800可以由上述任一实施例的多芯片的封装方法制备得到。
通过上述结构，本实施例通过将多芯片基于金属框架进行双面贴装，实现多芯片的层叠且竖向重合设置，进而减小最终形成的封装体的尺寸，实现封装体的小型化与轻便化。
在其他实施例中，封装体800可以由图2实施例的多芯片的封装方法制备得到。具体地：
多个芯片820分别贴装于金属框架810的相对两侧。芯片820与金属框架810之间通过固定件821固定安装。金属框架810还可以形成第二导电线路811。
金属框架810还可以包括带有电气功能的印制电路板。具体可以包括单层或多层电路板，具体可以基于实际需求进行设置，在此不做限定。
在其他实施例中，塑封层830双面塑封金属框架810，并包裹金属框架810相对两侧的芯片820。塑封层830相对两侧分别贴合设置有第一导电线路812。塑封层830还设置有多个第一导通孔831以及多个第二导通孔832。其中，第一导通孔831连通金属框架810以及第一导电线路812。第二导通孔832连通对应的芯片820以及第一导电线路812。
在其他实施例中，各第一导电线路812远离金属框架810的一侧还贴合设置有绝缘层840。
其中，至少一层绝缘层840远离金属框架810的一侧还贴合设置有第三导电线路841。该绝缘层840上形成有多个第三导通孔842，以连通第一导电线路812以及第三导电线路841。
通过上述结构，本实施例采用上下叠层材料对称设计，能够提高板级封装的集成度，以及增强了板级封装产品的可靠性。且本实施例在金属框架同一位置双面贴装芯片，对于两个芯片以上的封装，缩小封装体尺寸，封装体的水平方向面积减小，受到的热应力也大幅度减小，从而提升产品的可靠性；封装体采用垂直方向上下对称设计，叠层不同材料不可能完全匹配的情况下，上下对称的设计可以更好的平衡热应力，从而减少封装体翘曲，降低塑封界面分层的风险；这种结构，芯片与芯片底部之间的回路最短，由于水平方面面积尺寸缩小，对应的芯片表面的线路也会缩短，使得封装内阻降低，降低封装体损耗。
请参阅图9，图9是本发明提供的封装体第二实施例的结构示意图。
本实施例的封装体900包括金属框架910、至少两个芯片920以及塑封层930。至少两个芯片920基于金属框架910相对设置；塑封层930塑封金属框架910相对两侧，并包裹至少两个芯片920。
本实施例的封装体900可以由图4实施例的多芯片的封装方法制备得到。
具体地，金属框架910上形成有多个通孔(图中未标注)，多个导电打底层960容置于对应的通孔内，且其一侧与金属框架910的一侧平齐。各导电打底层960的相对两侧分别贴装有两个芯片920，使得其中一个芯片920容置于对应的通孔内。从而使得安装在内的芯片920的高度可以与金属框架910重叠，进而进一步将芯片920所占的容置空间叠到原本就存在的金属框架910的厚度上，进一步提高板级封装的集成度，减小最终形成的封装体900的尺寸，实现封装体的小型化与轻便化。
其中，各导电打底层960远离对应通孔一侧的芯片920通过固定件921进行固定安装。
在其他实施例中，金属框架910还可以形成第二导电线路911。金属框架910还可以包括带有电气功能的印制电路板。具体可以包括单层或多层电路板，具体可以基于实际需求进行设置，在此不做限定。
在其他实施例中，塑封层930双面塑封金属框架910，并包裹各导电打底层960相对两侧的芯片920。塑封层930相对两侧分别贴合设置有第一导电线路8912。塑封层930还设置有多个第一导通孔931以及多个第二导通孔932。其中，第一导通孔931连通金属框架910以及第一导电线路912。第二导通孔932连通对应的芯片920以及第一导电线路912。
在其他实施例中，各第一导电线路912远离金属框架910的一侧还贴合设置有绝缘层940。
其中，至少一层绝缘层940远离金属框架910的一侧还贴合设置有第三导电线路941。该绝缘层940上形成有多个第三导通孔942，以连通第一导电线路912以及第三导电线路941。
通过上述结构，本实施例将部分芯片安装在金属框架的通孔内，进而进一步将芯片所占的容置空间叠到原本就存在的金属框架的厚度上，进一步提高板级封装的集成度，减小最终形成的封装体的尺寸，实现封装体的小型化与轻便化。本实施例采用上下叠层材料对称设计，能够提高板级封装的集成度，以及增强了板级封装产品的可靠性。且本实施例在金属框架同一位置双面贴装芯片，对于两个芯片以上的封装，缩小封装体尺寸，封装体的水平方向面积减小，受到的热应力也大幅度减小，从而提升产品的可靠性；封装体采用垂直方向上下对称设计，叠层不同材料不可能完全匹配的情况下，上下对称的设计可以更好的平衡热应力，从而减少封装体翘曲，降低塑封界面分层的风险；这种结构，芯片与芯片底部之间的回路最短，由于水平方面面积尺寸缩小，对应的芯片表面的线路也会缩短，使得封装内阻降低，降低封装体损耗。
请参阅图10，图10是本发明提供的封装体第三实施例的结构示意图。
本实施例的封装体1000包括金属框架1010、至少两个芯片1020以及塑封层1030。至少两个芯片1020基于金属框架1010相对设置；塑封层1030塑封金属框架1010相对两侧，并包裹至少两个芯片1020。
本实施例的封装体1000可以由图6实施例的多芯片的封装方法制备得到。
具体地，金属框架1010上形成有多个凹槽1060。各凹槽1060底部的相对两侧分别贴装有两个芯片1020，使得其中一个芯片1020容置于对应的凹槽1060内。从而使得安装在内的芯片1020的高度可以与金属框架1010重叠，进而进一步将芯片1020所占的容置空间叠到原本就存在的金属框架1010的厚度上，进一步提高板级封装的集成度，减小最终形成的封装体1000的尺寸，实现封装体的小型化与轻便化。
其中，各凹槽1060底部的背侧的芯片1020通过固定件1021进行固定安装。
在其他实施例中，金属框架1010还可以形成第二导电线路1011。金属框架1010还可以包括带有电气功能的印制电路板。具体可以包括单层或多层电路板，具体可以基于实际需求进行设置，在此不做限定。
在其他实施例中，塑封层1030双面塑封金属框架1010，并包裹各导电打底层1060相对两侧的芯片1020。塑封层1030相对两侧分别贴合设置有第一导电线路1012。塑封层1030还设置有多个第一导通孔1031以及多个第二导通孔1032。其中，第一导通孔1031连通金属框架1010以及第一导电线路1012。第二导通孔1032连通对应的芯片1020以及第一导电线路1012。
在其他实施例中，各第一导电线路1012远离金属框架1010的一侧还贴合设置有绝缘层1040。
其中，至少一层绝缘层1040远离金属框架1010的一侧还贴合设置有第三导电线路1041。该绝缘层1040上形成有多个第三导通孔1042，以连通第一导电线路1012以及第三导电线路1041。
通过上述结构，本实施例将部分芯片安装在金属框架的凹槽内，进而进一步将芯片所占的容置空间叠到原本就存在的金属框架的厚度上，进一步提高板级封装的集成度，减小最终形成的封装体的尺寸，实现封装体的小型化与轻便化。本实施例采用上下叠层材料对称设计，能够提高板级封装的集成度，以及增强了板级封装产品的可靠性。且本实施例在金属框架同一位置双面贴装芯片，对于两个芯片以上的封装，缩小封装体尺寸，封装体的水平方向面积减小，受到的热应力也大幅度减小，从而提升产品的可靠性；封装体采用垂直方向上下对称设计，叠层不同材料不可能完全匹配的情况下，上下对称的设计可以更好的平衡热应力，从而减少封装体翘曲，降低塑封界面分层的风险；这种结构，芯片与芯片底部之间的回路最短，由于水平方面面积尺寸缩小，对应的芯片表面的线路也会缩短，使得封装内阻降低，降低封装体损耗。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种多芯片的封装方法，其特征在于，所述多芯片的封装方法包括：
获取到金属框架，利用所述金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件；
分别在所述加工板件的相对两侧进行线路制备，以制备得到封装体。
2.根据权利要求1所述的多芯片的封装方法，其特征在于，所述分别在所述加工板件的相对两侧进行线路制备，以制备得到封装体的步骤包括：
分别对所述加工板件的相对两侧进行钻孔，以裸露对应的芯片以及金属框架；
对所述加工板件的相对两侧进行金属化处理，直至在所述加工板件的相对两侧形成导电金属层；
分别对所述加工板件的相对两侧的导电金属层进行蚀刻，形成第一导电线路，得到主体板件；
在所述主体板件上制备得到封装体。
3.根据权利要求2所述的多芯片的封装方法，其特征在于，所述在所述主体板件上制备得到封装体的步骤包括：
在所述主体板件的相对两侧分别压合绝缘层；
依次对所述主体板件至少一侧的绝缘层进行钻孔、电镀以及蚀刻处理，以在所述主体板件至少一侧制备得到外层板件，以得到封装体。
4.根据权利要求1-3任一项所述的多芯片的封装方法，其特征在于，所述获取到金属框架，利用所述金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件的步骤包括：
获取到金属框架；
将部分所述芯片贴装在所述金属框架的第一侧，并对所述金属框架的第一侧进行塑封；
将剩余部分的所述芯片贴装在所述金属框架的第二侧，并对所述金属框架的第二侧进行塑封，得到所述加工板件；
其中，所述第二侧为第一侧的相对侧。
5.根据权利要求4所述的多芯片的封装方法，其特征在于，所述获取到金属框架的步骤还包括：
对所述金属框架进行部分去除，以在所述金属框架上形成第二导电线路。
6.根据权利要求1-3任一项所述的多芯片的封装方法，其特征在于，所述获取到金属框架，利用所述金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件的步骤还包括：
获取到金属框架，并在所述金属框架上制备多个通孔；
从金属框架的第一侧将部分所述芯片安装在对应的所述通孔内，并对所述金属框架的第一侧进行塑封；
基于所述通孔内的芯片的位置在所述金属框架的第二侧制备导电打底层；其中，所述第二侧为第一侧的相对侧；
将剩余部分所述芯片安装在所述导电打底层远离所述金属框架的一侧，并对所述金属框架的第二侧进行塑封，得到所述加工板件。
7.根据权利要求6所述的多芯片的封装方法，其特征在于，所述从金属框架的一侧将部分所述芯片安装在对应的所述通孔内，并对所述金属框架的一侧进行塑封的步骤包括：
在所述金属框架的第二侧整板贴覆离型膜；
从所述金属框架的第一侧将部分所述芯片分别安装至对应的通孔内；其中，所述芯片的底部与所述离型膜接触；
对所述金属框架的第一侧进行塑封，并去除所述离型膜。
8.根据权利要求6所述的多芯片的封装方法，其特征在于，所述在所述金属框架上制备多个通孔还包括：
对所述金属框架进行部分去除，以在所述金属框架上形成第二导电线路；
所述基于所述通孔内的芯片的位置在所述金属框架的第二侧制备导电打底层的步骤包括：
对所述金属框架的第二侧进行整板金属化，直至形成导电金属层；
基于所述第二导电线路的位置对所述导电金属层进行蚀刻，并保留所述通孔内芯片对应的导电金属层，得到所述导电打底层。
9.根据权利要求1-3任一项所述的多芯片的封装方法，其特征在于，所述获取到金属框架，利用所述金属框架对至少两个芯片进行双面贴装以及双面塑封，得到加工板件的步骤还包括：
获取到金属框架，在所述金属框架的第一侧制备多个凹槽；
将部分所述芯片安装在对应的所述凹槽内，并对所述金属框架的第一侧进行塑封；
将剩余部分所述芯片安装在所述金属框架的第二侧，并对所述金属框架的第二侧进行塑封，得到加工板件；
其中，所述第二侧为第一侧的相对侧。
10.一种封装体，其特征在于，所述封装体由上述权利要求1-9任一项所述的多芯片的封装方法制备得到，包括：
金属框架；
至少两个芯片，至少两个芯片基于金属框架相对设置；
塑封层，所述塑封层塑封所述金属框架相对两侧，并包裹至少两个芯片。
CN202310269132.3A 2023-03-14 2023-03-14 多芯片的封装方法以及封装体 Pending CN116936373A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310269132.3A CN116936373A (zh) 2023-03-14 2023-03-14 多芯片的封装方法以及封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310269132.3A CN116936373A (zh) 2023-03-14 2023-03-14 多芯片的封装方法以及封装体

Publications (1)

Publication Number Publication Date
CN116936373A true CN116936373A (zh) 2023-10-24

Family

ID=88379515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310269132.3A Pending CN116936373A (zh) 2023-03-14 2023-03-14 多芯片的封装方法以及封装体

Country Status (1)

Country Link
CN (1) CN116936373A (zh)

Similar Documents

Publication Publication Date Title
CN106449554B (zh) 带有封闭空腔的芯片嵌入式封装结构及其制作方法
US9226382B2 (en) Printed wiring board
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
JP5767338B2 (ja) 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板
US8304878B2 (en) Embedded component substrate, semiconductor package structure using the same and fabrication methods thereof
EP2798675B1 (en) Method for a substrate core layer
CN105789847B (zh) 天线整合式封装结构及其制造方法
EP1189273A2 (en) Semiconductor device and production process
TW201620074A (zh) 用於嵌入式半導體裝置封裝的電性互連結構及其製造方法
CN114388375A (zh) 形成芯片封装体的方法和芯片封装体
WO2022029722A1 (en) Pcb for bare die mount and process therefore
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
CN111261532A (zh) 一种低rdson三维堆叠集成封装结构及其制备方法
CN116936373A (zh) 多芯片的封装方法以及封装体
CN115497835A (zh) 一种封装体及其制备方法
JP3634709B2 (ja) 半導体モジュール
JPH11163249A (ja) 半導体装置およびその製造方法
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
EP2846355A1 (en) Electrical substrate and process of manufacturing the same
CN216288317U (zh) 一种封装机构
CN215266271U (zh) 基于铜箔载板的正反面芯片集成封装结构
CN218525583U (zh) 一种封装体
JP2612468B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination