CN115497835A - 一种封装体及其制备方法 - Google Patents

一种封装体及其制备方法 Download PDF

Info

Publication number
CN115497835A
CN115497835A CN202211160623.6A CN202211160623A CN115497835A CN 115497835 A CN115497835 A CN 115497835A CN 202211160623 A CN202211160623 A CN 202211160623A CN 115497835 A CN115497835 A CN 115497835A
Authority
CN
China
Prior art keywords
carrier plate
package
layer
plastic
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211160623.6A
Other languages
English (en)
Inventor
钟仕杰
雷云
宋关强
李俞虹
江京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202211160623.6A priority Critical patent/CN115497835A/zh
Publication of CN115497835A publication Critical patent/CN115497835A/zh
Priority to PCT/CN2023/093329 priority patent/WO2024060639A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Abstract

本发明公开了一种封装体及其制备方法，其中，封装体的制备方法包括：获取到加工板件，加工板件包括相对两侧形成有焊盘的载板以及分别在载板的相对两侧贴合设置的第一塑封层；在各第一塑封层远离载板的一侧分别制备连接对应焊盘的连接件，并分别对各第一塑封层的预设位置进行控深，直至裸露连接件的截面，以形成控深槽；其中，预设位置与连接件部分重叠；将芯片直立安装于对应的控深槽内，并使芯片的侧面与连接件连接；在各第一塑封层远离载板的一侧分别形成第二塑封层，并对载板进行分板，以得到至少两个封装体。通过上述方式，本发明能够实现芯片的直立安装，简化连接件的连接路径，提高封装体的空间利用率。

Description

一种封装体及其制备方法
技术领域
本发明应用于封装体的技术领域，特别是一种封装体及其制备方法。
背景技术
封装技术用于安装半导体集成电路芯片用的外壳，并起着安放、固定、密封、保护电子器件和增强电热性能的作用，而且还是沟通电子器件内部电路与外部电路的桥梁。
目前的封装体对各种元器件的封装存在一定的局限性，导致封装体的空间利用率不足。
发明内容
本发明提供了一种封装体及其制备方法，以解决封装体空间利用率不足的问题。
为解决上述技术问题，本发明提供了一种封装体的制备方法，包括：获取到加工板件，加工板件包括相对两侧形成有焊盘的载板以及分别在载板的相对两侧贴合设置的第一塑封层；在各第一塑封层远离载板的一侧分别制备连接对应焊盘的连接件，并分别对各第一塑封层的预设位置进行控深，直至裸露连接件的截面，以形成控深槽；其中，预设位置与连接件部分重叠；将芯片直立安装于对应的控深槽内，并使芯片的侧面与连接件连接；在各第一塑封层远离载板的一侧分别形成第二塑封层，并对载板进行分板，以得到至少两个封装体。
其中，获取到加工板件，加工板件包括相对两侧形成有焊盘的载板以及分别载板的相对两侧贴合设置的第一塑封层的步骤包括：获取到相对两侧均形成有焊盘的载板；对载板的相对两侧进行第一次双面塑封，以在载板的相对两侧分别形成第一塑封层，得到加工板件。
其中，焊盘包括第一焊盘以及第二焊盘；对载板的相对两侧进行第一次双面塑封，以在载板的相对两侧分别形成第一塑封层，得到加工板件的步骤之前，包括：将元器件安装于第二焊盘上。
其中，在各第一塑封层远离载板的一侧分别制备连接对应焊盘的连接件的步骤包括：基于各第一焊盘的位置对各第一塑封层进行钻孔，得到分别裸露各第一焊盘的盲孔；对各盲孔进行金属化，直至得到与各第一塑封层远离载板的一侧贴合设置的连接件；其中，连接件的各端沿着对应的盲孔延伸至对应的第一焊盘进行连接。
其中，在各第一塑封层远离载板的一侧分别形成第二塑封层，并对载板进行分板，以得到至少两个封装体的步骤包括：对加工板件的相对两侧进行第二次双面塑封，以各第一塑封层远离载板的一侧分别形成第二塑封层；在各第二塑封层远离载板的一侧依次压合增强片以及涂覆阻焊层；对载板进行分板，得到至少两个封装体。
其中，载板包括基板以及形成于基板相对两侧的焊盘；载板的基板包括依次层叠且贴合设置的导电层、第一介质层以及导电层；或载板的基板包括第二介质层、导电层、第一介质层、导电层以及第二介质层；其中，各第二介质层上形成有导电孔，以连接载板的焊盘以及对应的导电层。
其中，对载板进行分板，得到至少两个封装体的步骤包括：去除第一介质层，以对载板进行分板；对裸露的导电层进行蚀刻，以得到至少两个封装体。
为解决上述技术问题，本发明还提供了一种封装体，包括：塑封层，塑封层内部形成有控深槽，塑封层的一侧形成有焊盘；芯片，芯片直立容置于控深槽内；连接件，连接件的一端与对应的焊盘连接，连接件的另一端与芯片的侧面连接，以将芯片的电信号引出封装体。
其中，塑封层的一侧形成有第一焊盘以及第二焊盘；连接件的一端与对应的第一焊盘连接，连接件的另一端与芯片的侧面连接；第二焊盘靠近塑封层的一侧上安装有元器件。
其中，塑封层的一侧形成有第二介质层，第二介质层远离塑封层的一侧形成有导电线路，且第二介质层上形成有导电孔；导电线路通过对应的导电孔与对应的第一焊盘或第二焊盘连接。
为解决上述技术问题，本发明的封装体的制备方法通过在加工板件两侧的第一塑封层上制备连接件并基于连接件的位置进行局部控深以形成控深槽，从而将芯片直立地安装于控深槽内，进而可以直接将芯片侧面的焊盘与通过控深槽裸露出来的连接件进行直接连接，从而能够实现芯片的直立安装，芯片的直立安装能够简化连接件的连接路径，提高封装体的空间利用率，改善系统级封装和板级封装的局限性，拓展封装体的应用场景。且通过双面载板进行连接件制备、芯片安装以及塑封，因此在载板的相对两侧能够分别制备得到的封装体，能够提高封装体制备的产量，进而提高封装体制备的效率。
附图说明
图1是本发明提供的封装体的制备方法一实施例的流程示意图；
图2是本发明提供的封装体的制备方法另一实施例的流程示意图；
图3是图2实施例中载板一实施方式的结构示意图；
图4是图2实施例中载板另一实施方式的结构示意图；
图5是图2实施例的步骤S21的加工板件一实施方式的结构示意图；
图6是图2实施例的步骤S22的加工板件一实施方式的结构示意图；
图7是图2实施例的步骤S23的加工板件一实施方式的结构示意图；
图8是图2实施例的步骤S24的加工板件一实施方式的结构示意图；
图9是本发明提供的封装体一实施例的结构示意图；
图10是本发明提供的封装体另一实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
请参阅图1，图1是本发明提供的封装体的制备方法一实施例的流程示意图。
步骤S11：获取到加工板件，加工板件包括相对两侧形成有焊盘的载板以及分别在载板的相对两侧贴合设置的第一塑封层。
获取到加工板件，其中，加工板件包括载板以及两层第一塑封层，两层第一塑封层分别与载板的相对两侧贴合设置，即载板设置与两层第一塑封层之间，而载板相对两侧上还形成有焊盘，第一塑封层与载板贴合设置时，同样覆盖对应侧的焊盘。
第一塑封层每侧的焊盘的数量可以包括多个。而载板一侧上的焊盘可以用于制备一个封装体或多个封装体，而一个封装体或多个封装体对应在载板一侧上的焊盘数量不同，具体可以基于实际需求进行设置，在此不做限定。
第一塑封层具体可以包括环氧树脂类、聚酰亚胺类、双马来酰亚胺三嗪(Bismaleimide Triazine，BT)类、陶瓷基类中的一种或多种。在此不做限定。
载板用于支撑封装体的制备，其本身的材质可以包括玻璃板、金属板或塑料板等，在此不做限定。
步骤S12：在各第一塑封层远离载板的一侧分别制备连接对应焊盘的连接件，并分别对各第一塑封层的预设位置进行控深，直至裸露连接件的截面，以形成控深槽；其中，预设位置与连接件部分重叠。
获得到加工板件后，在加工板件各第一塑封层远离载板的一侧分别制备连接对应焊盘的连接件。
在一个具体的应用场景中，可以从各第一塑封层远离载板的一侧对第一塑封层进行钻孔，直至裸露焊盘，再通过对孔进行金属化，直至形成连接对应焊盘的连接件。
在另一个具体的应用场景中，也可以从各第一塑封层远离载板的一侧对第一塑封层进行控深，直至裸露焊盘，再在焊盘上焊接导线或金属件来进行连接。制备连接件的方式在此不做限定。
制备得到连接件后，分别对各第一塑封层的预设位置进行控深，直至裸露连接件的截面，以形成控深槽；其中，预设位置与连接件部分重叠。控深槽是开设在连接件上的，也就是，基于连接件的位置进行局部控深，直至裸露连接件的截面，以形成控深槽。
控深槽用于安装芯片，当载板一侧用于制备多个封装体和/或一个封装体上需要安装多个芯片时，本步骤可以在载板的相对两侧分别制备多个控深槽。
本步骤的控深方式可以采用激光镭射控深或机械控深的方式进行，在此不做限定。
步骤S13：将芯片直立安装于对应的控深槽内，并使芯片的侧面与连接件连接。
制备得到控深槽后，将芯片直立安装于对应的控深槽内，每个控深槽内均安装芯片，由于芯片的焊盘设置于其侧面上，因此，将其直立地设置于控深槽内，可以直接将芯片侧面的焊盘与通过控深槽裸露出来的连接件进行直接连接，从而能够实现芯片的直立安装，且芯片的直立安装能够简化连接件的连接路径，提高封装体的空间利用率。
在一个具体的应用场景中，可以将芯片侧面的焊盘与通过控深槽裸露出来的连接件进行焊接，来实现直接连接。在另一个具体的应用场景中，可以将芯片侧面的焊盘与通过控深槽裸露出来的连接件通过导电胶粘结进行直接连接。在此不做限定。
步骤S14：在各第一塑封层远离载板的一侧分别形成第二塑封层，并对载板进行分板，以得到至少两个封装体。
安装芯片后，在各第一塑封层远离载板的一侧分别形成第二塑封层，从而将连接件以及芯片进行塑封。
而本实施例的载板为双面载板，每面载板上均进行了连接件制备、芯片安装以及塑封，因此在载板的相对两侧分别制备得到的封装体。因此，通过对载板进行分板，以得到至少两个封装体。其中，载板也可以进行批量封装体的制备，在分板后，对分板后的两个板件分别进行切割，得到多个独立的封装体。
通过双面载板的设置，能够提高封装体制备的产量，进而提高封装体制备的效率。
上述封装还可以扩大系统级封装的尺寸，使其超过100*300mm，满足更多的应用需要。
通过上述步骤，本实施例的封装体的制备方法通过在加工板件两侧的第一塑封层上制备连接件，并基于连接件的位置进行局部控深以形成控深槽，从而将芯片直立地安装于控深槽内，进而可以直接将芯片侧面的焊盘与通过控深槽裸露出来的连接件进行直接连接，从而能够实现芯片的直立安装，芯片的直立安装能够简化连接件的连接路径，提高封装体的空间利用率，改善系统级封装和板级封装的局限性，拓展封装体的应用场景。且通过双面载板进行连接件制备、芯片安装以及塑封，因此在载板的相对两侧能够分别制备得到的封装体，能够提高封装体制备的产量，进而提高封装体制备的效率。
请参阅图2，图2是本发明提供的封装体的制备方法另一实施例的流程示意图。
步骤S21：获取到相对两侧均形成有焊盘的载板；对载板的相对两侧进行第一次双面塑封，以在载板的相对两侧分别形成第一塑封层，得到加工板件。
获取到相对两侧均形成有焊盘的载板。其中，载板包括基板以及形成于基板相对两侧的焊盘。基板每侧的焊盘的数量可以为多个，例如：4个、8个、11个等，具体可以基于实际需求进行设置。
在一个具体的应用场景中，载板的基板包括依次层叠且贴合设置的导电层、第一介质层以及导电层。
请参阅图3，图3是图2实施例中载板一实施方式的结构示意图。
本实施方式的载板100包括基板110以及形成于基板110相对两侧的焊盘113。
其中，基板110包括依次层叠且贴合设置的导电层112、第一介质层111以及导电层112。
基板110每侧的焊盘113的数量可以为多个。
本实施方式的载板100能够便于实现封装体的小型化与轻便化。
在另一个具体的应用场景中，载板的基板包括第二介质层、导电层、第一介质层、导电层以及第二介质层；其中，各第二介质层上形成有导电孔，以连接载板的焊盘以及对应的导电层。
请参阅图4，图4是图2实施例中载板另一实施方式的结构示意图。
本实施方式的载板200包括基板210以及形成于基板210相对两侧的焊盘213。
载板200的基板210包括第二介质层214、导电层212、第一介质层211、导电层212以及第二介质层214；其中，各第二介质层214上形成有多个导电孔215，以连接载板200的焊盘213以及对应的导电层212。
本实施方式的载板200内部的导电结构呈“工字型”或“Z字型”，能够增强封装体的结构稳定性，提高封装体的可靠性。
载板上的焊盘可以包括第一焊盘以及第二焊盘，其中，第一焊盘指的是后续用来制备连接件，以导通芯片的焊盘；第二焊盘指的是后续用来安装元器件的焊盘。其中，载板上第一焊盘以及第二焊盘的数量基于芯片以及元器件的数量进行确定，在此不做限定。
在一个具体的应用场景中，在第一次塑封前，可以将元器件安装于第二焊盘上，具体地，可以将元器件的焊盘焊接在对应的第二焊盘上，也可以通过引线键合的方式将元器件连接在对应的第二焊盘。元器件可以包括芯片、阻容器件、电源、开关等任意有/无源器件，具体种类和数量可以基于实际需求进行设置。
对载板的相对两侧同时进行第一次双面塑封，以在载板的相对两侧分别形成第一塑封层，得到加工板件，第一塑封层填充满元器件与焊盘之间的间隙。
由于本步骤的第一次塑封为双面塑封，则在塑封时，对载板的两侧同时进行施力，从而使得载板上的焊盘以及导电层在塑封过程中受力平衡，进而能够减少封装体制作过程中产生的翘曲的问题，提高封装体的结构稳定性与可靠性。
请参阅图5，图5是图2实施例的步骤S21的加工板件一实施方式的结构示意图。
本实施方式在图4实施方式的基础上，将焊盘213划分为第一焊盘241以及第二焊盘242。其中，本实施方式以第一焊盘241以及第二焊盘242均为2个为例进行说明。在其他实施方式中，第一焊盘241以及第二焊盘242的数量也可以为其他数量，在此不做限定。
各第二焊盘242远离载板200的一侧安装有元器件220，具体地，可以通过锡膏将元器件220焊接在对应的第二焊盘242上。
载板200的相对两侧还分别贴合设置有第一塑封层230，第一塑封层230分别包裹对应侧的元器件220以及焊盘213，并填充满元器件220与焊盘213之间的间隙。
当以图3实施方式的载板为基础进行后续制备时，其结构与基于图4实施方式的载板为基础进行后续制备的结构类似，不再赘述。
步骤S22：基于各第一焊盘的位置对各第一塑封层进行钻孔，得到分别裸露各第一焊盘的盲孔；对各盲孔进行金属化，直至得到与各第一塑封层远离载板的一侧贴合设置的连接件。
基于各第一焊盘的位置对各第一塑封层进行钻孔，得到分别裸露各第一焊盘的盲孔。钻孔时可以采用激光镭射钻孔。
对各盲孔进行金属化，直至得到与各第一塑封层远离载板的一侧贴合设置的连接件。可以对加工板件的相对两侧进行电镀、溅射或蒸镀，直至填充满各盲孔并在各第一塑封层远离载板的一侧形成电镀金属层，在一个具体的应用场景中，可以对电镀金属层进行蚀刻，去除掉不需要的部分，以形成连接件。在领一个具体的应用场景中，也可以直接将电镀金属层作为连接件，通过增加连接件的面积提高封装体散热效率。
其中，连接件的中部与各第一塑封层远离载板的一侧贴合设置，其各端沿着对应的盲孔延伸至对应的第一焊盘进行连接。其中，一个连接件可以包括至少两端，而各第一塑封层远离载板的一侧可以设置至少一个连接件。
请参阅图6，图6是图2实施例的步骤S22的加工板件一实施方式的结构示意图。
本实施方式的加工板件202在图5实施方式的基础上，在两个第一塑封层230上分别制备出盲孔251，其中，每个盲孔251裸露一个对应的第一焊盘241。各第一塑封层230远离第一焊盘241的一侧上还贴合设置有连接件260，连接件260的各端沿着对应的盲孔251延伸至对应的第一焊盘241进行连接。
步骤S23：分别对各第一塑封层的预设位置进行控深，直至裸露连接件的截面，以形成控深槽；将芯片直立安装于对应的控深槽内，并使芯片的侧面与连接件连接。
分别对各第一塑封层的预设位置进行控深，直至裸露连接件的截面，以形成控深槽，其中，预设位置与连接件部分重叠。其中，控深槽可以通过机械、激光或化学的方式进行控深。
控深槽是开设在连接件上的，也就是，基于连接件的位置进行局部控深，直至裸露连接件的截面，以形成控深槽。控深槽的槽壁由连接件以及第一塑封层形成。
控深槽用于安装芯片，当载板一侧用于制备多个封装体和/或一个封装体上需要安装多个芯片时，本步骤在载板的相对两侧分别制备多个控深槽。
将芯片直立安装于对应的控深槽内，并使芯片的侧面与连接件连接。每个控深槽内均安装芯片，由于芯片的焊盘设置于其侧面上，因此，将其直立地设置于控深槽内，可以直接将芯片侧面的焊盘与通过控深槽裸露出来的连接件进行直接连接，从而能够实现芯片的直立安装，且芯片的直立安装能够简化连接件的连接路径，提高封装体的空间利用率。
芯片安装后，芯片可以依次与连接件、第一焊盘、导电层、第二焊盘以及元器件进行电连接。
请参阅图7，图7是图2实施例的步骤S23的加工板件一实施方式的结构示意图。
本实施方式的加工板件203在图6实施方式的基础上，在各第一塑封层230上开设有至少一个控深槽(图中未标注)，控深槽内直立安装有芯片270。其中，控深槽的内壁由连接件260以及第一塑封层230组成，芯片270的焊盘形成于芯片270的侧面，与控深槽的内壁上的连接件260连接。在本实施方式中芯片270的相对两侧面都可以设置有焊盘，从而分别与被控深断开的连接件260的两面进行连接。在其他实施方式中，芯片270可以仅一面设置焊盘，其与被控深断开的连接件260的一面进行连接。其中，芯片270可以与连接件260焊接固定。
将芯片270直立地设置于控深槽内，可以直接将芯片270侧面的焊盘与通过控深槽裸露出来的连接件260进行直接连接，从而能够实现芯片270的直立安装，且芯片270的直立安装能够简化连接件260的连接路径，提高封装体的空间利用率。
步骤S24：对加工板件的相对两侧进行第二次双面塑封，以各第一塑封层远离载板的一侧分别形成第二塑封层；在各第二塑封层远离载板的一侧依次压合增强片以及涂覆阻焊层；对载板进行分板，得到至少两个封装体。
芯片安装完成后，对加工板件的相对两侧进行第二次双面塑封，以各第一塑封层远离载板的一侧分别形成第二塑封层。第二塑封层包覆芯片以及连接件。
第二塑封层具体可以包括环氧树脂类、聚酰亚胺类、双马来酰亚胺三嗪(Bismaleimide Triazine，BT)类、陶瓷基类中的一种或多种。在此不做限定。
由于本步骤的第二次塑封为双面塑封，则在塑封时，对加工板件的两侧同时进行施力，从而使得加工板件上的连接件在塑封过程中受力平衡，进而能够减少封装体制作过程中产生的翘曲的问题，提高封装体的结构稳定性与可靠性。本实施例的第一次塑封与第二次塑封均为双面塑封能够提高封装体制作过程中的平衡性，减少封装体制作过程中受力不均的问题。第二次塑封后，第一塑封层与第二塑封层可以形成整体塑封层。
第二次塑封后，在各第二塑封层远离载板的一侧依次压合增强片以及涂覆阻焊层，以通过增强片提高封装体的结构刚性，增强结构稳定性，并通过阻焊层提高封装体表面的绝缘性，减少与其他器件发生短路的情况。阻焊层可以包括油墨等绝缘物质。
请参阅图8，图8是图2实施例的步骤S24的加工板件一实施方式的结构示意图。
本实施方式的加工板件204在图7实施方式的基础上，在各第一塑封层230远离载板200的一侧贴合设置有第二塑封层280，各第二塑封层280包覆对应侧的芯片270以及连接件260。
第二塑封层280远离载板200的一侧贴合设置有增强片291，而增强片291远离载板200的一侧贴合设置有阻焊层292。
对载板进行分板，得到至少两个封装体。具体地，去除载板的第一介质层，以对载板进行分板，并将分板后裸露的导电层进行图形蚀刻，形成导电线路，以得到至少两个封装体。其中，导电线路的具体形状可以基于实际情况进行设置，在此不做限定。
对封装体进行表面涂覆保护层后可以进行入库。
在一个具体的应用场景中，当载板进行批量封装体的制备时，在分板后，可以对载板进行切割，得到多个独立的封装体。
通过上述步骤，本实施例的封装体的制备方法通过在加工板件两侧的第一塑封层上制备连接件并基于连接件的位置进行局部控深以形成控深槽，从而将芯片直立地安装于控深槽内，进而可以直接将芯片侧面的焊盘与通过控深槽裸露出来的连接件进行直接连接，从而能够实现芯片的直立安装，芯片的直立安装能够简化连接件的连接路径，提高封装体的空间利用率。且通过双面载板进行连接件制备、芯片安装以及塑封，因此在载板的相对两侧能够分别制备得到的封装体，能够提高封装体制备的产量，进而提高封装体制备的效率。且本实施例的第一次塑封与第二次塑封均为双面塑封能够提高封装体制作过程中的平衡性，减少封装体制作过程中受力不均的问题，减少封装体制作过程中产生的翘曲的问题，提高封装体的结构稳定性与可靠性。
请参阅图9，图9是本发明提供的封装体一实施例的结构示意图。
本实施例的封装体900包括塑封层980、芯片970以及连接件960。
塑封层980内部形成有控深槽(图中未标注)，塑封层980的一侧形成有焊盘940。芯片970直立容置于控深槽内。芯片970以及连接件960的数量分别可以为一个或多个，在此不做限定。
而连接件960的一端与对应的焊盘940连接，连接件960的另一端与芯片970的侧面连接，以将芯片970的电信号引出封装体900。
当芯片970的一侧形成有焊盘时，一个连接件960的一端与对应的焊盘940连接，连接件960的另一端与芯片970的侧面的焊盘连接。
当芯片970的两侧分别形成有焊盘时，2个连接件960的一端与对应的焊盘940连接，2个连接件960的另一端分别与芯片970的相对两侧的焊盘连接。
通过上述结构，本实施例的封装体通过连接件与控深槽的配合设置能够实现芯片的直立安装，从而简化连接件的连接路径，提高封装体的空间利用率。
在其他实施例中，塑封层980的一侧形成有第一焊盘941以及第二焊盘942，即焊盘940包括第一焊盘941与第二焊盘942。第一焊盘941指的是通过连接件960与芯片970导通的焊盘940；第二焊盘942指的是用来安装元器件920的焊盘940。
连接件960的一端与对应的第一焊盘941连接，连接件960的另一端与芯片970的侧面连接；
第二焊盘942靠近塑封层980的一侧上安装有元器件920。
在其他实施例中，塑封层980的一侧形成有第二介质层914，第二介质层914远离塑封层980的一侧形成有导电线路990，且第二介质层914上形成有导电孔915。
导电线路990通过对应的导电孔915与对应的第一焊盘941或第二焊盘942连接。
则元器件920可以依次通过第二焊盘942、导电孔915以及导电线路990实现对外连接。芯片970可以依次通过连接件960、第一焊盘941、导电孔915以及导电线路990实现对外连接。
本实施例的封装体900可以基于图4实施方式的载板进行制备得到。本实施例的封装体900能够增强封装体的结构稳定性，提高封装体的可靠性。
其中，导电线路990上可以包括与焊盘940连接的外焊盘以及连接外焊盘之间的线路。
在其他实施例中，塑封层980远离导电线路990的一侧可以贴合设置增强片991，以提高封装体900的结构刚性。
在其他实施例中，增强片991远离导电线路990的一侧可以贴合设置阻焊层992，以增强封装体900的表面绝缘性。
请参阅图10，图10是本发明提供的封装体另一实施例的结构示意图。
本实施例的封装体1000的增强片、阻焊层、芯片1070、连接件1060、塑封层1080、元器件1020、焊盘1040、第一焊盘1041、第二焊盘1042之间的位置与连接关系均与前述实施例相同，请参阅前文，不再赘述。
本实施例的塑封层1080的一侧贴合设置有导电线路1015，导电线路1015与至少部分第一焊盘1041和/或第二焊盘1042连接。从而使得元器件1020可以依次通过第二焊盘1042以及导电线路990实现对外连接。芯片1070可以依次通过连接件1060、第一焊盘1041以及导电线路990实现对外连接。
其中，导电线路1090上可以包括与焊盘1040连接的外焊盘以及连接外焊盘之间的线路。
本实施例的封装体1000便于实现小型化与轻便化。
本实施例的封装体1000可以基于图3实施方式的载板进行制备得到。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种封装体的制备方法，其特征在于，所述封装体的制备方法包括：
获取到加工板件，所述加工板件包括相对两侧形成有焊盘的载板以及分别在所述载板的相对两侧贴合设置的第一塑封层；
在各所述第一塑封层远离所述载板的一侧分别制备连接对应所述焊盘的连接件，并分别对各所述第一塑封层的预设位置进行控深，直至裸露所述连接件的截面，以形成控深槽；其中，所述预设位置与所述连接件部分重叠；
将芯片直立安装于对应的控深槽内，并使所述芯片的侧面与所述连接件连接；
在各所述第一塑封层远离所述载板的一侧分别形成第二塑封层，并对所述载板进行分板，以得到至少两个封装体。
2.根据权利要求1所述的封装体的制备方法，其特征在于，所述获取到加工板件，所述加工板件包括相对两侧形成有焊盘的载板以及分别所述载板的相对两侧贴合设置的第一塑封层的步骤包括：
获取到相对两侧均形成有焊盘的载板；
对所述载板的相对两侧进行第一次双面塑封，以在所述载板的相对两侧分别形成第一塑封层，得到所述加工板件。
3.根据权利要求2所述的封装体的制备方法，其特征在于，所述焊盘包括第一焊盘以及第二焊盘；
所述对所述载板的相对两侧进行第一次双面塑封，以在所述载板的相对两侧分别形成第一塑封层，得到所述加工板件的步骤之前，包括：
将元器件安装于所述第二焊盘上。
4.根据权利要求3所述的封装体的制备方法，其特征在于，所述在各所述第一塑封层远离所述载板的一侧分别制备连接对应所述焊盘的连接件的步骤包括：
基于各第一焊盘的位置对各所述第一塑封层进行钻孔，得到分别裸露各所述第一焊盘的盲孔；
对各所述盲孔进行金属化，直至得到与各所述第一塑封层远离所述载板的一侧贴合设置的连接件；其中，所述连接件的各端沿着对应的所述盲孔延伸至对应的第一焊盘进行连接。
5.根据权利要求1所述的封装体的制备方法，其特征在于，所述在各所述第一塑封层远离所述载板的一侧分别形成第二塑封层，并对所述载板进行分板，以得到至少两个封装体的步骤包括：
对所述加工板件的相对两侧进行第二次双面塑封，以各所述第一塑封层远离所述载板的一侧分别形成第二塑封层；
在各所述第二塑封层远离所述载板的一侧依次压合增强片以及涂覆阻焊层；
对所述载板进行分板，得到至少两个封装体。
6.根据权利要求1所述的封装体的制备方法，其特征在于，所述载板包括基板以及形成于所述基板相对两侧的焊盘；
所述载板的基板包括依次层叠且贴合设置的导电层、第一介质层以及导电层；或
所述载板的基板包括第二介质层、导电层、第一介质层、导电层以及第二介质层；其中，各所述第二介质层上形成有导电孔，以连接所述载板的焊盘以及对应的导电层。
7.根据权利要求6所述的封装体的制备方法，其特征在于，所述对所述载板进行分板，得到至少两个封装体的步骤包括：
去除所述第一介质层，以对所述载板进行分板；
对裸露的导电层进行蚀刻，以得到至少两个封装体。
8.一种封装体，其特征在于，所述封装体包括：
塑封层，所述塑封层内部形成有控深槽，所述塑封层的一侧形成有焊盘；
芯片，所述芯片直立容置于所述控深槽内；
连接件，所述连接件的一端与对应的焊盘连接，所述连接件的另一端与所述芯片的侧面连接，以将所述芯片的电信号引出所述封装体。
9.根据权利要求8所述的封装体，其特征在于，
所述塑封层的一侧形成有第一焊盘以及第二焊盘；
所述连接件的一端与对应的第一焊盘连接，所述连接件的另一端与所述芯片的侧面连接；
所述第二焊盘靠近所述塑封层的一侧上安装有元器件。
10.根据权利要求9所述的封装体，其特征在于，
所述塑封层的一侧形成有第二介质层，所述第二介质层远离所述塑封层的一侧形成有导电线路，且所述第二介质层上形成有导电孔；
所述导电线路通过对应的所述导电孔与对应的第一焊盘或第二焊盘连接。
CN202211160623.6A 2022-09-22 2022-09-22 一种封装体及其制备方法 Pending CN115497835A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211160623.6A CN115497835A (zh) 2022-09-22 2022-09-22 一种封装体及其制备方法
PCT/CN2023/093329 WO2024060639A1 (zh) 2022-09-22 2023-05-10 一种封装体及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211160623.6A CN115497835A (zh) 2022-09-22 2022-09-22 一种封装体及其制备方法

Publications (1)

Publication Number Publication Date
CN115497835A true CN115497835A (zh) 2022-12-20

Family

ID=84470333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211160623.6A Pending CN115497835A (zh) 2022-09-22 2022-09-22 一种封装体及其制备方法

Country Status (2)

Country Link
CN (1) CN115497835A (zh)
WO (1) WO2024060639A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060639A1 (zh) * 2022-09-22 2024-03-28 天芯互联科技有限公司 一种封装体及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852959B2 (en) * 2016-02-05 2017-12-26 Globalfoundries Inc. Corrosion resistant chip sidewall connection with crackstop and hermetic seal
CN107452720B (zh) * 2017-08-03 2020-04-17 华天科技（昆山）电子有限公司 芯片扇出封装结构、多芯片集成模块及晶圆级封装方法
CN111564430B (zh) * 2020-06-19 2022-08-19 青岛歌尔智能传感器有限公司 系统级封装结构和电子设备
CN112490209A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 一种半导体封装器件
CN115497835A (zh) * 2022-09-22 2022-12-20 天芯互联科技有限公司 一种封装体及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060639A1 (zh) * 2022-09-22 2024-03-28 天芯互联科技有限公司 一种封装体及其制备方法

Also Published As

Publication number Publication date
WO2024060639A1 (zh) 2024-03-28

Similar Documents

Publication Publication Date Title
US10141203B2 (en) Electrical interconnect structure for an embedded electronics package
TW595296B (en) Wiring substrate
US5375042A (en) Semiconductor package employing substrate assembly having a pair of thin film circuits disposed one on each of oppositely facing surfaces of a thick film circuit
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US7485489B2 (en) Electronics circuit manufacture
US7889509B2 (en) Ceramic capacitor
WO1994022168A1 (en) Ball grid array electronic package
WO2004001848A1 (en) Electronics circuit manufacture
WO2021004459A1 (zh) 一种埋入式电路板及其制备方法
US6441486B1 (en) BGA substrate via structure
WO2018098649A1 (zh) 集成电路封装方法以及集成封装电路
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
JP2001298273A (ja) 電子部品内蔵実装基板及びそれを用いた半導体パッケージ
CN115497835A (zh) 一种封装体及其制备方法
EP2705736B1 (en) The printed circuit board and the method for manufacturing the same
KR20120037700A (ko) 반도체 패키지 및 그 제조 방법
US11335664B2 (en) Integrated circuit packaging method and integrated packaging circuit
CN112820694B (zh) 一种芯片屏蔽与气密封装方法和封装结构
CN114585147A (zh) 印刷电路板和电子组件封装件
CN112349696A (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
JP4975655B2 (ja) 配線基板、半導体パッケージ
CN117153697A (zh) 一种多芯片的封装方法以及多芯片封装体
CN117352398A (zh) 一种多芯片的封装方法以及多芯片封装体
CN115332091A (zh) 封装体及其制备方法
CN116936373A (zh) 多芯片的封装方法以及封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination