CN115332091A - 封装体及其制备方法 - Google Patents

封装体及其制备方法 Download PDF

Info

Publication number
CN115332091A
CN115332091A CN202210865680.8A CN202210865680A CN115332091A CN 115332091 A CN115332091 A CN 115332091A CN 202210865680 A CN202210865680 A CN 202210865680A CN 115332091 A CN115332091 A CN 115332091A
Authority
CN
China
Prior art keywords
conductive
carrier plate
chip
bonding pad
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210865680.8A
Other languages
English (en)
Inventor
雷云
钟仕杰
李俞虹
宋关强
江京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202210865680.8A priority Critical patent/CN115332091A/zh
Publication of CN115332091A publication Critical patent/CN115332091A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Packages (AREA)

Abstract

本发明公开了一种封装体及其制备方法，其中，封装体的封装方法包括：获取到至少一侧形成有多个导电凸台的载板，并在载板的至少一侧设置离型抗镀膜，且裸露各导电凸台；对载板的至少一侧进行电镀，以在各导电凸台远离载板的一侧制备焊盘；其中，焊盘包括第一焊盘以及第二焊盘；将芯片对应贴装至第一焊盘远离载板的一侧，并对芯片进行封装；在芯片远离载板的一侧以及第二焊盘远离载板的一侧制备连接件，通过连接件电连接芯片以及第二焊盘；去除载板以及离型抗镀膜，以制备封装体。通过上述方式，本发明能够提高内外焊盘的对位精度，增强封装体的结构稳定性与可靠性。

Description

封装体及其制备方法
技术领域
本发明应用于板件封装的技术领域，特别是一种封装体及其制备方法。
背景技术
封装技术用于安装半导体集成电路芯片用的外壳，并起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部电路与外部电路的桥梁。
目前，封装产品在做外部焊盘时，受高密度且小型化封装所致，内外焊盘之间的对位存在非常精密的要求。
但由于封装的高密度化与小型化，使得内外焊盘之间十分容易偏移，影响封装体的可靠性。
发明内容
本发明提供了一种封装体及其制备方法，以解决封装体内外焊盘之间十分容易偏移的问题。
为解决上述技术问题，本发明提供了一种封装体的封装方法，包括：获取到至少一侧形成有多个导电凸台的载板，并在载板的至少一侧设置离型抗镀膜，且裸露各导电凸台；对载板的至少一侧进行电镀，以在各导电凸台远离载板的一侧制备焊盘；其中，焊盘包括第一焊盘以及第二焊盘；将芯片对应贴装至第一焊盘远离载板的一侧，并对芯片进行封装；在芯片远离载板的一侧以及第二焊盘远离载板的一侧制备连接件，通过连接件电连接芯片以及第二焊盘；去除载板以及离型抗镀膜，以制备封装体
其中，对载板的至少一侧进行电镀，以在各导电凸台远离载板的一侧制备焊盘的步骤包括：将第一刚性件压合至离型抗镀膜远离载板的一侧；基于各导电凸台的位置，对第一刚性件进行钻孔，形成裸露各导电凸台的通孔；对第一刚性件远离载板的一侧进行电镀，直至填充满各通孔并在第一刚性件远离载板的一侧形成第一导电层；基于各导电凸台的位置对第一导电层进行蚀刻，以形成各焊盘。
其中，导电凸台的厚度与离型抗镀膜的厚度相同。
其中，将芯片对应贴装至第一焊盘远离载板的一侧，并对芯片进行封装的步骤包括：将芯片粘贴或焊接至各第一焊盘远离载板的一侧；对芯片进行封装，形成包裹芯片以及填充满芯片与离型抗镀膜之间的空隙的封装层。
其中，在芯片远离载板的一侧以及第二焊盘远离载板的一侧制备连接件，通过连接件电连接芯片以及第二焊盘的步骤包括：基于各芯片以及各第二焊盘的位置，从封装层远离载板的一侧，对封装层进行钻孔，以形成裸露各芯片的第一盲孔以及裸露各第二焊盘的第二盲孔；对封装层远离载板的一侧进行电镀，以填充满第一盲孔以及第二盲孔对应形成第一导电孔以及第二导电孔，并在封装层远离载板的一侧形成第二导电层；对第二导电层进行蚀刻，并保留第一导电孔与第二导电孔之间的第二导电层，形成连接件。
其中，在芯片远离载板的一侧以及第二焊盘远离载板的一侧制备连接件，以电连接芯片以及第二焊盘的步骤之后还包括：在封装层远离载板的一侧压合第二刚性件。
其中，获取到至少一侧形成有多个导电凸台的载板，并在载板的至少一侧设置离型抗镀膜，并裸露各导电凸台的步骤包括：获取到载板，并在载板的相对两侧制备多个导电凸台；在载板的相对两侧设置离型抗镀膜，并裸露各导电凸台；对载板的至少一侧进行电镀，以在各导电凸台远离载板的一侧制备焊盘的步骤包括：对载板的相对两侧进行电镀，以在各导电凸台远离载板的一侧制备焊盘；去除载板以及离型抗镀膜，以制备封装体的步骤包括：对载板进行分板，并去除离型抗镀膜，以制备两个封装体。
为解决上述技术问题，本发明提供了一种封装体，包括：多个焊盘，多个焊盘设置于同一水平面上，焊盘包括第一焊盘以及第二焊盘；芯片，芯片贴装于第一焊盘的一侧；连接件，连接件的一端与芯片远离第一焊盘的一侧电连接，连接件的另一端与第二焊盘的一侧电连接；多个导电凸台，各导电凸台分别与对应的焊盘的另一侧电连接。
其中，封装体还包括：封装层，封装层包裹芯片；连接件包括第一导电孔、第二导电层以及第二导电孔，芯片与对应的第二焊盘之间依次通过第一导电孔、第二导电层以及第二导电孔电连接；封装层包裹芯片以及第一导电孔、第二导电孔以及焊盘的侧面，第二导电层与封装层的一侧贴合设置。
其中，封装体还包括：第一刚性件；第一刚性件贴合设置于封装层远离连接件的一侧；第一刚性件对应各焊盘的位置上形成有通孔，通孔内形成有导电件，各导电件的一端与对应的焊盘电连接，各导电件的另一端与对应的导电凸台电连接。
为解决上述技术问题，本发明的封装体的封装方法通过获取到至少一侧形成有多个导电凸台的载板，并在载板的至少一侧设置离型抗镀膜，且裸露各导电凸台；对载板的至少一侧进行电镀，以在各导电凸台远离载板的一侧制备焊盘；将芯片对应贴装至第一焊盘远离载板的一侧，并对芯片进行封装；制备连接件，通过连接件电连接芯片以及第二焊盘；去除载板以及离型抗镀膜，以制备封装体。从而通过设置离型抗镀膜并裸露导电凸台后进行电镀的方式制备焊盘，最终使得导电凸台与焊盘分别形成封装体的外部焊盘与内部焊盘，从而避免掉内外焊盘对位这一过程。直接通过电镀进行精准成型，从而极大程度上提高了封装体的外部焊盘与内部焊盘之间的对位精度，提高封装体的结构稳定性与可靠性。
附图说明
图1是本发明提供的封装体的封装方法一实施例的流程示意图；
图2是本发明提供的封装体的封装方法另一实施例的流程示意图；
图3是图2实施例中制备导电凸台后一实施方式的结构示意图；
图4是图2实施例中设置离型抗镀膜台后一实施方式的结构示意图；
图5是图2实施例中制备焊盘后一实施方式的结构示意图；
图6是图2实施例中封装后一实施方式的结构示意图；
图7是图2实施例中制备连接件后一实施方式的结构示意图；
图8是图2实施例中制备焊盘后另一实施方式的结构示意图；
图9是本发明提供的封装体一实施例的结构示意图；
图10是本发明提供的封装体另一实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
请参阅图1，图1是本发明提供的封装体的封装方法一实施例的流程示意图。
步骤S11：获取到至少一侧形成有多个导电凸台的载板，并在载板的至少一侧设置离型抗镀膜，且裸露各导电凸台。
获取到至少一侧形成有多个导电凸台的载板。在一个具体的应用场景中，可以获取到一侧形成有多个导电凸台的载板。在另一个具体的应用场景中，也可以获取到相对两侧都形成有多个导电凸台的载板。
在载板的至少一侧设置离型抗镀膜，且裸露各导电凸台。即在载板形成有导电凸台的一侧贴覆离型抗镀膜，但裸露导电凸台，以通过离型抗镀膜将载板形成有导电凸台的一侧上除了导电凸台的位置进行抗镀保护。
其中，离型抗镀膜指的是可以后续可以完全去除的抗镀膜。
步骤S12：对载板的至少一侧进行电镀，以在各导电凸台远离载板的一侧制备焊盘；其中，焊盘包括第一焊盘以及第二焊盘。
对载板的至少一侧进行电镀，由于离型抗镀膜已将载板形成有导电凸台的一侧上除了导电凸台的位置进行抗镀保护，因此，电镀时，只有导电凸台的位置被电镀上金属离子，以在各导电凸台远离载板的一侧形成了焊盘。
本步骤制备得到的焊盘包括第一焊盘以及第二焊盘。其中，第一焊盘指的是后续用于安装芯片的焊盘。第二焊盘指的是后续不用于安装芯片，但用于引出芯片信号的焊盘。第一焊盘以及第二焊盘的作用不同，但其在本步骤中的结构可以相同。
步骤S13：将芯片对应贴装至第一焊盘远离载板的一侧，并对芯片进行封装。
将芯片对应贴装至第一焊盘远离载板的一侧，并对芯片进行封装。其中，封装材料具体可以包括环氧树脂类、聚酰亚胺类、双马来酰亚胺三嗪(Bismaleimide Triazine，BT)类、陶瓷基类中的一种或多种。在此不做限定。
在一个具体的场景中，一个载板上可以形成有多个第一焊盘，即用于对应安装多个芯片，形成多芯片封装体。而多个芯片之间可以相互独立，也可以具备连接关系，具体设置可以基于实际需求进行设置，在此不做限定，其中，当多个芯片之间相互独立设置时，后续可以对封装体进行切割，得到多个单芯片封装体。
在另一个具体的应用场景中，载板上也可以只形成一个第一焊盘，用于安装一个芯片，形成单芯片封装体。
步骤S14：在芯片远离载板的一侧以及第二焊盘远离载板的一侧制备连接件，通过连接件电连接芯片以及第二焊盘。
在一个具体的应用场景中，当封装时，包裹了整个芯片四周，则本步骤中制备连接件时，可以先在芯片远离载板的一侧以及第二焊盘远离载板的一侧进行钻孔，裸露芯片以及第二焊盘，再制备连接件，来通过连接件电连接芯片以及第二焊盘。
在另一个具体的应用场景中，当封装时，仅封装了芯片的侧面，则板步骤中制备连接件时，可以直接制备连接件，来通过连接件电连接芯片以及第二焊盘。
其中，可以通过电镀或焊接金属基的方式制备连接芯片以及第二焊盘的连接件。
步骤S15：去除载板以及离型抗镀膜，以制备封装体。
形成连接件后，去除载板以及离型抗镀膜，从而使得导电凸台外露，形成封装体的外部焊盘。
此时，芯片一边可以通过第一焊盘、导电凸台引出电极，另一边可以通过连接件、第二焊盘以及导电凸台引出电极，从而实现信号外接。
其中，由于本实施例在载板上通过设置离型抗镀膜并裸露导电凸台后进行电镀的方式制备焊盘，最终使得导电凸台与焊盘分别形成封装体的外部焊盘与内部焊盘，从而避免掉内外焊盘对位这一过程。直接通过电镀进行精准成型，从而极大程度上提高了封装体的外部焊盘与内部焊盘之间的对位精度。
通过上述步骤，本实施例的封装体的封装方法通过获取到至少一侧形成有多个导电凸台的载板，并在载板的至少一侧设置离型抗镀膜，且裸露各导电凸台；对载板的至少一侧进行电镀，以在各导电凸台远离载板的一侧制备焊盘；将芯片对应贴装至第一焊盘远离载板的一侧，并对芯片进行封装；制备连接件，通过连接件电连接芯片以及第二焊盘；去除载板以及离型抗镀膜，以制备封装体。从而通过设置离型抗镀膜并裸露导电凸台后进行电镀的方式制备焊盘，最终使得导电凸台与焊盘分别形成封装体的外部焊盘与内部焊盘，从而避免掉内外焊盘对位这一过程。直接通过电镀进行精准成型，从而极大程度上提高了封装体的外部焊盘与内部焊盘之间的对位精度，提高封装体的结构稳定性与可靠性。
请参阅图2，图2是本发明提供的封装体的封装方法另一实施例的流程示意图。本实施例以载板的相对两侧都制备有导电凸台为例进行封装体的封装说明，当载板的一侧制备有导电凸台时，其制备方法类似，在此不做限定。
步骤S21：获取到载板，并在载板的相对两侧制备多个导电凸台；在载板的相对两侧设置离型抗镀膜，并裸露各导电凸台。
获取到载板，其中，载板的相对两侧可以分别形成有铜层，从而在载板相对两侧制备导电凸台时，能够利用铜层打底，形成导电凸台。其中，铜层可以包括可剥离铜箔，以便于后续去除。
在一个具体的应用场景中，可以在铜层上除导电凸台对应的位置的其他位置，贴覆上保护层，再对载板进行电镀，从而在上述位置处形成导电凸台。在另一个具体的应用场景中，也可以直接将金属基焊接或导电胶粘结在导电凸台对应的位置，形成导电凸台。其中，形成导电凸台的方式在此不做限定。
请参阅图3，图3是图2实施例中制备导电凸台后一实施方式的结构示意图。
本实施方式的载板100包括基层101以及铜层102，其中，两层铜层102分别与基层101的两对两侧贴合设置。
在载板100相对两侧的铜层102上形成有多个导电凸台103。其中，每侧的导电凸台103的数量可以为多个，具体数量可以基于实际需求进行设置，在此不做限定。
在载板的相对两侧形成导电凸台后，在载板的相对两侧设置离型抗镀膜，并裸露各导电凸台。其中，导电凸台的厚度与离型抗镀膜的厚度相同。
其中，可以通过丝网印刷或其他贴覆方式将离型抗镀膜设置于载板的相对两侧。其中，离型抗镀膜指的是可以后续可以完全去除的抗镀膜，包括可解胶或可去除环氧系材料。
请参阅图4，图4是图2实施例中设置离型抗镀膜台后一实施方式的结构示意图。
本实施方式在图3实施方式的基础上，在载板100的铜层102远离基层101的一侧设置了离型抗镀膜104，且离型抗镀膜104裸露各导电凸台103。其中，导电凸台103的厚度与离型抗镀膜104的厚度相同，以保护导电凸台103的侧面。
步骤S22：对载板的相对两侧进行电镀，以在各导电凸台远离载板的一侧制备焊盘，其中，焊盘包括第一焊盘以及第二焊盘。
覆盖完离型抗镀膜后，对载板的相对两侧进行电镀，以在各导电凸台远离载板的一侧制备焊盘。在一个具体的应用场景中，在电镀前，也可以采用激光或化学方式将导电凸台上残留的材料清洁干净，以完全裸露导电凸台远离载板的一侧，便于电镀附着。具体清洁方式可以基于离型抗镀膜的贴覆方式而定，在此不做限定。
其中，焊盘包括第一焊盘以及第二焊盘。其中，第一焊盘指的是后续用于安装芯片的焊盘。第二焊盘指的是后续不用于安装芯片，但用于引出芯片信号的焊盘。第一焊盘以及第二焊盘的作用不同，但其在本步骤中的结构可以相同。本实施例的第一焊盘与第二焊盘可以接受人工的指定或经验的参考进行确定。
请参阅图5，图5是图2实施例中制备焊盘后一实施方式的结构示意图。
本实施方式在图4实施方式的基础上，在各导电凸台103远离载板100的一侧制备了焊盘105。焊盘105可以包括第一焊盘与第二焊盘。
其中，本实施例的导电凸台103用于形成封装体的外焊盘，焊盘105用于形成封装体的内焊盘，而本步骤通过电镀的方式，利用金属离子的吸附实现内外焊盘的接触，从而避免掉后续定位内外焊盘的进行连接的步骤，并极大程度上提高了封装体的内外焊盘之间的对位精度与连接稳定性。
步骤S23：将芯片粘贴或焊接至各第一焊盘远离载板的一侧；对芯片进行封装，形成包裹芯片以及填充满芯片与离型抗镀膜之间的空隙的封装层。
将芯片粘贴或焊接至各第一焊盘远离载板的一侧，本步骤不对第二焊盘进行处理。在一个具体的应用场景中，可以通过锡膏或其他焊料将芯片焊接至各第一焊盘远离载板的一侧。在另一个具体的应用场景中，也可以通过导电胶将芯片粘贴至第一焊盘上，导电胶包括银胶、铜浆等，在此不做限定，通过上述方式实现芯片与第一焊盘之间的固定以及电连接。
其中，本实施例的芯片安装可以采用正装、倒装方式。因此可满足单芯或多芯及多焊盘的小尺寸封装。
芯片安装完成后，对芯片进行封装，形成包裹芯片以及填充满芯片与离型抗镀膜之间的空隙的封装层。其中，封装层可以为介质层，其具体可以包括环氧树脂类、聚酰亚胺类、双马来酰亚胺三嗪(Bismaleimide Triazine，BT)类、陶瓷基类中的一种或多种。
请参阅图6，图6是图2实施例中封装后一实施方式的结构示意图。
本实施方式在图5实施方式的基础上，将芯片106贴装至各第一焊盘1051上，第二焊盘1052不贴装芯片，封装层107包裹各芯片106以及填充满芯片106与离型抗镀膜104之间的空隙。第一焊盘1051以及第二焊盘1052共同形成焊盘105。
步骤S24：在芯片远离载板的一侧以及第二焊盘远离载板的一侧制备连接件，通过连接件电连接芯片以及第二焊盘。
封装后，在芯片远离载板的一侧以及第二焊盘远离载板的一侧制备连接件，通过连接件电连接芯片以及第二焊盘。
具体地，可以基于各芯片以及各第二焊盘的位置，从封装层远离载板的一侧，对封装层进行钻孔，以形成裸露各芯片的第一盲孔以及裸露各第二焊盘的第二盲孔。其中，钻孔可以通过机械钻孔或激光钻孔的方式进行，在此不做限定。
钻孔后，对封装层远离载板的一侧进行电镀，以填充满第一盲孔以及第二盲孔对应形成第一导电孔以及第二导电孔，并在封装层远离载板的一侧形成第二导电层。
在一个具体的应用场景中，电镀可以采用全板电镀，在封装层远离载板的一侧整板形成第二导电层，并填充满第一盲孔以及第二盲孔对应形成第一导电孔以及第二导电孔。其中，第二导电层的厚度可以在30-40um之间，具体可以为30um、34um、35um、36um、40um等，具体可以基于实际性能需求而定，在此不做限定。
对第二导电层进行蚀刻，保留第一导电孔与第二导电孔之间的第二导电层，去除其他的第二导电层，形成连接件。
请参阅图7，图7是图2实施例中制备连接件后一实施方式的结构示意图。
本实施方式在图6实施方式的基础上，在封装层107远离载板100的一侧上形成了连接件108。其中，连接件108包括第一导电孔1081、第二导电层1082以及第二导电孔1083。其中，第一导电孔1081的两端分别连接芯片106以及第二导电层1082，第二导电层1082的两端分别连接第一导电孔1081以及第二导电孔1083，第二导电孔1083的两端分别连接第二导电层1082以及第二焊盘1052。
由此，芯片106的一侧依次与第一焊盘1051以及导电凸台电连接，另一侧依次与连接件108、第二焊盘1052以及导电凸台电连接。
在一个具体的应用场景中，制备完连接件后，还可以在封装层远离载板的一侧压合第二刚性件，以增强封装体的结构刚性，从而提高封装体的结构稳定性与可靠性。
其中，第二刚性件可以包括半固化片或其他刚性件，在此不做限定。
步骤S25：去除载板以及离型抗镀膜，以制备封装体。
由于本实施例的载板两侧分别有制备封装体，则对载板进行分板，以去除载板，并去除离型抗镀膜，制备得到两个封装体。
在一个具体的应用场景中，分板后，由于载板的相对两侧覆盖有铜层，则可以通过蚀刻将铜层去除，露出导电凸台以及离型抗镀膜，再采用化学或热方式将离型抗镀膜去除，从而凸出裸露导电凸台，形成封装体的外焊盘。
在一个具体的应用场景中，分板前，还可以在第二刚性件远离载板的一侧涂覆阻焊层，以提高封装体表面的绝缘性以及保护性。
其中，还可以在导电凸台裸露的表面制作一层涂覆层，确保分支管黄体存储周期。其中，涂覆层可以包括化金、镍金等导电的抗氧化材质。在此不做限定。
最后，当整个载板上制备的是多个单芯片封装体时，可以对整个板件进行切割，得到多个独立的单芯片封装体。
通过上述步骤，本实施例的封装体的封装方法通过获取到载板，并在载板的相对两侧制备多个导电凸台；在载板的相对两侧设置离型抗镀膜，并裸露各导电凸台，再对载板的相对两侧进行电镀，以在各导电凸台远离载板的一侧制备焊盘，从而通过设置离型抗镀膜并裸露导电凸台后进行电镀的方式制备焊盘，最终使得导电凸台与焊盘分别形成封装体的外部焊盘与内部焊盘，从而避免掉内外焊盘对位这一过程。直接通过电镀进行精准成型，从而极大程度上提高了封装体的外部焊盘与内部焊盘之间的对位精度。提高封装体的结构稳定性与可靠性。
在其他实施例中，对载板的至少一侧进行电镀，以在各导电凸台远离载板的一侧制备焊盘的步骤还可以包括：
先将第一刚性件压合至离型抗镀膜远离载板的一侧；其中，第一刚性件可以包括半固化片或其他刚性件。
再基于各导电凸台的位置，对第一刚性件进行钻孔，形成裸露各导电凸台的通孔。
对第一刚性件远离载板的一侧进行电镀，直至填充满各通孔并在第一刚性件远离载板的一侧形成第一导电层；其中，第一导电层的厚度可以在25±5μm，具体可以基于实际需求进行设置，在此不做限定。
最后基于各导电凸台的位置对第一导电层进行蚀刻，以形成各焊盘。
请参阅图8，图8是图2实施例中制备焊盘后另一实施方式的结构示意图。
本实施方式在图4实施方式的基础上，在各导电凸台103远离载板100的一侧整板压合了第一刚性件109。而第一刚性件109对应各导电凸台103的位置上分别形成有通孔，孔内经电镀形成有导电件111，通孔远离载板100的一侧经电镀形成有焊盘110。其中，导电件111的一端与导电凸台103接触，另一端与焊盘110接触。
本实施方式通过新增第一刚性件的压合并对应更改焊盘的制备方式，能够进一步增强封装体的结构刚性，进而提高封装体的结构稳定性与可靠性。
本实施例的封装体后续的制备步骤与图2实施例相同，请参阅前文，在此不再赘述。
请参阅图9，图9是本发明提供的封装体一实施例的结构示意图。本实施例以单芯片封装体为例进行说明，当封装体为多芯片封装体时，其结构类似，在此不再赘述。
本实施例的封装体200包括多个焊盘、芯片201、连接件203以及多个导电凸台205。其中，多个焊盘设置于同一水平面上，焊盘包括第一焊盘204以及第二焊盘206。各芯片201贴装于第一焊盘204的一侧；而连接件203的一端与芯片201远离第一焊盘204的一侧电连接，连接件203的另一端与第二焊盘206的一侧电连接；导电凸台205分别与对应的焊盘的另一侧电连接。
即，芯片201的一侧依次与第一焊盘204以及导电凸台205电连接，另一侧依次与连接件203、第二焊盘206以及导电凸台205电连接，从而通过导电凸台205实现封装体200的对外连接。其中，芯片201的连接件203可以与多个第二焊盘206电连接，从而引出多个电极，具体的数量可以基于实际需求进行设置，在此不做限定。
本实施例的封装体200可以通过上述任一实施例的封装体的制备方法制备得到。
通过上述结构，本实施例的封装体的外部焊盘与内部焊盘是载板上通过设置离型抗镀膜并裸露导电凸台后进行电镀的方式形成的，从而避免掉内外焊盘对位这一过程。直接通过电镀进行精准成型，从而极大程度上提高了封装体的外部焊盘与内部焊盘之间的对位精度，提高封装体的结构稳定性与可靠性。
在其他实施例中，封装体200还包括：封装层202，封装层202包裹芯片201。
而连接件203包括第一导电孔、第二导电层以及第二导电孔，芯片201与对应的第二焊盘206之间依次通过第一导电孔、第二导电层以及第二导电孔电连接。
封装层202包裹芯片201以及第一导电孔、第二导电孔以及焊盘的侧面，第二导电层与封装层202的一侧贴合设置，从而封装得到封装体200。
在其他实施例中，封装体200还包括：第二刚性件208，第二刚性件208贴合设置于封装层202远离导电凸台205的一侧，且包裹第二导电件，来提高封装体200的结构刚性，增强封装体200的稳定性和可靠性。
在其他实施例中，封装体200还包括：阻焊层209，阻焊层209与第二刚性件208远离导电凸台205的一侧贴合设置，以对封装体200进行绝缘保护。
请参阅图10，图10是本发明提供的封装体另一实施例的结构示意图。本实施例的封装体可以通过上述图8实施例的封装体的制备方法制备得到。
本实施例的封装体300的芯片、连接件、第二刚性件、阻焊层以及封装层的位置以及连接关系均与图9实施例的封装体200相同，请参阅前文，在此不再赘述。
本实施例的封装体200较前述实施例还包括：第一刚性件307。
第一刚性件307贴合设置于封装层302远离连接件303的一侧；第一刚性件307对应各焊盘的位置上形成有通孔，通孔内形成有导电件308，各导电件308的一端与对应的焊盘电连接，各导电件308的另一端与对应的导电凸台305电连接。从而实现焊盘与导电凸台305之间的电连接。
此时，芯片301的一侧通过第一焊盘304、导电件308以及导电凸台305对外连接，另一侧通过连接件303、第二焊盘306、导电件308以及导电凸台305对外连接。
通过上述结构，本实施例的封装体的外部焊盘与内部焊盘是载板上通过设置离型抗镀膜并裸露导电凸台后进行电镀的方式形成的，从而避免掉内外焊盘对位这一过程。直接通过电镀进行精准成型，从而极大程度上提高了封装体的外部焊盘与内部焊盘之间的对位精度，提高封装体的结构稳定性与可靠性。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种封装体的封装方法，其特征在于，所述封装体的封装方法包括：
获取到至少一侧形成有多个导电凸台的载板，并在所述载板的至少一侧设置离型抗镀膜，且裸露各所述导电凸台；
对所述载板的至少一侧进行电镀，以在各所述导电凸台远离所述载板的一侧制备焊盘；其中，所述焊盘包括第一焊盘以及第二焊盘；
将芯片对应贴装至所述第一焊盘远离所述载板的一侧，并对所述芯片进行封装；
在所述芯片远离所述载板的一侧以及所述第二焊盘远离所述载板的一侧制备连接件，通过所述连接件电连接所述芯片以及所述第二焊盘；
去除所述载板以及所述离型抗镀膜，以制备所述封装体。
2.根据权利要求1所述的封装体的封装方法，其特征在于，所述对所述载板的至少一侧进行电镀，以在各所述导电凸台远离所述载板的一侧制备焊盘的步骤包括：
将第一刚性件压合至所述离型抗镀膜远离所述载板的一侧；
基于各所述导电凸台的位置，对所述第一刚性件进行钻孔，形成裸露各所述导电凸台的通孔；
对所述第一刚性件远离所述载板的一侧进行电镀，直至填充满各所述通孔并在所述第一刚性件远离所述载板的一侧形成第一导电层；
基于各所述导电凸台的位置对所述第一导电层进行蚀刻，以形成各所述焊盘。
3.根据权利要求1或2所述的封装体的封装方法，其特征在于，
所述导电凸台的厚度与所述离型抗镀膜的厚度相同。
4.根据权利要求1或2所述的封装体的封装方法，其特征在于，所述将芯片对应贴装至所述第一焊盘远离所述载板的一侧，并对所述芯片进行封装的步骤包括：
将所述芯片粘贴或焊接至各所述第一焊盘远离所述载板的一侧；
对所述芯片进行封装，形成包裹所述芯片以及填充满所述芯片与所述离型抗镀膜之间的空隙的封装层。
5.根据权利要求4所述的封装体的封装方法，其特征在于，所述在所述芯片远离所述载板的一侧以及所述第二焊盘远离所述载板的一侧制备连接件，通过所述连接件电连接所述芯片以及所述第二焊盘的步骤包括：
基于各所述芯片以及各所述第二焊盘的位置，从所述封装层远离所述载板的一侧，对所述封装层进行钻孔，以形成裸露各所述芯片的第一盲孔以及裸露各所述第二焊盘的第二盲孔；
对所述封装层远离所述载板的一侧进行电镀，以填充满所述第一盲孔以及所述第二盲孔对应形成第一导电孔以及第二导电孔，并在所述封装层远离所述载板的一侧形成第二导电层；
对所述第二导电层进行蚀刻，并保留所述第一导电孔与所述第二导电孔之间的第二导电层，形成所述连接件。
6.根据权利要求4所述的封装体的封装方法，其特征在于，所述在所述芯片远离所述载板的一侧以及所述第二焊盘远离所述载板的一侧制备连接件，以电连接所述芯片以及所述第二焊盘的步骤之后还包括：
在所述封装层远离所述载板的一侧压合第二刚性件。
7.根据权利要求1或2所述的封装体的封装方法，其特征在于，所述获取到至少一侧形成有多个导电凸台的载板，并在所述载板的至少一侧设置离型抗镀膜，并裸露各所述导电凸台的步骤包括：
获取到载板，并在所述载板的相对两侧制备多个导电凸台；
在所述载板的相对两侧设置离型抗镀膜，并裸露各所述导电凸台；
所述对所述载板的至少一侧进行电镀，以在各导电凸台远离所述载板的一侧制备焊盘的步骤包括：
对所述载板的相对两侧进行电镀，以在各导电凸台远离所述载板的一侧制备焊盘；
所述去除所述载板以及所述离型抗镀膜，以制备所述封装体的步骤包括：
对所述载板进行分板，并去除所述离型抗镀膜，以制备两个所述封装体。
8.一种封装体，其特征在于，所述封装体包括：
多个焊盘，多个所述焊盘设置于同一水平面上，所述焊盘包括第一焊盘以及第二焊盘；
芯片，所述芯片贴装于所述第一焊盘的一侧；
连接件，所述连接件的一端与所述芯片远离所述第一焊盘的一侧电连接，所述连接件的另一端与所述第二焊盘的一侧电连接；
多个导电凸台，各所述导电凸台分别与对应的焊盘的另一侧电连接。
9.根据权利要求8所述的封装体，其特征在于，所述封装体还包括：封装层，所述封装层包裹所述芯片；
所述连接件包括第一导电孔、第二导电层以及第二导电孔，所述芯片与对应的所述第二焊盘之间依次通过所述第一导电孔、第二导电层以及第二导电孔电连接；
所述封装层包裹所述芯片以及所述第一导电孔、所述第二导电孔以及所述焊盘的侧面，所述第二导电层与所述封装层的一侧贴合设置。
10.根据权利要求9所述的封装体，其特征在于，所述封装体还包括：第一刚性件；
所述第一刚性件贴合设置于所述封装层远离所述连接件的一侧；
所述第一刚性件对应各所述焊盘的位置上形成有通孔，所述通孔内形成有导电件，各所述导电件的一端与对应的所述焊盘电连接，各所述导电件的另一端与对应的导电凸台电连接。
CN202210865680.8A 2022-07-21 2022-07-21 封装体及其制备方法 Pending CN115332091A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210865680.8A CN115332091A (zh) 2022-07-21 2022-07-21 封装体及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210865680.8A CN115332091A (zh) 2022-07-21 2022-07-21 封装体及其制备方法

Publications (1)

Publication Number Publication Date
CN115332091A true CN115332091A (zh) 2022-11-11

Family

ID=83919035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210865680.8A Pending CN115332091A (zh) 2022-07-21 2022-07-21 封装体及其制备方法

Country Status (1)

Country Link
CN (1) CN115332091A (zh)

Similar Documents

Publication Publication Date Title
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
KR100557049B1 (ko) 반도체 장치와 그 제조방법
US8222747B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US6486544B1 (en) Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
KR100384260B1 (ko) 반도체장치 및 그 제조방법
EP2798675B1 (en) Method for a substrate core layer
KR101119303B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP4955648B2 (ja) 電子デバイスパッケージ、モジュール、および電子機器
JP2000138313A (ja) 半導体装置及びその製造方法
US7807510B2 (en) Method of manufacturing chip integrated substrate
JPH09162320A (ja) 半導体パッケージおよび半導体装置
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
WO2024060639A1 (zh) 一种封装体及其制备方法
CN115332091A (zh) 封装体及其制备方法
CN115527975A (zh) 一种芯片封装结构及芯片封装方法
JP3634709B2 (ja) 半導体モジュール
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
KR20120031690A (ko) 임베디드 패키지 및 그 형성방법
CN215266271U (zh) 基于铜箔载板的正反面芯片集成封装结构
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
CN116936373A (zh) 多芯片的封装方法以及封装体
CN118156156A (zh) 封装结构及其形成方法
CN117133748A (zh) 封装体及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination