JP5767338B2 - 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板 - Google Patents

電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板 Download PDF

Info

Publication number
JP5767338B2
JP5767338B2 JP2013540265A JP2013540265A JP5767338B2 JP 5767338 B2 JP5767338 B2 JP 5767338B2 JP 2013540265 A JP2013540265 A JP 2013540265A JP 2013540265 A JP2013540265 A JP 2013540265A JP 5767338 B2 JP5767338 B2 JP 5767338B2
Authority
JP
Japan
Prior art keywords
layer
electronic device
semi
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013540265A
Other languages
English (en)
Other versions
JP2014503997A5 (ja
JP2014503997A (ja
Inventor
ゴットバルド,トーマス
レッスル,クリスティアン
Original Assignee
シュバイツァー エレクトロニク アーゲー
シュバイツァー エレクトロニク アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シュバイツァー エレクトロニク アーゲー, シュバイツァー エレクトロニク アーゲー filed Critical シュバイツァー エレクトロニク アーゲー
Publication of JP2014503997A publication Critical patent/JP2014503997A/ja
Publication of JP2014503997A5 publication Critical patent/JP2014503997A5/ja
Application granted granted Critical
Publication of JP5767338B2 publication Critical patent/JP5767338B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20409Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing
    • H05K7/20427Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing having radiation enhancing surface treatment, e.g. black coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/066Heatsink mounted on the surface of the PCB
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子デバイス及びそれを製作する方法に関する。
DE 10 2009 013 818 A1(特許文献1)は、電子デバイスを製作する方法を開示しており、そこでは、第1の導電性層を備えた支持体を設けた後、第1の絶縁性層をこの第1の導電性層上に適用し、第1の絶縁性層の第1の面から第1の絶縁性層の第2の面に少なくとも1つの貫通接続部が形成される。少なくとも2つの半導体チップが該支持体上に据え付けられ、第2の絶縁性層が該支持体上に設けられる。次いで、該支持体が露出するまで第2の絶縁性層が開かれ、暴露した第2の絶縁性層の上に金属層が堆積され、その後、2つ又はそれより多い半導体チップが分割される。
DE 10 2009 013 818 A1
これとは対照的に、本発明は、請求項1及び2の特徴をもつ電子デバイス、請求項6及び7の特徴をもつその製作方法、請求項14の特徴をもつ本発明に係るデバイスを備えているプリント基板、及び電子デバイスを請求項18の特徴をもつプリント基板に一体化させるための方法を提案する。
本発明に係る該デバイスはセラミックスで製作されたものよりも低価格な代替物である。また該デバイスはセラミックスで製作されたものに比べると、著しく破損しにくい。一般に使用されていた長いアルミニウムのボンドワイヤは銅の短いビアに取って代わっているため、ON状態の抵抗は著しく減少している。さらに、使用されたガルバニック接触部は、一般に使用されていたボンドワイヤより小さな表面積を必要とするため、本発明の設計はチップサイズの減少を可能にする。また、対称的な層構造を有するため、該デバイスは平面性も向上している。チップと該接触部の間の熱膨張係数の違いは減少しており、その結果、信頼性が向上している。さらなる利点は、電気絶縁部、例えば、モータハウジングからの電気絶縁部は誘電体を介して該デバイスモジュールに既に一体化されている。これにより製作された該デバイスは、直接プリント基板に一体化することができ、費用効果の高い包括的な解決策を提示している。
本発明の追加的な利点及び態様については、明細書及び添付図面から理解されうる。
上述した特徴及び後述される特徴は、本発明の範囲内において、示された組合せに適用されるだけでなく、他の組合せ又は個別にも適用されることは自明である。
本発明は、図示する目的のために、概略図(一定の縮尺ではない)で表された例示態様によって示され、図面を参照しつつ以下のように詳細に説明される。
電子デバイスの製作において、本発明に基づく最初の半完成品の製作を示す図である。 電子デバイスの製作において、本発明に基づく最初の半完成品の製作を示す図である。 電子デバイスの製作において、本発明に基づく最初の半完成品の製作を示す図である。 第1の半完成品の配置態様の平面図である。 電子デバイスの製作において、本発明に基づく第2の半完成品の製作を示す図である。 電子デバイスの製作において、3つの半完成品の配置、積層、及びさらなる処理を示す図である。 電子デバイスの製作において、3つの半完成品の配置、積層、及びさらなる処理を示す図である。 電子デバイスの製作において、3つの半完成品の配置、積層、及びさらなる処理を示す図である。 本発明に係る完成された電子デバイスの1態様を示す図である。 本発明に係る一体化されたデバイスを備えたプリント基板を示す断面図である。 一体化されたデバイスを備えたプリント基板の別の態様を示す断面図である。 一体化された部品を含む本発明に係るデバイスの横断面図である。 一体化されたインターポーザ及び部品を含む本発明に係るデバイスの横断面図である。
本発明に係る方法においては、上面12及び下面14を有する導電性材料からなる基板10が用意される(図1)。この基板は、例えば、銅シートとすることができ、当業者に知られた他の導電性材料でも可能である。銅は、3つの有用な特性、すなわち、高い導電性、高い熱伝導性をもち、また同様の伝導性を示す他の材料に比べて、リーズナブルなコストで入手することができる。基板10の寸法は、所定の要件を考慮して、特定のケースに対して当業者が適当に選択することができる。典型的な寸法は、例えば、0.2から1mmの厚さで、600mm×600mmである。
任意に、支持体のみが選択的にエッチングされるように、堆積金属とは異なるエッチング特性を示す、より安価な金属を使用することができる。したがって、支持体の材料として、前述した銅をめっきしたアルミニウムを使用することができる。これにより、コストと重量の両方で節約することが可能になるであろう。
次の工程において、導電性材料からなる第1の層16を基板10に適用する。第1の層16は、基板10の上面12及び/又は下面14に適用する。この適用は、当業者に知られた、例えば、堆積(めっき、ガルバニック/電気化学的堆積)又は他の適切な技術手段(スパッタリング、真空蒸着等)を介して行うことができる。
本発明において、基板10への第1の層16の適用は、少なくとも1つの切り抜き18が形成されるようにして行われる。切り抜き18の寸法(底面積及び深さ)は、切り抜き18が所望する電子部品20を受け入れることができるように選択され(図3)、次の工程では、電子部品20は切り抜き18に挿入され、基板10に配置される。この電子部品20は、例えば、出力半導体又は他の類似の部品でありうる。切り抜き18の深さdは、例えば、挿入される電子部品20の高さと、基板10と電子部品20の下面の間に設けられる接続層19の高さの合計が、該切り抜きの深さdよりもいくらか小さくなるように選択される。あるいは、別の言い方をするならば、板要素(層22)は、挿入される該部品と該接続層の合計よりもいくらか厚くなる。接続層19は、例えば、ソルダー層、有機層、又は適切な接着剤とすることができる。切り抜き18の領域内の基板10の表面には、部品との接触面を形成するために、任意に適切な貴金属(例えば、Ag、Au、Sn又は同等物)を設けることができる。電子部品(又はチップ)20及び基板10の表面の被覆のための被覆材料の適当な組合せを通じて、ソルダリング前よりもソルダリング後に、より高い融点を示す化合物を形成しうる。これは、例えば、該部品への金(Au)と該基板へのスズ(Sn)の組合せで達成しうる。Snは232℃で溶融し、該温度でソルダリング工程が起こる。この工程の際に、232℃を超える融点をもつAuSn中間相が形成される。これにより、さらなる工程の際に後の再溶融が防止される。
電子部品の表面は、その下面が意図した接着方法に対して有効であるように形成される。例えば、ソルダリングが意図されているのであれば、ソルダリング可能な表面である。該部品の上面は、後のガルバニック(galvanic)接触部形成に適したやり方で形成される。例えば、接触部表面に銅めっきすることである。
チップ又は他の部品を受け入れるための切り抜きを設ける本発明の既述した工程には、機械的圧力の効果により、押し合わせる/積層する後の処理工程の際に部品が保護されるという利点がある。めっきの高さ(したがって切り抜きの深さd)は、部品の厚さと接続層の合計よりもいくらか大きくなるように選択されるからである。このことは、部品の表面が十分に層22の表面の下に配置され、押圧の際に部品に損害を与える圧力がかからないようにする。切り抜きの周囲に導電層を適用することにより切り抜きを形成することは、切り抜きが直角の角度と垂直面(それ以外の方法では、これは大変な困難さでのみ達成することができるが、エッチングではできない)をもつという利点があり、その結果、挿入される部品の寸法に対して非常に精確に適合するように切り抜きを形成することができる。
部品20の周囲に設けられた凹所は、実装許容差を補償するために、据え付け及びソルダリング工程の完了後に、適切な材料、例えば、標準的な流延材料を用いて充填することができる。
前述したように、指定された切り抜き18への部品20の挿入の後、第1の半完成品HZ1が完成する。
1つの態様においては、第1の半完成品には、チャネルK1、K2、K3によって規定されたフィールド又はアレイF1、F2、F3、F4を設けてもよい(図4)。これらのフィールドF1、F2、F3、F4は、完成後、互いに電気的に絶縁することを意図されている。この目的のために、チャネルK1、K2、K3が、例えば、エッチングの手段により、第1の層16及び基板10に生成される。この時点では、チャネルK1、K2、K3を横方向に貫いて延び、機械的にそれらを接続するスタッドSを該チャネルは(まだ)有する。このスタッドは安定性を付与する(保持スタッド)。積層する工程(後述)の後に、この保持スタッドは適切な処理、例えば、ドリリング、ルーティング、スタンピングにより除去される。こうして、該電子デバイスに電位が分割された領域が形成される。半円形又は部分的に円形の凹所28は、図4に示す第1の半完成品HZ1の下部領域に、完成されたデバイスの貫通穴のための電位分割(電位分離)を供給する。前述したように形成されたフィールドF1、F2、F3、F4は、本発明において、電子部品20に放熱用の表面を供給する。各フィールドF1、F2、F3、F4のサイズは、据え付けられた各々の部品に割り当てられた放熱用の表面が実質的に同一
であるようなやり方で選択される。
前述したチャネルは、加圧工程前に層構造に注入しなければならない樹脂の量を減らすため、実際の積層工程の前に埋めることができる(図6)。このことは、例えば、一方で、3つの半完成品の間に非常に狭い絶縁クリアランスHZ1、HZ2、HZ3が所望され、他方、長くて幅の広いチャネルが埋められるときに必要であるかもしれない。これは例えば、印刷工程又はローラーコーターの手段により達成しうる。樹脂は特に熱伝導性である必要はない。
上述したフィールド又はアレイは、本発明において、フィールド/アレイに配列される部品に“左右対称の”熱拡散のための同一のデバイス面を割り当てるのに役立つ。この点において、“左右対称の”は、図9を参照して後でも説明されるように、それぞれに割り当てられた同一サイズの面により、操作中の部品によって生成される熱が等しく伝えられることを意味する。
本発明の1つの態様においては、基板10は、図2に示した処理工程の後に、図2aに示したように、単数にする(又は分割する)ことができる。
図2aは、左が、デバイスに取り付けられる複数(示された該例示の態様では91)のデバイスカードをもつ基板10の平面図である。図2aの右の図示からわかるように、挿入の目的のために、ストリップ10’又は個々のカード10”のように単数化を行うことができる。この例示態様においては、個々のカード10”(クローズアップして図示)は6つの切り抜き18を有している。挿入されるべき部品が該切り抜きに挿入された後、ストリップ又は個々のカードは、例えば適切のトレー(図示せず)に配置することにより、再び再アセンブル(reassemble)される。
本発明に基づいて第2の半完成品HZ2を製作するため、導電性材料からなる第1の板要素22が供給される(図5)。この第1の板要素は、平面要素であり、例えば、適切な導電性材料からなるシートである。使用される材料は、前述した理由から銅とすることができる。第1の板要素の寸法は、後述するさらなる処理工程に関係する理由のため、基板10の寸法に基づく。既述した例示態様においては、この寸法は約600mm×600mmである。該板要素の厚さは、約0.2mmであるが、各所定のケースでの要件に応じて、当業者はより厚い又は薄い板要素を選択することができる。
前記供給の工程の後、1又はそれ以上の場所において貫通孔24を板要素に穿孔し、その後、めっきされた貫通孔(フィードスルー)を形成する。該フィードスルー孔24は、ドリリング、スタンピング、エッチング、レーザの利用、又は当業者にとって知られた他の方法により形成することができる。
この工程の後、本発明においては、第2の半完成品HZ2が完成する。
次いで、第3の半完成品HZ3として、導電性材料からなる第2の板要素26が供給される(分割して図示されていない)。
層構造を形成するときに、当業者に本質的に知られている、該2つの半完成品を互いに整列させるのに役立つ位置揃え要素を、第1の半完成品HZ1と第3の半完成品HZ3に設けることができる。
使用される積層樹脂のより良い接着を確実にするために、半完成品HZ1、HZ2、HZ3の全部又は個別の上面を適切な方法手段により粗くし、及び/又は引き続く工程で層をアセンブルする前に、接着促進層(結合材)で被覆してもよい。第1の半完成品の場合、適切な結合材は半完成品の表面と電子部品の表面に同時に適用することができる。
図6は、今までに製作された3つの半完成品HZ1、HZ2、HZ3の配置を図示している。
第1の半完成品HZ1は第3の半完成品HZ3上に配置され、第1の半完成品HZ1の面には上向きに、したがって、第3の半完成品から外方の向きに挿入された部品20が設けられている。互いに配置される前に、2つの半完成品の間に第1のプリプレグ層34が設置される。この第1のプリプレグ層34は、存在する位置揃え要素の対向するインターロック部分内に延びないようなやり方で設計することができる。
第2のプリプレグ層36を所定の位置に配置した後、第2の半完成品HZ2の貫通孔24が電子部品20の上方で所望する向きとなるように、第2の半完成品HZ2を、第1の半完成品HZ1の上面12上の第1の層16に配置させ、その結果、該孔は次いで部品20に対するめっき貫通孔又はフィードスルーとしての役割を果たすことができる。
任意に、該プリプレグを、将来のフィードスルー(貫通孔24)の領域内で前もって孔を空けておいてもよい。この目的のため、予備成形された孔の領域内のガラスメッシュは除去され、プリプレグを所定の位置に配置し、フィードスルー孔24と整列させるときに、レーザは積層工程後に樹脂を除去だけする必要があるため、続くレーザ穿孔工程が容易となる。
プリプレグ層を選択する場合、該材料の好ましい熱伝導性は重要な考慮すべき事項である。例えば、高い熱伝導性材料を使用することができる。高い伝導性フィラーを含む樹脂を有するプリプレグ、例えば、A1203又はTiNを使用しうる。プリプレグ層の厚さは必要な熱伝導性と他のパラメータ、例えば、絶縁耐力に基づいて選択される。
このようにして形成された図6に示したサンドイッチ構造(層状構造)は、次いで、当業者に知られた工程パラメータの下、押し合わされ、又は積層される。
後続する処理工程においては、積層処理の際にプリプレグ樹脂で充填されたフィードスルー孔24は露出される(存在するあらゆるガラス繊維を含む)。これは当業者に知られた適当な手段、例えば、図7に示した定型化レーザフラッシュのようなレーザによって行うことができる。
貫通孔24から誘電体を除去した後、プリプレグ層36のため、電子部品20の上方の該孔24の誘電体の壁の上に薄い導電性の層を公知の方法で直接形成させる。この層は、例えば、銅の化学堆積によって形成することができる。
次いで、導電性材料からなる被覆層38は、上記のように形成された中間の積層構造の一番上の層22に適用される。この導電性材料は、例えば、ガルバニックに適用された銅にすることができ、フィードスルー孔24が完全に充填されるか、あるいは少なくとも下方に位置する電子部品20と良好な接触が確実となるように十分に充填されるやり方で適用される。また該被覆層は、図8の例示態様に示したように、中間の積層構造の底面(底層26)に適用することができる。
図9は、本発明に係る電子デバイス50の断面図を示しており、基板10の銅又は前述した金属コアとその上に堆積されたガルバニック銅又は金属層16からなり、その上に(上方及び下方に)熱伝導性の誘電体層34、36が配置され、また、その上に(上方及び下方に)、さらなる銅又は金属層22、26、38が順に配置され、金属/銅ビア24によって接触される埋め込まれた部品又はチップ20を備えている。
本発明に係る電子デバイスのこの構造は安定で熱的に非常に効率の高い設計であり、類似の性能のセラミック基板と比較して、製作費が顕著に安くすみ、下位拡張性が高く、破損に対する抵抗性が高い。ボンディングのための太いワイヤを考慮する必要がないため、ガルバニック接触方法はより小さいチップを可能にする。
図9においては、デバイス50の熱放散路を各種の熱抵抗Rth1からRth4と結びつけて点線の矢印で示している。この図からわかるように、本発明に従って製作されたデバイス50は、電子部品で生成された熱を逃がすのに特に役立ついくつかの熱放散路を示している。これは、とりわけ電気及び熱の接続のための2つの銅水平面を使用することによって達成される。これにより、同一の表面積に対してより高性能の部品の使用(より高い性能密度)、及び/又は過熱の危険なく、熱放散路の設計において利用可能な表面の増加が可能となる。この効果は、熱拡散のために使用され、すなわち、熱抵抗は断面積の増加に比例して減少する。
本発明で使用される材料は、特に有利な熱伝導係数によって特徴づけることが好ましい。標準的なプリプレグ樹脂材料は、熱伝導率が約0.2から0.3W/mKである。しかしながら、0.8から2.0W/mKの熱伝導率をもつ材料は使用可能である。
フィールド又はアレイF1、F2、F3の表面及びフィールドF4の表面の三分の一は同じ大きさであり(図4)、その結果、各部品は熱拡散のために同一の表面を利用することができる。本発明によって意図された熱伝導を確実に行うため、ここでは、フィールドに複数の部品があるため、多数の部品/チップが配置されるフィールドは、1つの部品をもつフィールドのために供給された表面の同数倍大きい表面を必要とすることが考慮されている。
これにより、異なる形状のために1つのチップが他のものよりも過熱し(“ホットスポット”効果)、全体のシステムの性能が1つの熱いチップを冷却するために低下する状況が回避される。
図10に示したように、本発明に従って制作されたデバイス50はプリント基板と一体化することができる。
この目的のため、電子デバイス50は、該目的のためのプリント基板の凹所に挿入され、加圧の工程が完了した後に、プリント基板の上面が該デバイスの上面と同一平面となるように、これと押し合わせる。図10では、プリント基板LPの白い層は、絶縁性層110、111を示し、網かけの層は導電層113を示す。2つの引っ込んだスタッドホールは、デバイス50とプリント基板LPを接続させるのに役立つ。低い熱伝導性を有する(水平方向に網かけした)層114は直接デバイス50の上に配置される。ヒートシンク120とプリント基板LPの下部の(銅の)外側層118との間に、熱的な途切れのない接合部を形成するために、TIM層119を設けてもよい(TIM:熱界面材料(thermal interface material))。
プリント基板LPに据え付けたとき、第3の半完成品HZ3は、一連の層34、26、38の全体にわたって省略してもよい。この例は図11に示している。ここでは、電子デバイス50’は、第3の半完成品HZ3なしに、直接プリント基板LP’と一体化される。プリント基板LP’は、熱伝導性プリプレグ116が付加的にプリント基板の下面及び一体化したデバイス50’を通って延びている以外は、通常図10に示した構造と同じ構造を呈する。次いで、銅層(外側層)118がプリント基板とデバイス50’の共通の外側層として適用される(プリント基板の上面のスタッドホール112のめっきされた貫通接触部を形成するための被覆層のガルバニック適用と同時に形成される)。プリント基板LP’とデバイス50’の一体化の際に、この熱伝導性の外側誘電体層と共にそれらは押し合わされる。デバイス50’の下には、外側層116の底面に再び、銅層(外側層)118、TIM層119、及びヒートシンク120が次に続く。
代わりとして、図11、12の2つの態様にあるように、プリント基板が該デバイスの下を延び、ヒートシンク120によって実施されるヒートシンク表面の機能(図示せず)を呈するように設計してもよい。
該デバイスの上のプリント基板の領域は、前述したように、上方への低い熱伝導が結果として生じるように設計することができる。プリント基板の温度感受性の高い部品の過熱を防ぐ、又は少なくとも最小とする。この目的のため、図11、12に示された熱伝導性の低い層114の代わりに、あるいは追加して、少なくとも1つのキャビティ(図示せず)をこの層114上方に設けて、直接該デバイスに隣接させてもよい。次いで、該デバイスのプリント基板に対する電気的及び機械的接続は、側辺及び表面の残りの部分を介して達成される。
本発明の1態様においては、2つのプリプレグ層36、37は、第1の半完成品HZ1と第2の半完成品HZ2の間に配置することができ、それらの間に部品が逐次配置される。この部品は、例えば、電流測定又は電流検出のための部品60(分流器)とすることができる(図12の例ではフィルム部品)。この部品は、別の文脈において前述したように、例えば、めっきした貫通レーザ孔62によって接触される。
別の態様においては、図12に関連して多く述べたように、第1の半完成品HZ1と第2の半完成品HZ2の間にある2つのプリプレグ層36、37の間に、図13に示したように、少なくとも1つの個別受動部品をインターポーザにより配置することができる。その品目の高さに応じて、インターポーザIPを受け入れるために、キャビティ17を第1の半完成品HZ1に設けることができる。めっきした貫通レーザ孔72又は類似の手段によって接触がなされる。
本発明の態様は、以下に挙げた態様のリストに要約される。
1.導電性材料からなる第1の層(16)が両面に設けられるとともに、少なくとも1つの電子部品(20)が前記第1の層(16)の切り抜き(18)に配置されている導電性のコア層(10)を備え、前記第1の層(16)の各々が、電気絶縁性かつ熱伝導性の層(34、36)で覆われるとともに、導電性材料からなるさらなる層(22、26)が、前記熱伝導性の層(34、36)の各々へと設けられ、前記さらなる層の各々が、導電性材料からなる被覆層(38)で被覆されている電子デバイス(50)であって、前記被覆層(38)の材料からなるめっきされた貫通孔(24)をさらに備え、該孔(24)が、前記電子部品(20)との接触部を形成する目的で、前記電子部品(20)を覆う前記電気絶縁性かつ熱伝導性の層(36)及び導電性かつ熱伝導性の材料からなる前記さらなる層(22)を貫いて延びている、電子デバイス(50)。
2.態様1のデバイス(50)において、コア層(10)が、銅又は銅めっきされたアルミニウムからなる。
3.態様1又は2のデバイス(50)において、第1の層(16)が、ガルバニックに堆積された銅である。
4.態様1〜3のいずれか1つのデバイス(50)において、切り抜き(18)の深さ(d)が、前記電子部品(20)及び接続層(19)の合計の高さよりもいくらか大きい。
5.態様1〜3のいずれか1つのデバイス(50)において、電子部品(20)が2つ以上である場合に、各々の部品(20)に、熱拡散又は放熱用の表面が、据え付けられた各々の部品(20)の前記熱拡散又は放熱用の表面が実質的に同一になるようなやり方で割り当てられている。
6.導電性材料からなる第1の層(16)が両面に設けられるとともに、少なくとも1つの電子部品(20)が前記第1の層(16)の切り抜き(18)に配置されている導電性のコア層(10)を備え、前記電子部品(20)の上方の前記第1の層(16)が、電気絶縁性かつ熱伝導性の層(36)で覆われるとともに、導電性材料からなるさらなる層(22)が、前記熱伝導性の層(36)へと設けられ、前記さらなる層が、導電性材料からなる被覆層(38)で被覆されている電子デバイス(50’)であって、前記被覆層(38)の材料からなるめっきされた貫通孔(24)をさらに備え、該孔(24)が、前記電子部品(20)との接触部を形成する目的で、前記電子部品(20)を覆う前記電気絶縁性かつ熱伝導性の層(36)及び導電性かつ熱伝導性の材料からなる前記さらなる層(22)を貫いて延びている、電子デバイス(50’)。
態様6のデバイスは、ここで、及び図11を参照して本明細書で述べるように、例えば、プリント基板に一体化するための中間製品として意図している。
7.態様6のデバイス(50’)において、コア層(10)が、銅又は銅めっきされたアルミニウムからなる。
8.態様6又は7のデバイス(50’)において、第1の層(16)が、ガルバニックに堆積された銅である。
9.態様6〜8のいずれか1つのデバイス(50’)において、切り抜き(18)の深さ(d)が、前記電子部品(20)及び接続層(19)の合計の高さよりもいくらか大きい。
10.態様6〜9のいずれか1つのデバイス(50’)において、電子部品(20)が2つ以上である場合に、各々の部品(20)に、熱拡散又は放熱用の表面が、据え付けられた各々の部品(20)の前記熱拡散又は放熱用の表面が実質的に同一になるようなやり方で割り当てられている。
11.電子デバイス(50)を製作する方法であって、
上面(12)及び下面(14)を有する導電性材料からなる基板(10)を用意し、導電性材料からなる第1の層(16)を前記基板(10)の前記上面(12)及び/又は前記下面(14)に適用し、電子部品を受け入れるための少なくとも1つの切り抜き(18)を前記第1の層(16)に設け、少なくとも1つの部品(20)を前記少なくとも1つの切り抜き(18)に挿入することによって、第1の半完成品(HZ1)を製作する工程と、
導電性材料からなる第1の板要素(22)を用意し、めっきされた貫通孔を後に形成するための孔(24)を前記第1の板要素(22)に生成することによって、第2の半完成品(HZ2)を製作する工程と、
導電性材料からなる第2の板要素(26)を用意することによって、第3の半完成品(HZ3)を製作する工程と、
前記第1の半完成品(HZ1)を前記第3の半完成品(HZ3)の上に、また、前記第2の半完成品(HZ2)を前記第1の半完成品(HZ1)の上に、間にプリプレグ層(34、36)をそれぞれ設けつつ位置させることによって、前記3つの半完成品(HZ1、HZ2、HZ3)を積み重ねられた構造体として配置する工程と、
前記構造体を積層する工程と、
前記積層する工程の後で、前記第1の板要素(22)の前記樹脂で満たされた孔(24)を露出させる工程と、
接触部を生成する目的で前記孔(24)を導電性材料で少なくとも部分的に満たす工程と
を含む、方法。
12.態様11の方法において、コア層(10)が、銅又は銅めっきされたアルミニウムからなる。
13.態様11又は12の方法において、第1の層(16)の適用が、ガルバニック堆積の手段で行われる。
14.態様11〜13のいずれか1つの方法において、該切り抜き(18)の深さ(d)が、挿入される前記電子部品(20)及び接続層(19)の合計の高さよりもいくらか大きくなるようなやり方で、前記第1の層(16)を選択的に適用することによって形成される。
15.態様11〜14のいずれか1つの方法において、前記少なくとも1つの電子部品(20)を挿入する工程の後で、前記切り抜き(18)の前記部品(20)の周囲の凹所を、加圧段階の前に充填する。
16.態様11〜15のいずれか1つの方法において、チャネル(K1、K2、K3)が、前記第1の層(16)及び前記基板(10)に生成され、該チャネルが、前記積層する工程の後に取り除かれる保持スタッド(S)を有する。
17.電子デバイス(50’)を製作する方法であって、
上面(12)及び下面(14)を有する導電性材料からなる基板(10)を用意し、導電性材料からなる第1の層(16)を前記基板(10)の前記上面(12)及び/又は前記下面(14)へと塗布し/付着させ、電子部品を受け入れるための少なくとも1つの切り抜き(18)を前記第1の層(16)に設け、部品(20)を前記少なくとも1つの切り抜き(18)に挿入することによって、第1の半完成品(HZ1)を製作する工程と、
導電性材料からなる第1の板要素(22)を用意し、めっきされた貫通孔を後に形成するための孔(24)を前記第1の板要素(22)に生成することによって、第2の半完成品(HZ2)を製作する工程と、
前記第2の半完成品(HZ2)を前記第1の半完成品(HZ1)の上に、間にプリプレグ層(36)を設けつつ位置させることによって、前記2つの半完成品(HZ1、HZ2)を積み重ねられた構造体として配置する工程と、
前記構造体を積層する工程と、
前記積層処理の後で、樹脂で満たされた前記第1の板要素(22)の前記孔(24)を露出させる工程と、
めっきされた貫通孔を形成する目的で、前記孔(24)を導電性材料(38)で少なくとも部分的に満たす工程と
を含む、方法。
18.態様17の方法において、基板(10)が、銅又は銅めっきされたアルミニウムからなる。
19.態様17又は18の方法において、第1の層(16)の適用が、ガルバニック堆積の手段で行われる。
20.態様17〜19のいずれか1つの方法において、該切り抜き(18)の深さ(d)が、挿入される前記電子部品(20)及び接続層(19)の合計の高さよりもいくらか大きくなるようなやり方で、前記第1の層(16)を選択的に適用することによって形成される。
21.態様17〜20のいずれか1つの方法において、前記少なくとも1つの電子部品(20)を挿入する工程の後で、前記切り抜き(18)の前記部品(20)の周囲の凹所が、加圧段階の前に充填される。
22.態様17〜21のいずれか1つの方法において、チャネル(K1、K2、K3)が、前記第1の層(16)及び前記基板(10)に生成され、該チャネルが、前記積層する工程の後に取り除かれる保持スタッド(S)を有する。
23.態様1〜5のいずれか1つに記載の電子デバイス(50)を有するプリント基板(LP)。
24.プリント基板(LP)の表面が前記電子デバイス(50)と同一面で終わっている態様23のプリント基板(LP)。
25.ヒートシンク(120)が、当該プリント基板(LP)及び前記電子デバイス(50)の同一面な接合部へと接続されている態様24のプリント基板(LP)。
26.熱伝導率の低い層(114)の設置が、前記電子デバイス(50)と、上方に位置する当該プリント基板(LP)の導電路(113)との間に意図されている態様23〜25のいずれか1つのプリント基板(LP)。
27.態様6〜10のいずれか1つの電子デバイス(50’)を有するプリント基板(LP’)。
28.プリント基板(LP’)の絶縁部分(110)が前記電子デバイス(50’)と同一面で終わっている態様27のプリント基板(LP’)。
29.ヒートシンク(120)が、当該プリント基板(LP’)及び前記電子デバイス(50’)の同一面な接合部へと接続されている態様28のプリント基板(LP’)。
30.態様27〜29のいずれか1つのプリント基板において、熱伝導率の低い層(114)が、前記電子デバイス(50’)と、上方に位置する当該プリント基板(LP’)の導電路(113)との間に設けられている。
31.態様11〜22のいずれか1つの方法において、前記配置する工程において、2つのプリプレグ層(36、37)が前記第1の半完成品(HZ1)と前記第2の半完成品(HZ2)との間に配置され、さらなる部品(60)及び/又はインターポーザ(IP)が、前記2つのプリプレグ層(36、37)の間に配置され、該部品又はインターポーザへの接触が、加圧の工程の後にめっきされた貫通孔(62、72)によって行われる。
32.態様31の方法において、前記さらなる部品(60)及び/又は前記インターポーザ(IP)への接触のための前記孔(62、72)が、レーザ穿孔及びその後のめっきによって生成される。
33.態様31又は32の方法において、前記第2の半完成品(HZ2)を製作する工程の際に、前記さらなる部品(60)及び/又は前記インターポーザ(IP)への接触のための貫通孔が設けられる。
34.態様31〜33のいずれか1つの方法において、前記さらなる部品(60)及び/又は前記インターポーザ(IP)を受け入れるためのキャビティが設けられる。
35.態様1〜10のいずれか1つの電子デバイス(50、50’)において、2つの電気絶縁性層(36、37)の間に位置するさらなる部品(60)及び/又はインターポーザ(IP)をさらに備えている。
36.電子デバイス(50、50’)をプリント基板へと一体化させるための方法であって、
態様1〜10のいずれか1つ又は態様35の電子デバイス(50、50’)を用意する工程と、
前記電子デバイス(50;50’)を受け入れるための凹所を備えるプリント基板を用意する工程と、
熱伝導率の低い層(114)を前記凹所へと挿入する工程と、
前記電子デバイス(50、50’)を、前記プリント基板の前記凹所へと、前記熱伝導率の低い層(114)の上に挿入する工程と、
上述のように生成された積み重ねの構造体を押し合わせる工程と、
前記電子デバイス(50、50’)を前記プリント基板(LP、LP’)に接触させるようにも機能する共通の外側層(118)を形成する導電層を適用する工程と
を含む、方法。
37.態様36の方法において、ヒートシンク(120)が、前記電子デバイス(50、50’)の領域において共通の外側層(118)を形成している前記層上に取り付けられている。
38.態様37の方法において、TIM層(119)が、熱的な途切れのない接合部を形成すべく前記外側層(118)と前記ヒートシンク(120)との間に配置されている。
39.態様36〜38のいずれか1つの方法において、熱伝導性の誘電体(116)が、電子デバイスが挿入された前記プリント基板と、前記共通の外側層(118)との間に配置されている。

Claims (16)

  1. 導電性材料からなる第1の層(16)が両面に設けられるとともに、少なくとも1つの電子部品(20)が前記第1の層(16)の凹所(18)に配置されている導電性のコア層(10)を備えた電子デバイス(50、50’)であって、
    前記第1の層(16)が、前記電子部品(20)の上方において、電気絶縁性かつ熱伝導性の層(36)で覆われるとともに、導電性材料からなるさらなる層(22)が、前記熱伝導性の層(36)の上に設けられ、前記さらなる層(22)が、導電性材料からなる被覆層(38)で被覆されており、
    前記被覆層(38)の材料からなる貫通接続部(24)をさらに備え、
    該貫通接続部(24)が、前記電子部品(20)との接触を形成する目的で、前記電子部品(20)を覆う前記電気絶縁性かつ熱伝導性の層(36)及び導電性かつ熱伝導性の材料からなる前記さらなる層(22)を貫いて延びている、
    電子デバイス(50、50’)。
  2. 前記第1の層(16)が、それぞれの側において電気絶縁性かつ熱伝導性の層(34、36)で各々覆われるとともに、導電性材料からなるさらなる層(22、26)が、前記熱伝導性の層(34、36)の各々の上にそれぞれ設けられ、前記さらなる層(22、26)の各々が、導電性材料からなる被覆層(38)で被覆されている、請求項1に記載の電子デバイス(50)。
  3. 電子部品(20)が2つ以上である場合に、据え付けられた各々の部品(20)の熱拡散用の表面が実質的に同一のサイズになるように、各々の部品(20)に該熱拡散用の表面が割り当てられている、請求項1又は2に記載の電子デバイス(50;50’)。
  4. 電子デバイス(50;50’)を製作する方法であって、
    上面(12)及び下面(14)を有する導電性材料からなる基板(10)を用意し、導電性材料からなる第1の層(16)を前記基板(10)の前記上面(12)及び/又は前記下面(14)の上に塗布し/付着させ、電子部品を受け入れるための少なくとも1つの凹所(18)を前記第1の層(16)に設け、部品(20)を前記少なくとも1つの凹所(18)に挿入することによって、第1の半完成品(HZ1)を製作する工程と、
    導電性材料からなる第1の板要素(22)を用意し、めっきされた貫通孔を後に形成するための貫通孔(24)を前記第1の板要素(22)に生成することによって、第2の半完成品(HZ2)を製作する工程と、
    前記第2の半完成品(HZ2)を前記第1の半完成品(HZ1)の上に、間にプリプレグ層(36)を設けつつ位置させることによって、前記2つの半完成品(HZ1、HZ2)を積み重ねられた構造体として配置する工程と、
    前記構造体を積層する工程と、
    前記積層処理の後で、前記第1の板要素(22)の前記孔(24)を露出させる工程と、
    貫通接続部を形成する目的で、前記孔(24)を導電性材料(38)で少なくとも部分的に満たす工程と
    を含む、方法。
  5. 前記配置する工程の前に、導電性材料からなる第2の板要素(26)を用意することによって、第3の半完成品(HZ3)を製作する工程を含み、
    前記配置する工程が、
    前記第1の半完成品(HZ1)を前記第3の半完成品(HZ3)の上に、また、前記第2の半完成品(HZ2)を前記第1の半完成品(HZ1)の上に、間にプリプレグ層(36)をそれぞれ設けつつ位置させることによって、前記3つの半完成品(HZ1、HZ2、HZ3)を積み重ねられた構造体として配置する工程を含む、請求項4に記載の電子デバイス(50)を製作する方法。
  6. 前記少なくとも1つの電子部品(20)を挿入する工程の後で、前記凹所(18)の前記部品(20)の周囲の隙間が、加圧段階の前に充填される、請求項4又は5に記載の方法。
  7. チャネル(K1、K2、K3)が、前記第1の層(16)及び前記基板(10)に生成され、該チャネルが、前記積層する工程の後に取り除かれる保持スタッド(S)を有する、請求項4〜6のいずれか1項に記載の方法。
  8. 前記配置する工程において、2つのプリプレグ層(36、37)が前記第1の半完成品(HZ1)と前記第2の半完成品(HZ2)との間に配置され、さらなる部品(60)及び/又はインターポーザ(IP)が、前記2つのプリプレグ層(36、37)の間に配置され、該部品又はインターポーザへの接触が、加圧の工程の後にめっきされた貫通孔(62、72)によって行われる、請求項4〜7のいずれか1項に記載の方法。
  9. 前記第2の半完成品(HZ2)を製作する工程の際に、前記さらなる部品(60)及び/又は前記インターポーザ(IP)への接触のための貫通孔が設けられる、請求項8に記載の方法。
  10. 請求項1〜3のいずれか1項に記載の電子デバイス(50;50’)を有する、プリント基板(LP;LP’)。
  11. プリント基板(LP;LP’)の表面が前記電子デバイス(50;50’)と同一面で終わっており、ヒートシンク(120)が、当該プリント基板(LP;LP’)及び前記電子デバイス(50;50’)の同一面な接合部へと接続されている、請求項10に記載のプリント基板(LP;LP’)。
  12. 熱伝導率の低い層(114)が、前記電子デバイス(50;50’)と、上方に位置する当該プリント基板(LP;LP’)の導電路(113)との間に設けられている、請求項10又は11に記載のプリント基板(LP;LP’)。
  13. 電子デバイス(50、50’)をプリント基板へと一体化させるための方法であって、
    請求項1〜3のいずれか1項に記載の電子デバイス(50、50’)を用意する工程と、
    前記電子デバイス(50;50’)を受け入れるための凹所を備えるプリント基板を用意する工程と、
    熱伝導率の低い層(114)を前記凹所へと挿入する工程と、
    前記電子デバイス(50、50’)を、前記プリント基板の前記凹所へと、前記熱伝導率の低い層(114)の上に挿入する工程と、
    上述のように生成された積み重ねの構造体を押し合わせる工程と、
    前記電子デバイス(50、50’)を前記プリント基板(LP、LP’)に接触させるようにも機能する共通の外側層(118)を形成する導電層を設ける工程と
    を含む、方法。
  14. ヒートシンク(120)が、前記電子デバイス(50、50’)の領域において共通の外側層(118)を形成している前記層上に取り付けられている、請求項13に記載の方法。
  15. TIM層(119)が、熱的な途切れのない接合部を形成すべく前記共通の外側層(118)と前記ヒートシンク(120)との間に配置されている、請求項14に記載の方法。
  16. 熱伝導性の誘電体(116)が、電子デバイスが挿入された前記プリント基板と、前記共通の外側層(118)との間に配置されている、請求項13〜15のいずれか1項に記載の方法。
JP2013540265A 2010-11-29 2011-11-24 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板 Active JP5767338B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010060855.6 2010-11-29
DE102010060855A DE102010060855A1 (de) 2010-11-29 2010-11-29 Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
PCT/EP2011/005912 WO2012072212A2 (de) 2010-11-29 2011-11-24 Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil

Publications (3)

Publication Number Publication Date
JP2014503997A JP2014503997A (ja) 2014-02-13
JP2014503997A5 JP2014503997A5 (ja) 2014-11-20
JP5767338B2 true JP5767338B2 (ja) 2015-08-19

Family

ID=45390054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013540265A Active JP5767338B2 (ja) 2010-11-29 2011-11-24 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板

Country Status (8)

Country Link
US (1) US8811019B2 (ja)
EP (1) EP2524394B1 (ja)
JP (1) JP5767338B2 (ja)
CN (1) CN103339726B (ja)
BR (1) BR112013015289B1 (ja)
DE (2) DE102010060855A1 (ja)
RU (1) RU2556274C2 (ja)
WO (1) WO2012072212A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230112739A (ko) 2021-03-11 2023-07-27 가부시키가이샤 메이코 기억 장치 및 기억 장치 모듈

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011105346A1 (de) 2011-06-21 2012-12-27 Schweizer Electronic Ag Elektronische Baugruppe und Verfahren zu deren Herstellung
CN203013703U (zh) * 2012-12-17 2013-06-19 中怡(苏州)科技有限公司 散热元件及应用该散热元件的通讯装置
DE102013102541A1 (de) 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
AT515069B1 (de) * 2013-11-07 2019-10-15 At & S Austria Tech & Systemtechnik Ag Leiterplattenstruktur
RU2579434C2 (ru) * 2014-03-19 2016-04-10 Михаил Юрьевич Гончаров Планарный индуктивный элемент и способ отвода тепла от его обмоток
DE102014008148B4 (de) * 2014-05-23 2020-06-04 Continental Automotive Gmbh Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
EP2988328B1 (en) * 2014-08-19 2021-05-12 ABB Schweiz AG Power semiconductor module and method of manufacturing the same
DE102015200989A1 (de) * 2015-01-22 2016-07-28 Robert Bosch Gmbh Verbindungsanordnung zwischen einem Trägerelement und einem elektronischen Schaltungsbauteil und Schaltungsträger
RU2602835C9 (ru) * 2015-05-13 2017-02-02 Акционерное общество "Концерн радиостроения "Вега" Способ экранирования в электронном модуле
JP6501638B2 (ja) * 2015-06-11 2019-04-17 オムロンオートモーティブエレクトロニクス株式会社 電子装置
US20170325327A1 (en) * 2016-04-07 2017-11-09 Massachusetts Institute Of Technology Printed circuit board for high power components
WO2018001983A1 (en) 2016-06-28 2018-01-04 Abb Schweiz Ag Cooled electronics package with stacked power electronics components
DE102017208147B4 (de) 2017-05-15 2021-12-30 Schweizer Electronic Ag Elektronisches Bauteil und Leiterplatte mit diesem elektronischen Bauteil
RU2677633C1 (ru) * 2017-12-12 2019-01-18 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Конструкция многослойных печатных плат со встроенным теплоотводом
CN111200899B (zh) * 2018-11-20 2023-09-15 奥特斯科技(重庆)有限公司 部件承载件及制造该部件承载件的方法
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
WO2020239221A1 (en) * 2019-05-29 2020-12-03 Huawei Technologies Co., Ltd. Integrated component and porwer switching device
EP3809805A1 (en) * 2019-10-14 2021-04-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11632860B2 (en) 2019-10-25 2023-04-18 Infineon Technologies Ag Power electronic assembly and method of producing thereof
DE102020132808B4 (de) 2020-12-09 2023-03-09 Schweizer Electronic Aktiengesellschaft Leiterplattenmodul, Leiterplatte, Kühlkörper und Wärmeleitelement
DE102022135026B3 (de) 2022-12-30 2024-01-25 Schweizer Electronic Ag Leistungselektronisches Modul, leistungselektronischer Modulblock, Leiterplatte mit leistungselektronischem Modul bzw. Leiterplattenbauelement und Verfahren zur Herstellung eines leistungselektronischen Moduls

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200900A (en) * 1978-06-30 1980-04-29 Robertshaw Controls Company Circuit board arrangement
JPS57128994A (en) * 1981-02-02 1982-08-10 Nippon Electric Co Lsi mounting structure
CH687490A5 (de) * 1992-03-25 1996-12-13 Dyconex Ag Leiterplattenverstaerkung.
US5278724A (en) * 1992-07-06 1994-01-11 International Business Machines Corporation Electronic package and method of making same
JP3764214B2 (ja) * 1996-08-12 2006-04-05 株式会社東芝 プリント回路基板およびこれを備えた電子機器
RU2176134C2 (ru) * 1998-07-02 2001-11-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль и способ его изготовления
US6368894B1 (en) * 1999-09-08 2002-04-09 Ming-Tung Shen Multi-chip semiconductor module and manufacturing process thereof
JP2001085804A (ja) * 1999-09-17 2001-03-30 Sony Corp プリント配線板およびその製造方法
JP2002216934A (ja) * 2001-01-22 2002-08-02 Sumitomo Electric Ind Ltd ヒータモジュール及び光導波路モジュール
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP2004079736A (ja) * 2002-08-15 2004-03-11 Sony Corp チップ内蔵基板装置及びその製造方法
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
NL1031206C2 (nl) * 2006-02-22 2007-08-24 Thales Nederland Bv Vlakke warmtebuis voor koeldoeleinden.
US7759777B2 (en) * 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
TWI458400B (zh) * 2008-10-31 2014-10-21 Taiyo Yuden Kk Printed circuit board and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230112739A (ko) 2021-03-11 2023-07-27 가부시키가이샤 메이코 기억 장치 및 기억 장치 모듈
US12009282B2 (en) 2021-03-11 2024-06-11 Meiko Electronics Co., Ltd. Memory device and memory device module

Also Published As

Publication number Publication date
RU2556274C2 (ru) 2015-07-10
DE202011110023U1 (de) 2012-11-12
EP2524394A2 (de) 2012-11-21
DE102010060855A1 (de) 2012-05-31
BR112013015289A2 (pt) 2018-05-15
US8811019B2 (en) 2014-08-19
RU2013128431A (ru) 2015-01-10
WO2012072212A2 (de) 2012-06-07
JP2014503997A (ja) 2014-02-13
CN103339726B (zh) 2014-12-31
BR112013015289B1 (pt) 2020-10-06
CN103339726A (zh) 2013-10-02
EP2524394B1 (de) 2013-07-31
WO2012072212A3 (de) 2012-09-07
US20130329370A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
JP5767338B2 (ja) 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板
CN111508912B (zh) 功率覆盖结构及其制作方法
TWI569387B (zh) 具有隔離件之散熱增益型線路板製作方法
US6274803B1 (en) Thermoelectric module with improved heat-transfer efficiency and method of manufacturing the same
JP4205749B2 (ja) 電子モジュールの製造方法及び電子モジュール
US8716870B2 (en) Direct write interconnections and method of manufacturing thereof
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
TW201804579A (zh) 功率覆蓋結構及其製造方法
KR20030005054A (ko) 다층 회로 기판 및 그 제조 방법
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
TW201027697A (en) Mount board and semiconductor module
JPWO2010018708A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP4875925B2 (ja) 多層配線板及びその製造方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
EP2852975B1 (en) Surface mountable semiconductor device
EP2705736B1 (en) The printed circuit board and the method for manufacturing the same
US20160211207A1 (en) Semiconductor assembly having wiring board with electrical isolator and moisture inhibiting cap incorporated therein and method of making wiring board
JP4875926B2 (ja) 多層配線板及びその製造方法
KR20200142236A (ko) 다층 구조의 방열체를 구비한 인쇄회로기판 및 그 제조방법
CN102117801B (zh) 高功率型发光二极管模块结构制作方法
WO2013125033A1 (ja) 回路基板の製造方法
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
JP5150720B2 (ja) 電子アッセンブリーの製造方法並びに電子アッセンブリー
JP2018181995A (ja) 配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141001

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20141001

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20141031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150618

R150 Certificate of patent or registration of utility model

Ref document number: 5767338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250