JP5767338B2 - 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板 - Google Patents
電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板 Download PDFInfo
- Publication number
- JP5767338B2 JP5767338B2 JP2013540265A JP2013540265A JP5767338B2 JP 5767338 B2 JP5767338 B2 JP 5767338B2 JP 2013540265 A JP2013540265 A JP 2013540265A JP 2013540265 A JP2013540265 A JP 2013540265A JP 5767338 B2 JP5767338 B2 JP 5767338B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic device
- semi
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
- H05K7/20409—Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing
- H05K7/20427—Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing having radiation enhancing surface treatment, e.g. black coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/066—Heatsink mounted on the surface of the PCB
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Thermal Sciences (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
であるようなやり方で選択される。
1.導電性材料からなる第1の層(16)が両面に設けられるとともに、少なくとも1つの電子部品(20)が前記第1の層(16)の切り抜き(18)に配置されている導電性のコア層(10)を備え、前記第1の層(16)の各々が、電気絶縁性かつ熱伝導性の層(34、36)で覆われるとともに、導電性材料からなるさらなる層(22、26)が、前記熱伝導性の層(34、36)の各々へと設けられ、前記さらなる層の各々が、導電性材料からなる被覆層(38)で被覆されている電子デバイス(50)であって、前記被覆層(38)の材料からなるめっきされた貫通孔(24)をさらに備え、該孔(24)が、前記電子部品(20)との接触部を形成する目的で、前記電子部品(20)を覆う前記電気絶縁性かつ熱伝導性の層(36)及び導電性かつ熱伝導性の材料からなる前記さらなる層(22)を貫いて延びている、電子デバイス(50)。
2.態様1のデバイス(50)において、コア層(10)が、銅又は銅めっきされたアルミニウムからなる。
3.態様1又は2のデバイス(50)において、第1の層(16)が、ガルバニックに堆積された銅である。
4.態様1〜3のいずれか1つのデバイス(50)において、切り抜き(18)の深さ(d)が、前記電子部品(20)及び接続層(19)の合計の高さよりもいくらか大きい。
5.態様1〜3のいずれか1つのデバイス(50)において、電子部品(20)が2つ以上である場合に、各々の部品(20)に、熱拡散又は放熱用の表面が、据え付けられた各々の部品(20)の前記熱拡散又は放熱用の表面が実質的に同一になるようなやり方で割り当てられている。
6.導電性材料からなる第1の層(16)が両面に設けられるとともに、少なくとも1つの電子部品(20)が前記第1の層(16)の切り抜き(18)に配置されている導電性のコア層(10)を備え、前記電子部品(20)の上方の前記第1の層(16)が、電気絶縁性かつ熱伝導性の層(36)で覆われるとともに、導電性材料からなるさらなる層(22)が、前記熱伝導性の層(36)へと設けられ、前記さらなる層が、導電性材料からなる被覆層(38)で被覆されている電子デバイス(50’)であって、前記被覆層(38)の材料からなるめっきされた貫通孔(24)をさらに備え、該孔(24)が、前記電子部品(20)との接触部を形成する目的で、前記電子部品(20)を覆う前記電気絶縁性かつ熱伝導性の層(36)及び導電性かつ熱伝導性の材料からなる前記さらなる層(22)を貫いて延びている、電子デバイス(50’)。
態様6のデバイスは、ここで、及び図11を参照して本明細書で述べるように、例えば、プリント基板に一体化するための中間製品として意図している。
7.態様6のデバイス(50’)において、コア層(10)が、銅又は銅めっきされたアルミニウムからなる。
8.態様6又は7のデバイス(50’)において、第1の層(16)が、ガルバニックに堆積された銅である。
9.態様6〜8のいずれか1つのデバイス(50’)において、切り抜き(18)の深さ(d)が、前記電子部品(20)及び接続層(19)の合計の高さよりもいくらか大きい。
10.態様6〜9のいずれか1つのデバイス(50’)において、電子部品(20)が2つ以上である場合に、各々の部品(20)に、熱拡散又は放熱用の表面が、据え付けられた各々の部品(20)の前記熱拡散又は放熱用の表面が実質的に同一になるようなやり方で割り当てられている。
11.電子デバイス(50)を製作する方法であって、
上面(12)及び下面(14)を有する導電性材料からなる基板(10)を用意し、導電性材料からなる第1の層(16)を前記基板(10)の前記上面(12)及び/又は前記下面(14)に適用し、電子部品を受け入れるための少なくとも1つの切り抜き(18)を前記第1の層(16)に設け、少なくとも1つの部品(20)を前記少なくとも1つの切り抜き(18)に挿入することによって、第1の半完成品(HZ1)を製作する工程と、
導電性材料からなる第1の板要素(22)を用意し、めっきされた貫通孔を後に形成するための孔(24)を前記第1の板要素(22)に生成することによって、第2の半完成品(HZ2)を製作する工程と、
導電性材料からなる第2の板要素(26)を用意することによって、第3の半完成品(HZ3)を製作する工程と、
前記第1の半完成品(HZ1)を前記第3の半完成品(HZ3)の上に、また、前記第2の半完成品(HZ2)を前記第1の半完成品(HZ1)の上に、間にプリプレグ層(34、36)をそれぞれ設けつつ位置させることによって、前記3つの半完成品(HZ1、HZ2、HZ3)を積み重ねられた構造体として配置する工程と、
前記構造体を積層する工程と、
前記積層する工程の後で、前記第1の板要素(22)の前記樹脂で満たされた孔(24)を露出させる工程と、
接触部を生成する目的で前記孔(24)を導電性材料で少なくとも部分的に満たす工程と
を含む、方法。
12.態様11の方法において、コア層(10)が、銅又は銅めっきされたアルミニウムからなる。
13.態様11又は12の方法において、第1の層(16)の適用が、ガルバニック堆積の手段で行われる。
14.態様11〜13のいずれか1つの方法において、該切り抜き(18)の深さ(d)が、挿入される前記電子部品(20)及び接続層(19)の合計の高さよりもいくらか大きくなるようなやり方で、前記第1の層(16)を選択的に適用することによって形成される。
15.態様11〜14のいずれか1つの方法において、前記少なくとも1つの電子部品(20)を挿入する工程の後で、前記切り抜き(18)の前記部品(20)の周囲の凹所を、加圧段階の前に充填する。
16.態様11〜15のいずれか1つの方法において、チャネル(K1、K2、K3)が、前記第1の層(16)及び前記基板(10)に生成され、該チャネルが、前記積層する工程の後に取り除かれる保持スタッド(S)を有する。
17.電子デバイス(50’)を製作する方法であって、
上面(12)及び下面(14)を有する導電性材料からなる基板(10)を用意し、導電性材料からなる第1の層(16)を前記基板(10)の前記上面(12)及び/又は前記下面(14)へと塗布し/付着させ、電子部品を受け入れるための少なくとも1つの切り抜き(18)を前記第1の層(16)に設け、部品(20)を前記少なくとも1つの切り抜き(18)に挿入することによって、第1の半完成品(HZ1)を製作する工程と、
導電性材料からなる第1の板要素(22)を用意し、めっきされた貫通孔を後に形成するための孔(24)を前記第1の板要素(22)に生成することによって、第2の半完成品(HZ2)を製作する工程と、
前記第2の半完成品(HZ2)を前記第1の半完成品(HZ1)の上に、間にプリプレグ層(36)を設けつつ位置させることによって、前記2つの半完成品(HZ1、HZ2)を積み重ねられた構造体として配置する工程と、
前記構造体を積層する工程と、
前記積層処理の後で、樹脂で満たされた前記第1の板要素(22)の前記孔(24)を露出させる工程と、
めっきされた貫通孔を形成する目的で、前記孔(24)を導電性材料(38)で少なくとも部分的に満たす工程と
を含む、方法。
18.態様17の方法において、基板(10)が、銅又は銅めっきされたアルミニウムからなる。
19.態様17又は18の方法において、第1の層(16)の適用が、ガルバニック堆積の手段で行われる。
20.態様17〜19のいずれか1つの方法において、該切り抜き(18)の深さ(d)が、挿入される前記電子部品(20)及び接続層(19)の合計の高さよりもいくらか大きくなるようなやり方で、前記第1の層(16)を選択的に適用することによって形成される。
21.態様17〜20のいずれか1つの方法において、前記少なくとも1つの電子部品(20)を挿入する工程の後で、前記切り抜き(18)の前記部品(20)の周囲の凹所が、加圧段階の前に充填される。
22.態様17〜21のいずれか1つの方法において、チャネル(K1、K2、K3)が、前記第1の層(16)及び前記基板(10)に生成され、該チャネルが、前記積層する工程の後に取り除かれる保持スタッド(S)を有する。
23.態様1〜5のいずれか1つに記載の電子デバイス(50)を有するプリント基板(LP)。
24.プリント基板(LP)の表面が前記電子デバイス(50)と同一面で終わっている態様23のプリント基板(LP)。
25.ヒートシンク(120)が、当該プリント基板(LP)及び前記電子デバイス(50)の同一面な接合部へと接続されている態様24のプリント基板(LP)。
26.熱伝導率の低い層(114)の設置が、前記電子デバイス(50)と、上方に位置する当該プリント基板(LP)の導電路(113)との間に意図されている態様23〜25のいずれか1つのプリント基板(LP)。
27.態様6〜10のいずれか1つの電子デバイス(50’)を有するプリント基板(LP’)。
28.プリント基板(LP’)の絶縁部分(110)が前記電子デバイス(50’)と同一面で終わっている態様27のプリント基板(LP’)。
29.ヒートシンク(120)が、当該プリント基板(LP’)及び前記電子デバイス(50’)の同一面な接合部へと接続されている態様28のプリント基板(LP’)。
30.態様27〜29のいずれか1つのプリント基板において、熱伝導率の低い層(114)が、前記電子デバイス(50’)と、上方に位置する当該プリント基板(LP’)の導電路(113)との間に設けられている。
31.態様11〜22のいずれか1つの方法において、前記配置する工程において、2つのプリプレグ層(36、37)が前記第1の半完成品(HZ1)と前記第2の半完成品(HZ2)との間に配置され、さらなる部品(60)及び/又はインターポーザ(IP)が、前記2つのプリプレグ層(36、37)の間に配置され、該部品又はインターポーザへの接触が、加圧の工程の後にめっきされた貫通孔(62、72)によって行われる。
32.態様31の方法において、前記さらなる部品(60)及び/又は前記インターポーザ(IP)への接触のための前記孔(62、72)が、レーザ穿孔及びその後のめっきによって生成される。
33.態様31又は32の方法において、前記第2の半完成品(HZ2)を製作する工程の際に、前記さらなる部品(60)及び/又は前記インターポーザ(IP)への接触のための貫通孔が設けられる。
34.態様31〜33のいずれか1つの方法において、前記さらなる部品(60)及び/又は前記インターポーザ(IP)を受け入れるためのキャビティが設けられる。
35.態様1〜10のいずれか1つの電子デバイス(50、50’)において、2つの電気絶縁性層(36、37)の間に位置するさらなる部品(60)及び/又はインターポーザ(IP)をさらに備えている。
36.電子デバイス(50、50’)をプリント基板へと一体化させるための方法であって、
態様1〜10のいずれか1つ又は態様35の電子デバイス(50、50’)を用意する工程と、
前記電子デバイス(50;50’)を受け入れるための凹所を備えるプリント基板を用意する工程と、
熱伝導率の低い層(114)を前記凹所へと挿入する工程と、
前記電子デバイス(50、50’)を、前記プリント基板の前記凹所へと、前記熱伝導率の低い層(114)の上に挿入する工程と、
上述のように生成された積み重ねの構造体を押し合わせる工程と、
前記電子デバイス(50、50’)を前記プリント基板(LP、LP’)に接触させるようにも機能する共通の外側層(118)を形成する導電層を適用する工程と
を含む、方法。
37.態様36の方法において、ヒートシンク(120)が、前記電子デバイス(50、50’)の領域において共通の外側層(118)を形成している前記層上に取り付けられている。
38.態様37の方法において、TIM層(119)が、熱的な途切れのない接合部を形成すべく前記外側層(118)と前記ヒートシンク(120)との間に配置されている。
39.態様36〜38のいずれか1つの方法において、熱伝導性の誘電体(116)が、電子デバイスが挿入された前記プリント基板と、前記共通の外側層(118)との間に配置されている。
Claims (16)
- 導電性材料からなる第1の層(16)が両面に設けられるとともに、少なくとも1つの電子部品(20)が前記第1の層(16)の凹所(18)に配置されている導電性のコア層(10)を備えた電子デバイス(50、50’)であって、
前記第1の層(16)が、前記電子部品(20)の上方において、電気絶縁性かつ熱伝導性の層(36)で覆われるとともに、導電性材料からなるさらなる層(22)が、前記熱伝導性の層(36)の上に設けられ、前記さらなる層(22)が、導電性材料からなる被覆層(38)で被覆されており、
前記被覆層(38)の材料からなる貫通接続部(24)をさらに備え、
該貫通接続部(24)が、前記電子部品(20)との接触を形成する目的で、前記電子部品(20)を覆う前記電気絶縁性かつ熱伝導性の層(36)及び導電性かつ熱伝導性の材料からなる前記さらなる層(22)を貫いて延びている、
電子デバイス(50、50’)。 - 前記第1の層(16)が、それぞれの側において電気絶縁性かつ熱伝導性の層(34、36)で各々覆われるとともに、導電性材料からなるさらなる層(22、26)が、前記熱伝導性の層(34、36)の各々の上にそれぞれ設けられ、前記さらなる層(22、26)の各々が、導電性材料からなる被覆層(38)で被覆されている、請求項1に記載の電子デバイス(50)。
- 電子部品(20)が2つ以上である場合に、据え付けられた各々の部品(20)の熱拡散用の表面が実質的に同一のサイズになるように、各々の部品(20)に該熱拡散用の表面が割り当てられている、請求項1又は2に記載の電子デバイス(50;50’)。
- 電子デバイス(50;50’)を製作する方法であって、
上面(12)及び下面(14)を有する導電性材料からなる基板(10)を用意し、導電性材料からなる第1の層(16)を前記基板(10)の前記上面(12)及び/又は前記下面(14)の上に塗布し/付着させ、電子部品を受け入れるための少なくとも1つの凹所(18)を前記第1の層(16)に設け、部品(20)を前記少なくとも1つの凹所(18)に挿入することによって、第1の半完成品(HZ1)を製作する工程と、
導電性材料からなる第1の板要素(22)を用意し、めっきされた貫通孔を後に形成するための貫通孔(24)を前記第1の板要素(22)に生成することによって、第2の半完成品(HZ2)を製作する工程と、
前記第2の半完成品(HZ2)を前記第1の半完成品(HZ1)の上に、間にプリプレグ層(36)を設けつつ位置させることによって、前記2つの半完成品(HZ1、HZ2)を積み重ねられた構造体として配置する工程と、
前記構造体を積層する工程と、
前記積層処理の後で、前記第1の板要素(22)の前記孔(24)を露出させる工程と、
貫通接続部を形成する目的で、前記孔(24)を導電性材料(38)で少なくとも部分的に満たす工程と
を含む、方法。 - 前記配置する工程の前に、導電性材料からなる第2の板要素(26)を用意することによって、第3の半完成品(HZ3)を製作する工程を含み、
前記配置する工程が、
前記第1の半完成品(HZ1)を前記第3の半完成品(HZ3)の上に、また、前記第2の半完成品(HZ2)を前記第1の半完成品(HZ1)の上に、間にプリプレグ層(36)をそれぞれ設けつつ位置させることによって、前記3つの半完成品(HZ1、HZ2、HZ3)を積み重ねられた構造体として配置する工程を含む、請求項4に記載の電子デバイス(50)を製作する方法。 - 前記少なくとも1つの電子部品(20)を挿入する工程の後で、前記凹所(18)の前記部品(20)の周囲の隙間が、加圧段階の前に充填される、請求項4又は5に記載の方法。
- チャネル(K1、K2、K3)が、前記第1の層(16)及び前記基板(10)内に生成され、該チャネルが、前記積層する工程の後に取り除かれる保持スタッド(S)を有する、請求項4〜6のいずれか1項に記載の方法。
- 前記配置する工程において、2つのプリプレグ層(36、37)が前記第1の半完成品(HZ1)と前記第2の半完成品(HZ2)との間に配置され、さらなる部品(60)及び/又はインターポーザ(IP)が、前記2つのプリプレグ層(36、37)の間に配置され、該部品又はインターポーザへの接触が、加圧の工程の後にめっきされた貫通孔(62、72)によって行われる、請求項4〜7のいずれか1項に記載の方法。
- 前記第2の半完成品(HZ2)を製作する工程の際に、前記さらなる部品(60)及び/又は前記インターポーザ(IP)への接触のための貫通孔が設けられる、請求項8に記載の方法。
- 請求項1〜3のいずれか1項に記載の電子デバイス(50;50’)を有する、プリント基板(LP;LP’)。
- プリント基板(LP;LP’)の表面が前記電子デバイス(50;50’)と同一面で終わっており、ヒートシンク(120)が、当該プリント基板(LP;LP’)及び前記電子デバイス(50;50’)の同一面な接合部へと接続されている、請求項10に記載のプリント基板(LP;LP’)。
- 熱伝導率の低い層(114)が、前記電子デバイス(50;50’)と、上方に位置する当該プリント基板(LP;LP’)の導電路(113)との間に設けられている、請求項10又は11に記載のプリント基板(LP;LP’)。
- 電子デバイス(50、50’)をプリント基板へと一体化させるための方法であって、
請求項1〜3のいずれか1項に記載の電子デバイス(50、50’)を用意する工程と、
前記電子デバイス(50;50’)を受け入れるための凹所を備えるプリント基板を用意する工程と、
熱伝導率の低い層(114)を前記凹所へと挿入する工程と、
前記電子デバイス(50、50’)を、前記プリント基板の前記凹所へと、前記熱伝導率の低い層(114)の上に挿入する工程と、
上述のように生成された積み重ねの構造体を押し合わせる工程と、
前記電子デバイス(50、50’)を前記プリント基板(LP、LP’)に接触させるようにも機能する共通の外側層(118)を形成する導電層を設ける工程と
を含む、方法。 - ヒートシンク(120)が、前記電子デバイス(50、50’)の領域において共通の外側層(118)を形成している前記層上に取り付けられている、請求項13に記載の方法。
- TIM層(119)が、熱的な途切れのない接合部を形成すべく前記共通の外側層(118)と前記ヒートシンク(120)との間に配置されている、請求項14に記載の方法。
- 熱伝導性の誘電体(116)が、電子デバイスが挿入された前記プリント基板と、前記共通の外側層(118)との間に配置されている、請求項13〜15のいずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102010060855.6 | 2010-11-29 | ||
DE102010060855A DE102010060855A1 (de) | 2010-11-29 | 2010-11-29 | Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil |
PCT/EP2011/005912 WO2012072212A2 (de) | 2010-11-29 | 2011-11-24 | Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014503997A JP2014503997A (ja) | 2014-02-13 |
JP2014503997A5 JP2014503997A5 (ja) | 2014-11-20 |
JP5767338B2 true JP5767338B2 (ja) | 2015-08-19 |
Family
ID=45390054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013540265A Active JP5767338B2 (ja) | 2010-11-29 | 2011-11-24 | 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8811019B2 (ja) |
EP (1) | EP2524394B1 (ja) |
JP (1) | JP5767338B2 (ja) |
CN (1) | CN103339726B (ja) |
BR (1) | BR112013015289B1 (ja) |
DE (2) | DE102010060855A1 (ja) |
RU (1) | RU2556274C2 (ja) |
WO (1) | WO2012072212A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230112739A (ko) | 2021-03-11 | 2023-07-27 | 가부시키가이샤 메이코 | 기억 장치 및 기억 장치 모듈 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011105346A1 (de) | 2011-06-21 | 2012-12-27 | Schweizer Electronic Ag | Elektronische Baugruppe und Verfahren zu deren Herstellung |
CN203013703U (zh) * | 2012-12-17 | 2013-06-19 | 中怡(苏州)科技有限公司 | 散热元件及应用该散热元件的通讯装置 |
DE102013102541A1 (de) | 2013-03-13 | 2014-09-18 | Schweizer Electronic Ag | Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil |
DE102013102542A1 (de) * | 2013-03-13 | 2014-09-18 | Schweizer Electronic Ag | Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils |
AT515069B1 (de) * | 2013-11-07 | 2019-10-15 | At & S Austria Tech & Systemtechnik Ag | Leiterplattenstruktur |
RU2579434C2 (ru) * | 2014-03-19 | 2016-04-10 | Михаил Юрьевич Гончаров | Планарный индуктивный элемент и способ отвода тепла от его обмоток |
DE102014008148B4 (de) * | 2014-05-23 | 2020-06-04 | Continental Automotive Gmbh | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte |
EP2988328B1 (en) * | 2014-08-19 | 2021-05-12 | ABB Schweiz AG | Power semiconductor module and method of manufacturing the same |
DE102015200989A1 (de) * | 2015-01-22 | 2016-07-28 | Robert Bosch Gmbh | Verbindungsanordnung zwischen einem Trägerelement und einem elektronischen Schaltungsbauteil und Schaltungsträger |
RU2602835C9 (ru) * | 2015-05-13 | 2017-02-02 | Акционерное общество "Концерн радиостроения "Вега" | Способ экранирования в электронном модуле |
JP6501638B2 (ja) * | 2015-06-11 | 2019-04-17 | オムロンオートモーティブエレクトロニクス株式会社 | 電子装置 |
US20170325327A1 (en) * | 2016-04-07 | 2017-11-09 | Massachusetts Institute Of Technology | Printed circuit board for high power components |
WO2018001983A1 (en) | 2016-06-28 | 2018-01-04 | Abb Schweiz Ag | Cooled electronics package with stacked power electronics components |
DE102017208147B4 (de) | 2017-05-15 | 2021-12-30 | Schweizer Electronic Ag | Elektronisches Bauteil und Leiterplatte mit diesem elektronischen Bauteil |
RU2677633C1 (ru) * | 2017-12-12 | 2019-01-18 | Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") | Конструкция многослойных печатных плат со встроенным теплоотводом |
CN111200899B (zh) * | 2018-11-20 | 2023-09-15 | 奥特斯科技(重庆)有限公司 | 部件承载件及制造该部件承载件的方法 |
CN111372369B (zh) | 2018-12-25 | 2023-07-07 | 奥特斯科技(重庆)有限公司 | 具有部件屏蔽的部件承载件及其制造方法 |
WO2020239221A1 (en) * | 2019-05-29 | 2020-12-03 | Huawei Technologies Co., Ltd. | Integrated component and porwer switching device |
EP3809805A1 (en) * | 2019-10-14 | 2021-04-21 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier and method of manufacturing the same |
US11632860B2 (en) | 2019-10-25 | 2023-04-18 | Infineon Technologies Ag | Power electronic assembly and method of producing thereof |
DE102020132808B4 (de) | 2020-12-09 | 2023-03-09 | Schweizer Electronic Aktiengesellschaft | Leiterplattenmodul, Leiterplatte, Kühlkörper und Wärmeleitelement |
DE102022135026B3 (de) | 2022-12-30 | 2024-01-25 | Schweizer Electronic Ag | Leistungselektronisches Modul, leistungselektronischer Modulblock, Leiterplatte mit leistungselektronischem Modul bzw. Leiterplattenbauelement und Verfahren zur Herstellung eines leistungselektronischen Moduls |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4200900A (en) * | 1978-06-30 | 1980-04-29 | Robertshaw Controls Company | Circuit board arrangement |
JPS57128994A (en) * | 1981-02-02 | 1982-08-10 | Nippon Electric Co | Lsi mounting structure |
CH687490A5 (de) * | 1992-03-25 | 1996-12-13 | Dyconex Ag | Leiterplattenverstaerkung. |
US5278724A (en) * | 1992-07-06 | 1994-01-11 | International Business Machines Corporation | Electronic package and method of making same |
JP3764214B2 (ja) * | 1996-08-12 | 2006-04-05 | 株式会社東芝 | プリント回路基板およびこれを備えた電子機器 |
RU2176134C2 (ru) * | 1998-07-02 | 2001-11-20 | Закрытое акционерное общество "Техно-ТМ" | Трехмерный электронный модуль и способ его изготовления |
US6368894B1 (en) * | 1999-09-08 | 2002-04-09 | Ming-Tung Shen | Multi-chip semiconductor module and manufacturing process thereof |
JP2001085804A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | プリント配線板およびその製造方法 |
JP2002216934A (ja) * | 2001-01-22 | 2002-08-02 | Sumitomo Electric Ind Ltd | ヒータモジュール及び光導波路モジュール |
TW557521B (en) * | 2002-01-16 | 2003-10-11 | Via Tech Inc | Integrated circuit package and its manufacturing process |
JP2004079736A (ja) * | 2002-08-15 | 2004-03-11 | Sony Corp | チップ内蔵基板装置及びその製造方法 |
KR100726240B1 (ko) * | 2005-10-04 | 2007-06-11 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
NL1031206C2 (nl) * | 2006-02-22 | 2007-08-24 | Thales Nederland Bv | Vlakke warmtebuis voor koeldoeleinden. |
US7759777B2 (en) * | 2007-04-16 | 2010-07-20 | Infineon Technologies Ag | Semiconductor module |
US8507320B2 (en) * | 2008-03-18 | 2013-08-13 | Infineon Technologies Ag | Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof |
TWI458400B (zh) * | 2008-10-31 | 2014-10-21 | Taiyo Yuden Kk | Printed circuit board and manufacturing method thereof |
-
2010
- 2010-11-29 DE DE102010060855A patent/DE102010060855A1/de not_active Withdrawn
-
2011
- 2011-11-24 RU RU2013128431/28A patent/RU2556274C2/ru active
- 2011-11-24 WO PCT/EP2011/005912 patent/WO2012072212A2/de active Application Filing
- 2011-11-24 CN CN201180065944.1A patent/CN103339726B/zh active Active
- 2011-11-24 US US13/885,437 patent/US8811019B2/en active Active
- 2011-11-24 JP JP2013540265A patent/JP5767338B2/ja active Active
- 2011-11-24 EP EP11799363.4A patent/EP2524394B1/de active Active
- 2011-11-24 DE DE202011110023U patent/DE202011110023U1/de not_active Expired - Lifetime
- 2011-11-24 BR BR112013015289-3A patent/BR112013015289B1/pt active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230112739A (ko) | 2021-03-11 | 2023-07-27 | 가부시키가이샤 메이코 | 기억 장치 및 기억 장치 모듈 |
US12009282B2 (en) | 2021-03-11 | 2024-06-11 | Meiko Electronics Co., Ltd. | Memory device and memory device module |
Also Published As
Publication number | Publication date |
---|---|
RU2556274C2 (ru) | 2015-07-10 |
DE202011110023U1 (de) | 2012-11-12 |
EP2524394A2 (de) | 2012-11-21 |
DE102010060855A1 (de) | 2012-05-31 |
BR112013015289A2 (pt) | 2018-05-15 |
US8811019B2 (en) | 2014-08-19 |
RU2013128431A (ru) | 2015-01-10 |
WO2012072212A2 (de) | 2012-06-07 |
JP2014503997A (ja) | 2014-02-13 |
CN103339726B (zh) | 2014-12-31 |
BR112013015289B1 (pt) | 2020-10-06 |
CN103339726A (zh) | 2013-10-02 |
EP2524394B1 (de) | 2013-07-31 |
WO2012072212A3 (de) | 2012-09-07 |
US20130329370A1 (en) | 2013-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5767338B2 (ja) | 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板 | |
CN111508912B (zh) | 功率覆盖结构及其制作方法 | |
TWI569387B (zh) | 具有隔離件之散熱增益型線路板製作方法 | |
US6274803B1 (en) | Thermoelectric module with improved heat-transfer efficiency and method of manufacturing the same | |
JP4205749B2 (ja) | 電子モジュールの製造方法及び電子モジュール | |
US8716870B2 (en) | Direct write interconnections and method of manufacturing thereof | |
KR20150104033A (ko) | 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법 | |
TW201804579A (zh) | 功率覆蓋結構及其製造方法 | |
KR20030005054A (ko) | 다층 회로 기판 및 그 제조 방법 | |
KR100335454B1 (ko) | 반도체칩 모듈용 다층 회로기판 및 그의 제조방법 | |
TW201027697A (en) | Mount board and semiconductor module | |
JPWO2010018708A1 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
JP4875925B2 (ja) | 多層配線板及びその製造方法 | |
JP5179856B2 (ja) | 配線基板内蔵用部品及びその製造方法、配線基板 | |
JP2021521628A (ja) | パワーモジュール、及びパワーモジュールを製造する方法 | |
EP2852975B1 (en) | Surface mountable semiconductor device | |
EP2705736B1 (en) | The printed circuit board and the method for manufacturing the same | |
US20160211207A1 (en) | Semiconductor assembly having wiring board with electrical isolator and moisture inhibiting cap incorporated therein and method of making wiring board | |
JP4875926B2 (ja) | 多層配線板及びその製造方法 | |
KR20200142236A (ko) | 다층 구조의 방열체를 구비한 인쇄회로기판 및 그 제조방법 | |
CN102117801B (zh) | 高功率型发光二极管模块结构制作方法 | |
WO2013125033A1 (ja) | 回路基板の製造方法 | |
JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
JP5150720B2 (ja) | 電子アッセンブリーの製造方法並びに電子アッセンブリー | |
JP2018181995A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141001 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20141001 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20141031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141114 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150213 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5767338 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |