BR112013015289B1 - Dispositivo eletrônico, método para a produção do último e placa de circuito integrado compreendendo o dispositivo eletrônico - Google Patents

Dispositivo eletrônico, método para a produção do último e placa de circuito integrado compreendendo o dispositivo eletrônico Download PDF

Info

Publication number
BR112013015289B1
BR112013015289B1 BR112013015289-3A BR112013015289A BR112013015289B1 BR 112013015289 B1 BR112013015289 B1 BR 112013015289B1 BR 112013015289 A BR112013015289 A BR 112013015289A BR 112013015289 B1 BR112013015289 B1 BR 112013015289B1
Authority
BR
Brazil
Prior art keywords
layer
electronic device
semi
circuit board
printed circuit
Prior art date
Application number
BR112013015289-3A
Other languages
English (en)
Other versions
BR112013015289A2 (pt
Inventor
Thomas Gottwald
Christian Rössle
Original Assignee
Schweizer Electronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schweizer Electronic Ag filed Critical Schweizer Electronic Ag
Publication of BR112013015289A2 publication Critical patent/BR112013015289A2/pt
Publication of BR112013015289B1 publication Critical patent/BR112013015289B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20409—Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing
    • H05K7/20427—Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing having radiation enhancing surface treatment, e.g. black coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

dispositivo eletrônico, método para a produção do último e placa de circuito integrado compreendendo o dispositivo eletrônico. a presente invenção abrange um dispositivo eletrônico (50) que compreende uma camada de núcleo eletricamente condutor (10) com uma primeira camada (16) composta por material eletricamente condutor, a referida primeira camada sendo aplicada em ambos os lados, e com pelo menos um componente eletrônico (20 ) disposto num entalhe (18) da primeira camada (16), em que a primeira camada (16) é coberta, em cada caso com uma camada termicamente condutora, eletricamente isolante (34, 36) e uma outra camada (22, 26) composta por material eletricamente condutor é fornecida em cada caso sobre a camada termicamente condutora (34, 36), a referida outra camada sendo revestida em cada caso com uma camada de cobertura (38) composta por material eletricamente condutor, e, além disso, tendo furos transpassantes metalizados (24) compostos do material da camada de revestimento (38), que se estendem através da camada termicamente condutora, eletricamente isolante (36) que cobre o componente eletrônico (20) e a outra camada (22) composta por material eletricamente e termicamente condutor com a finalidade de fazer contato com o componente eletrônico (20).

Description

[0001] A presente invenção refere-se a um dispositivo eletrônico, bem como um método para a produção do mesmo.
[0002] O documento DE 10 2009 013 818 Al divulga um processo para fazer um dispositivo eletrônico, em que, depois de fornecer um suporte com uma primeira camada condutora, uma camada isolante é, primeiro, aplicado sobre esta primeira camada condutora e pelo menos uma ligação através de um primeiro lado da primeira camada de isolamento para um segundo lado da primeira camada de isolamento é criada. Pelo menos dois chips semicondutores são montados sobre o suporte e uma segunda camada de isolamento aplicada sobre o suporte. A segunda camada isolante é, então, aberta até que o suporte está descoberto e uma camada de metal é depositada por cima da segunda camada isolante exposta, após o que os dois ou mais chips semicondutores são separados.
[0003] Em contraste, a presente invenção propõe um dispositivo eletrônico com as características das reivindicações 1 e 2, um método para produzir o mesmo com as características das reivindicações 6 e 7, bem como uma placa de circuito impresso compreendendo dispositivos de acordo com a invenção com as características de acordo com a reivindicação 14 e um método de integração de um dispositivo eletrônico para uma placa de circuito impresso com as características da reivindicação 18.
[0004] O dispositivo de acordo com a invenção representa uma alternativa menos dispendiosa às concretizações feitas a partir de materiais cerâmicos. Em comparação com as concretizações feitas de cerâmica, o dispositivo também é significativamente menos susceptível à ruptura. Como os longos fios de ligação de aluminio geralmente utilizados são substituídos com vias curtas de cobre, a resistência de estado ligado é marcadamente reduzida. Além disso, o desenho da invenção permite uma redução no tamanho do chip, uma vez que o contato galvânico empregado requer uma área de superfície menor do que os fios de ligação de outra forma comumente utilizados. Devido à estrutura em camadas, simétricas, o dispositivo também exibe uma planaridade aumentada. A diferença em coeficientes de dilatação térmica entre os chips e os contatos é reduzida, resultando num aumento da confiabilidade. Uma outra vantagem é que o isolamento elétrico, por exemplo, a partir de uma caixa do motor, já está integrado no módulo do dispositivo através do dielétrico. O dispositivo ora produzido pode ser integrado diretamente em uma placa de circuito impresso, o que representa uma solução abrangente de custo eficiente.
[0005] Vantagens e concretizações adicionais da invenção podem ser ilustradas a partir da descrição e desenhos anexos.
[0006] É evidente que as características acima mencionadas e que ainda serão explicadas a seguir podem ser aplicadas não só nas combinações indicadas, mas também em outras combinações ou isoladamente, sem se afastar do escopo da presente invenção.
[0007] A invenção está representada a titulo ilustrativo por meio de concretizações exemplares descritas mediante desenhos esquemáticos (fora de escala) e é descrita em detalhes como a seguir fazendo referência aos desenhos.
[0008] As Figuras 1 a 3 ilustram a produção de acordo com a invenção de um produto semiacabado inicial na produção de um dispositivo eletrônico.
[0009] A Figura 4 representa uma vista plana de um esquema de uma concretização do primeiro produto semiacabado.
[0010] A Figura 5 ilustra a produção de acordo com a invenção de um segundo produto semiacabado na produção de um dispositivo eletrônico.
[0011] As Figuras 6-8 ilustram a colocação, laminação, e posterior processamento dos três produtos semiacabados ao produzir um dispositivo eletrônico.
[0012] A Figura 9 mostra uma concretização de um dispositivo eletrônico acabado de acordo com a invenção.
[0013] A Figura 10 mostra uma placa de circuito impresso que compreende um dispositivo integrado de acordo com a invenção, ilustrado em seção transversal.
[0014] A Figura 11 mostra uma outra concretização de uma placa de circuito impresso que compreende um dispositivo integrado de acordo com a invenção, ilustrado em seção transversal.
[0015] A Figura 12 mostra uma seção lateral de um dispositivo de acordo com a invenção, compreendendo um componente integrado.
[0016] A Figura 13 mostra uma seção lateral de um dispositivo em conformidade com a invenção, que compreende um componente integrado e interposto.
[0017] Em conformidade com o método da invenção, um substrato 10 de material eletricamente condutor que tem um lado superior 12 e um lado inferior 14 é fornecido (Figura 1) . Este substrato pode ser, por exemplo, uma folha de cobre, mas outros materiais condutores conhecidos para o perito na técnica, também são possíveis. O cobre apresenta três qualidades úteis, ou seja, alta condutividade elétrica, alta condutividade térmica, e - em comparação com outros materiais demonstrando qualidades condutoras semelhantes - podem ser adquiridos a um custo razoável. As dimensões do substrato 10 podem ser escolhidas pelo perito na técnica como apropriado para um caso particular, e levando em consideração os requisitos específicos. As dimensões tipicas podem ser, por exemplo, 600 mm x 600 mm com uma espessura de 0,2 a 1 mm.
[0018] Opcionalmente, um metal mais barato pode ser usado que exibe características de gravação diferentes das do metal depositado, com a consequência de que apenas o suporte pode ser seletivamente gravado. Assim, por exemplo, anteriormente aluminio revestido de cobre pode ser utilizado como um material de suporte. Isto potencialmente permite economias de custos e de peso.
[0019] Numa etapa seguinte, uma primeira camada 16 de material eletricamente condutor é aplicada ao substrato 10. A primeira camada 16 é aplicada ao lado superior 12 e/ ou ao lado inferior 14 do substrato 10. Esta aplicação pode ser efetuada, por exemplo, através de deposição (metalização, de deposição galvânica/ eletroquimica) ou através de outros meios técnicos adequados (tais como, por exemplo, pulverização catódica, deposição em vácuo, etc.) conhecidos para o perito na técnica.
[0020] A aplicação da primeira camada 16 sobre o substrato 10, de acordo com a invenção é realizada de tal maneira que, pelo menos, um entalhe 18 é criado. As dimensões (a área de superfície de fundo e profundidade) do entalhe 18 são escolhidas de tal maneira que o entalhe 18 pode receber um componente eletrônico 20 desejado (cf. Figura 3), que numa etapa seguinte é inserida no entalhe 18 e deitada sobre o substrato 10. Este componente eletrônico 20 pode ter, por exemplo, um semicondutor de energia ou outro elemento semelhante. A profundidade d do entalhe 18 é escolhida, por exemplo, de tal modo que a altura do componente 20 a ser inserido, mais uma camada 19 conectiva a ser fornecida entre o substrato 10 e um lado inferior do componente 20 é um pouco menor do que a profundidade d do entalhe. Ou, em outras palavras: o revestimento (camada 22) é um tanto mais espesso do que o componente a ser inserido mais a camada conectiva. A camada 19 conectiva pode ser, por exemplo, uma camada de solda, uma camada orgânica, ou um adesivo apropriado. A superfície do substrato 10 na área do entalhe 18 pode opcionalmente ser fornecida com um metal precioso adequado (por exemplo, Ag, Au, Sn ou equivalente) para formar uma superfície de contato para o componente. Através de uma combinação apropriada de material de revestimento para o componente eletrônico (ou o chip) 20 e revestimento da superfície do substrato 10, podem ser criados compostos que exibem um ponto de fusão mais elevado depois da soldadura do que antes de soldar. Isto pode ser atingido, por exemplo, com a combinação de ouro (Au) sobre o componente e estanho (Sn) no substrato. Sn funde a 232 °C, ponto no qual ocorre o processo de soldadura. Durante este processo, as fases intermetálicas AuSn são criadas com um ponto de fusão acima de 232 °C. Isto impede refusão depois durante o processamento adicional.
[0021] As superficies do componente eletrônico são formadas de tal maneira que o lado inferior é projetado para trabalhar com o método pretendido de fixação, por exemplo, com uma superfície soldável se soldagem é pretendida. O lado superior do componente é formado de tal maneira a ser adaptado para a formação de contato galvânico posterior, por exemplo, por revestimento de cobre das superfícies de contato.
[0022] O processo descrito de acordo com a invenção de criar um entalhe para receber o chip ou outro componente tem a vantagem de que o componente é protegido durante uma etapa do processo posterior de prensagem conjunta/ laminação dos efeitos de pressão mecânica, como a altura do revestimento (e assim a profundidade d do entalhe) é escolhida para ser ligeiramente maior do que a espessura do componente mais a camada conectiva. Isto assegura que a superfície do componente está localizada suficientemente abaixo da superfície da camada 22, de modo que nenhuma pressão prejudicial é exercida sobre o componente durante a prensagem. A criação do entalhe por meio da aplicação de uma camada condutora em torno do entalhe tem a vantagem de que o entalhe tem ângulos retos e as superfícies verticais (que de outra forma apenas podem ser alcançados com grande dificuldade, e não por meio de decapagem) , de modo que o entalhe pode ser formado para se ajustar com muita precisão as dimensões do componente a ser inserido.
[0023] Quaisquer recessos previstos em torno do componente 20 para compensar as tolerâncias de montagem pode ser preenchido após a conclusão do processo de instalação e de solda com um material adequado, por exemplo, com um composto de fundição padrão.
[0024] Após a inserção do componente 20 no entalhe 18 designado como já foi descrito, o primeiro produto semiacabado HZ1 está completo.
[0025] Numa concretização, o primeiro produto semiacabado pode ser fornecido com campos ou matrizes Fl, F2, F3, F4 definidos pelos canais Kl, K2, K3 (cf. Figura 4). Estes campos Fl, F2, F3, F4 destinam-se a ser eletricamente isolados um do outro na conclusão. Para esse efeito, os canais Kl, K2, K3 são gerados na primeira camada 16 e o substrato 10, por exemplo, por meio de decapagem; neste ponto, os canais (ainda) possuem studs S, que se prolongam transversalmente através dos canais Kl, K2, K3 e mecanicamente liga-os, e que servem para proporcionar estabilidade {studs de retenção). Após o processo de laminação (a ser descrito abaixo), estes studs de retenção são removidos por meio de processos adequados, por exemplo, por perfuração, roteamento, stamping, etc. Desta forma, as áreas potenciais separadas são criadas no dispositivo eletrônico. Os recessos semicirculares ou parcialmente circulares 28 discerniveis na área inferior do primeiro produto semiacabado HZ1 na ilustração da Figura 4 apresentam potencial de separação (isolamento potencial) para através de orifícios no dispositivo acabado. Os campos Fl, F2, F3, F4 criados tal como descrito acima servem de acordo com a invenção para proporcionar superficies de propagação de calor para os componentes eletrônicos 20. O tamanho de cada campo Fl, F2, F3, F4 é escolhido de tal maneira que a superfície de propagação de calor atribuída a cada componente montado é praticamente idêntica.
[0026] Os canais descritos podem ser preenchidos antes que o processo de laminação real, a fim de reduzir a quantidade de resina que deve ser injetada na estrutura de camada antes do processo de prensagem (cf. Figura 6). Isto pode ser necessário, por exemplo, se, por um lado, distâncias de isolamento muito estreitas entre os três produtos semiacabados HZ1, HZ2, e HZ3 são desejadas, e sobre os outros, longos e largos canais estão para ser preenchidos. Isto pode ser conseguido, por exemplo, por meio de um processo de impressão ou de um revestimento de rolo. A resina não necessita ser especialmente termicamente condutora.
[0027] Os campos ou matrizes descritas acima servem no contexto de um aspecto da presente invenção para designar as superficies de dispositivos idênticos para propagação de calor "simétrica" para os componentes a serem dispostos sobre os campos/ matrizes. A este respeito, "simétrico" significa que o calor gerado pelos componentes em funcionamento é conduzido para fora de maneira uniforme devido às superficies de tamanho idêntico atribuidas a cada um, como também explicado abaixo com referência à ilustração da Figura 9.
[0028] De acordo com uma concretização da invenção, o substrato 10 pode ser singularizado (ou separado) após a etapa do processo ilustrado na Figura 2, como representado na Figura 2a.
[0029] A Figura 2a mostra na esquerda uma vista plana de um substrato 10 com uma pluralidade (91 na concretização exemplar representada) de placas de dispositivo a serem equipadas com os dispositivos. Como pode ser discernido na ilustração da figura 2a à direita, uma singularização para efeitos de inserção (de componentes eletrônicos 20 como anteriormente descrito) pode ser realizada como as tiras 10' ou como placas individuais 10''. Nesta concretização exemplar, a placa individual 10' (ilustrado em detalhe) tem seis entalhes 18. Após os componentes a serem inseridos terem sido inseridos nos entalhes, as tiras ou placas individuais são novamente montadas, por exemplo, colocando as tiras ou placas individuais numa bandeja adequada (não representada).
[0030] Para fazer um segundo produto semiacabado HZ2 de acordo com a invenção, um primeiro elemento de placa 22 de material eletricamente condutor é agora fornecido (cf. Figura 5) . Este primeiro elemento de placa é um elemento plano, por exemplo, uma folha de um material eletricamente condutor adequado. O material utilizado pode ser de cobre, pelas razões apresentadas acima. As dimensões do primeiro elemento de placa são baseadas nas medições do substrato 10, por motivos relacionados com as etapas de processamento adicionais para serem descritos a seguir; na concretização exemplar descrita, estas dimensões são aproximadamente 600 mm x 600 mm. A espessura da placa pode ser de aproximadamente 0,2 mm; no entanto, o perito na técnica pode escolher uma placa mais espessa ou mais fina, dependendo dos requisitos de cada caso particular.
[0031] Após a etapa de proporcionar, furos 24 que são criados no elemento de placa em um ou mais locais de modo a formar furos transpassantes na placa (feedthroughts) . Os furos transpassantes de alimentação 24 podem ser criados por meio de perfuração, estampagem, decapagem, o uso de lasers, ou outros métodos conhecidos do perito na técnica.
[0032] Após esta etapa, o segundo produto semiacabado HZ2 de acordo com a invenção está completo.
[0033] Em seguida, um segundo elemento de placa 26 de material eletricamente condutor é fornecido como o terceiro produto semiacabado HZ3 (não representado separadamente).
[0034] Elementos de alinhamento que servem para alinhar os dois produtos semiacabados uns com os outros quando se forma a estrutura em camadas, que são, em principio, conhecidos para o perito na técnica podem ser fornecidos no primeiro produto semiacabado HZ1 e no terceiro produto semiacabado HZ3.
[0035] A fim de garantir uma melhor aderência das resinas de laminação utilizadas, as superficies superiores de todos os produtos ou individuais dos três produtos semiacabados HZ1, HZ2, HZ3 podem ser feitas ásperas por meio de métodos adequados e/ ou revestidas com camadas de promoção de adesão (agentes de ligação), antes das camadas serem reunidas na etapa seguinte. No caso do primeiro produto semiacabado, um agente de ligação apropriado pode ser aplicado simultaneamente para a superfície do produto semiacabado e a superfície do componente eletrônico.
[0036] A Figura 6 ilustra a disposição dos três produtos semiacabados HZ1, HZ2, HZ3 produzidos deste modo.
[0037] O primeiro produto semiacabado HZ1 é colocado sobre o terceiro produto semiacabado HZ3, com o lado do primeiro produto semiacabado HZ1 com o componente 20 inserido voltado para cima e, portanto, para longe do terceiro produto semiacabado HZ3. Antes de serem colocadas uma sobre a outra, uma primeira camada de pré-impregnado 34 é posicionada entre os dois produtos semiacabados. Esta primeira camada de pré- impregnado 34 pode ser projetada de tal maneira gue não se estende para partes de bloqueio opostas de todos os elementos de alinhamento presentes.
[0038] Depois uma segunda camada de pré-impregnado 36 ter sido colocada em posição, o segundo produto semiacabado HZ2 é colocado sobre a primeira camada 16 sobre o lado superior 12 do primeiro produto semiacabado HZ1, de tal maneira que os furos transpassantes 24 do segundo produto semiacabado HZ2 estão localizados na orientação desejada acima do componente eletrônico 20, de tal modo que eles podem servir posteriormente como furos transpassantes metalizados ou passagens para o componente 20.
[0039] Opcionalmente, o pré-impregnado pode ser pré- perfurado, na área das passagens futuras (furos transpassantes 24). Para este fim, a malha de vidro na área dos furos pré-formados é removida, facilitando o processo de perfuração a laser que se segue quando o pré-impregnado é colocado em posição e alinhado com os furos de passagem 24, uma vez que o laser apenas necessita remover a resina após o processo de laminação.
[0040] Ao selecionar as camadas de pré-impregnado, condutividade térmica favorável do material é uma consideração importante. Por exemplo, o material altamente condutor termicamente pode ser usado. Pré-impregnados com resinas contendo cargas altamente condutoras, por exemplo, A1203 ou TiN, podem ser utilizados. A espessura da camada de pré-impregnado é escolhida com base na condutividade térmica necessária, bem como outros parâmetros, por exemplo, rigidez dielétrica.
[0041] A estrutura em sanduíche (estrutura em camadas) da Figura 6 assim criada é, então, prensada em conjunto ou laminada sob os parâmetros do processo conhecido do especialista na técnica.
[0042] Numa etapa seguinte do processo, os furos transpassantes 24 preenchidos com resina de pré-impregnado durante o processo de laminagem são descobertos (incluindo todas as fibras de vidro presentes). Isto pode ser realizado por meio de medidas adequadas conhecidas por um especialista na técnica, por exemplo, por meio de laser, tal como indicado na Figura 7 por flashes de laser estilizado.
[0043] Após a remoção do dielétrico a partir dos furos de passagem 24, uma camada eletricamente condutora fina é formada de um modo conhecido nas paredes dielétricas dos furos 24 diretamente acima do componente eletrônico 20 devido à camada de pré-impregnado 36. Esta camada pode ser criada, por exemplo através de deposição quimica de cobre, por exemplo.
[0044] Uma camada de cobertura 38 de material eletricamente condutor é, então, aplicada à camada superior 22 da estrutura laminada intermediária, assim criada. Este material eletricamente condutor pode consistir, por exemplo, novamente de cobre, aplicado galvanicamente, de tal maneira que os furos de passagem 24 sejam completamente preenchidos, ou pelo menos suficientemente cheios de forma que seja assegurado bom contato com o componente eletrônico 20 situado abaixo. A camada de cobertura pode também - como representado na concretização exemplar da Figura 8 - ser aplicada à porção inferior (camada inferior 26) da estrutura laminada intermediária.
[0045] A Figura 9 mostra uma vista em corte de um dispositivo eletrônico 50 de acordo com a invenção, constituído por um núcleo de metal ou de cobre a partir do substrato anterior 10 e as camadas de metal ou cobre galvânico 16 depositadas sobre ele, em que (acima e abaixo) estão dispostas camadas dielétricas condutoras térmicas 34, 36, e em que estão dispostas em volta (acima e abaixo) ainda camadas de cobre ou de metal 22, 26, 38 com um componente ou chip 20 embutido que é contatado por meio de vias de metal/ cobre 24.
[0046] Esta estrutura de um dispositivo eletrônico de acordo com a invenção é uma concepção estável e altamente eficiente termicamente, o que, em comparação com os substratos de cerâmica de desempenho comparáveis, é significativamente menos dispendioso para produzir, é mais escalável no sentido descendente, e θ mais nssistθntθ à ruptura. 0 método de contato galvânico permito chips menores, à medida que nenhum fio grosso para a ligação precisa ser levado em conta.
[0047] Na Figura 9, os percursos de dissipação de calor do dispositivo 50 são indicados por setas tracejadas, ligados com várias resistências térmicas Rthl a Rth4. Como pode ser discernido a partir desta ilustração, o dispositivo 50, construído de acordo com a invenção, apresenta um certo número de tais percursos de dissipação de calor, que servem especificamente para conduzir para longe o calor gerado no componente eletrônico. Isto é alcançado, entre outros meios, através de dois niveis de cobre de uma ligação elétrica e térmica. Isto permite o uso de componentes com um desempenho mais elevado para a mesma área de superfície (maior densidade de desempenho) e/ ou um aumento na superfície disponível no design das estruturas de percursos condutivos, sem risco de sobreaquecimento. Este efeito é usado para dissipação do calor, isto é, a resistência térmica diminui proporcionalmente ao aumento da área de seção transversal.
[0048] Os materiais utilizados em ligação com a presente invenção são vantajosamente caracterizados por coeficientes de condutividade térmica especialmente vantajosos. Materiais de resina pré-impregnados padrão demonstram uma condutividade térmica de cerca de 0,2 a 0,3 W/mK. No entanto, os materiais com uma condutividade térmica entre 0,8 e 2,0 W/mK são possíveis.
[0049] Vantajosamente, as superficies dos campos ou matrizes Fl, F2, F3 e um terço da superfície do campo F4 são do mesmo tamanho (ver também Figura 4), a fim de que cada componente tenha à sua disposição a mesma superfície para a dissipação de calor. É levado em consideração aqui que os campos em que vários componentes/ chips estão dispostos requerem uma superfície como muitas vezes maiores do que a fornecida por um campo com um único componente à medida que existem componentes no campo, a fim de assegurar a transferência de calor pretendida pela invenção. Isso evita a situação em que, devido a diferentes geometrias, um único chip aquece mais do que os outros (o efeito "hot spot"), forçando o desempenho de todo o sistema a ser reduzido, a fim de esfriar um único chip mais quente.
[0050] O dispositivo 50 produzido de acordo com a invenção pode ser integrado numa placa de circuito impresso, como ilustrado na Figura 10.
[0051] Para este fim, o dispositivo eletrônico 50 é inserido num recesso da placa de circuito impresso projetada para o efeito e pressionado em conjunto com esta, de tal maneira que, após a conclusão do processo de prensagem, a superfície superior da placa de circuito impresso está alinhada com a superfície superior do dispositivo. Na ilustração na Figura 10, as camadas brancas da placa de circuito impresso LP representam camadas dielétricas 110, 111, e as camadas sombreadas representam camadas condutoras 113. Dois furos do stud desenhados 112 servem para entrar em contato com o dispositivo 50 com a placa de circuito impresso LP. A camada (horizontalmente sombreada) 114 com baixa condutividade térmica situa-se acima do dispositivo 50. Entre o dissipador de calor 120 e uma camada externa inferior (cobre) 118 da placa de circuito impresso L, pode ser fornecida uma camada TIM 119 para formar uma junção termicamente ininterrupta (TIM: material de interface térmica).
[0052] Quando instalado numa placa de circuito impresso LP, o terceiro produto semiacabado HZ3 pode, alternativamente, ser omitido acima da sequência de camada 34, 26, 38. Um exemplo de uma tal variante está representado na Figura 11. Aqui, um dispositivo eletrônico 50' está diretamente integrado em uma placa de circuito impresso LP' sem o terceiro produto semiacabado HZ3. A placa de circuito impresso LP' exibe geralmente a mesma estrutura que na Figura 10, com exceção de que um pré-impregnado termicamente condutor 116 estende-se, adicionalmente, entre a porção inferior da placa de circuito impresso e o dispositivo integrado 50' da placa de circuito impresso LP'. A camada de cobre 118 é, então, aplicada como uma camada externa comum da placa de circuito impresso e o dispositivo 50' (criado em simultâneo com a aplicação de uma camada de cobertura galvânica para formar os contatos metalizados transpassantes dos furos do stud 112 no superior lado da placa de circuito impresso). Durante a inserção do dispositivo 50' com a placa de circuito impresso LP', estes são pressionados em conjunto com esta camada de dielétrico exterior termicamente condutor. Por baixo do dispositivo 50', a porção inferior da camada exterior 116 é mais uma vez seguida da camada de cobre 118, uma camada de TIM 119, e um dissipador de calor 120.
[0053] Alternativamente, a placa de circuito impresso pode ser projetada de tal maneira que ela se estende por baixo do dispositivo e assume a função de uma superfície do dissipador de calor (não representado) cumprida pelo dissipador de calor 120 em duas concretizações representadas nas Figuras 11 e 12.
[0054] A área da placa de circuito impresso acima do dispositivo pode - como indicado anteriormente - ser projetada de tal maneira que um mau resultado de condução de calor para cima. Deste modo, o sobreaquecimento de quaisquer componentes sensíveis à temperatura na placa de circuito impresso é evitado ou pelo menos minimizado. Para este fim, como uma alternativa ou em adição à camada 114 com baixa condutividade térmica representada nas Figuras 11 e 12, pelo menos uma cavidade (não representada) pode ser fornecida nesta camada 114 superior e diretamente adjacente ao dispositivo. A ligação elétrica e mecânica do dispositivo à placa de circuito impresso, em seguida, é realizada através das bordas laterais e as porções restantes da superfície.
[0055] De acordo com uma concretização da invenção, duas camadas de pré-impregnado 36, 37 podem ser posicionadas entre o primeiro produto semiacabado HZ1 e o segundo produto semiacabado HZ2, entre os quais um componente é, por sua vez, posicionado. Este componente pode ser, por exemplo, um componente 60 para medição de corrente ou sensor de corrente (shunt) (na concretização ilustrada, um componente de película; cf. Figura 12). Este componente é contatado - como anteriormente descrito em um contexto diferente - por exemplo, por meio de orifícios de laser transpassantes metalizados 62.
[0056] Numa outra concretização - tanto como descrito em ligação com a Figura 12 - pelo menos um componente passivo, discreto 70 pode ser posicionado entre as duas camadas de pré-impregnado 36, 37 entre o primeiro produto semiacabado HZ1 e o segundo produto semiacabado HZ2, por exemplo, por meio de uma placa intermediária IP, como representado na Figura 13. Dependendo da altura de um tal item, uma cavidade 17 pode ser proporcionada no primeiro produto semiacabado HZ1 para receber a placa intermediária IP. Contato é feito, de novo, por meio de furos de laser transpassantes metalizados -72 ou por meios semelhantes.
[0057] Aspectos da invenção são resumidos na seguinte lista de aspectos enumerados: 1. Um dispositivo eletrônico (50) que compreende uma camada de núcleo eletricamente condutora (10) com uma primeira camada (16) composta por material eletricamente condutor, a referida primeira camada sendo aplicada em ambos os lados, e com pelo menos um componente eletrônico (20) disposto num entalhe (18) da primeira camada (16), em que a primeira camada (16) é coberta, em cada caso com um isolante elétrico, a camada termicamente condutora (34, 36) , e uma outra camada (22, 26) composta de material eletricamente condutor é fornecida em cada caso sobre a camada termicamente condutora (34, 36), a referida outra camada sendo revestida em cada caso com uma camada de cobertura (38) composta por material eletricamente condutivo, e além disso compreendendo furos transpassantes metalizados (24) compostos do material da camada de cobertura (38), os furos (24) que se estendem através da camada termicamente condutora eletricamente isolante (36) cobrindo o componente eletrônico (20) e a outra camada (22) composta por material eletricamente e termicamente condutor com a finalidade fazer contato com o componente eletrônico (20). 2. O dispositivo eletrônico (50) de acordo com o aspecto 1, em que a camada de núcleo (10) é composta de cobre ou de aluminio revestido de cobre. 3. O dispositivo eletrônico (50) de acordo com o aspecto 1 ou 2, em que a primeira camada (16) é cobre depositado galvanicamente. 4. O dispositivo eletrônico (50) de acordo com qualquer um dos aspectos 1 a 3, em que uma profundidade (d) do entalhe (18) é um pouco maior do que a altura do componente eletrônico (20), mais uma camada conectiva (19). 5. O dispositivo eletrônico (50) de acordo com qualquer um dos aspectos 1 a 4, em que, no caso de mais do que um componente eletrônico (20), cada componente (20) é atribuído a uma superficie para dissipação de calor ou propagação de tal de forma que a dissipação de calor ou superficie de propagação para cada componente instalado (20) é praticamente idêntica. 6. Dispositivo eletrônico (50) que compreende uma camada de núcleo eletricamente condutora (10) com uma primeira camada (16) composta por material eletricamente condutor, a referida primeira camada sendo aplicada em ambos os lados, e com pelo menos um componente eletrônico (20) disposto num entalhe (18) da primeira camada (16), em que a primeira camada (16) acima do componente eletrônico (20) é coberta com uma camada termicamente condutora eletricamente isolante (36) e uma outra camada (22) composta de material eletricamente condutor é proporcionada sobre a camada termicamente condutora (36), a referida outra camada sendo revestida com uma camada de cobertura (38) composta por material eletricamente condutivo, e que compreende, além disso, furos transpassantes metalizados (24) compostos por material da camada de cobertura (38), os furos que se estendem através da camada termicamente condutora eletricamente isolante (36) cobrindo o componente eletrônico (20) e a outra camada (22) composta por material eletricamente condutivo e térmico com a finalidade de fazer contato do componente eletrônico (20) O dispositivo de acordo com Aspecto 6 destina-se como um produto intermediário, por exemplo, para a integração numa placa de circuito impresso, como aqui descrito e na descrição descrita com referência à concretização exemplar da Figura 11. 7. O dispositivo eletrônico (50') de acordo com o aspecto 6, em que a camada de núcleo (10) é composta de cobre ou de aluminio revestido de cobre. 8. O dispositivo eletrônico (50') de acordo com aspecto 6 ou 7, em que a primeira camada (16) é cobre depositado galvanicamente. 9. O dispositivo eletrônico (50') de acordo com qualquer um dos aspectos 6 a 8, na qual a profundidade (d) do entalhe (18) é um pouco maior do que a altura do componente eletrônico (20), mais uma camada conectiva (19). 10. O dispositivo eletrônico (50') de acordo com qualquer um dos aspectos 6 a 9, em que, no caso de mais do que um componente eletrônico (20), cada componente (20) é atribuído a uma superfície para dissipação de calor ou de propagação de tal modo que a superfície de dissipação de calor ou de propagação para cada componente instalado (20) é praticamente idêntica. 11. Um método de produção de um dispositivo eletrônico (50) que compreende as seguintes etapas: - fazer um primeiro produto semiacabado (HZ1) por meio de: proporcionar um substrato (10) de material eletricamente condutor que tem uma porção superior (12) e uma porção inferior (14); aplicar uma primeira camada (16) de material condutor sobre a porção superior (12) e / ou a porção inferior (14) do substrato (10), com pelo menos um entalhe (18) para receber um componente eletrônico a ser fornecido na primeira camada (16); - inserir pelo menos um componente (20) em pelo menos um entalhe (18) ; - fazer um segundo produto semiacabado (HZ2) por meio de: - proporcionar um primeiro elemento de placa (22) de material eletricamente condutor; - criar furos (24) no primeiro elemento de placa (22) dos furos (24) para formar subsequentemente furos metalizados transpassantes; - fazer um terceiro produto semiacabado (HZ3) por meio de: - proporcionar um segundo elemento de placa (26) de material eletricamente condutor; - dispor os três produtos semiacabados (HZ1, HZ2, HZ3) como uma estrutura em camadas, colocando o primeiro produto semiacabado (HZ1) no terceiro produto semiacabado (HZ3), e colocando o segundo produto semiacabado (HZ2) sobre o primeiro produto semiacabado (HZ1), com camadas de pré- impregnado (34, 36) a serem fornecidas entre eles, respectivamente; - laminar a estrutura, - descobrir os furos preenchidos com resina (24) do primeiro elemento de placa (22) após a etapa de laminação, - encher pelo menos parcialmente os furos (24) com material condutor para o propósito de criar um contato. 12. 0 método, de acordo com o aspecto 11, em que o substrato (10) é constituído por cobre ou aluminio revestido de cobre. 13. O método, de acordo com o aspecto 11 ou 12, em que a aplicação da primeira camada (16) é realizada por meio de deposição galvânica. 14. O método, de acordo com qualquer um dos aspectos 11 a 13, em que o entalhe (18) é formado por aplicação seletiva da primeira camada (16) de tal forma que uma profundidade (d) do entalhe (18) é um pouco maior do que a altura do componente eletrônico (20) a ser inserido, mais uma camada conectiva (19). 15. O método, de acordo com qualquer um dos aspectos 11 a 14, em que, após a etapa de inserção no, pelo menos, um componente eletrônico (20), de recessos no entalhe (18) em torno do componente (20) estão cheios antes do estágio de prensagem. 16. O método, de acordo com qualquer um dos aspectos 11 a 15, em que os canais (Kl, K2, K3) são gerados na primeira camada (16) e o substrato (10), tendo os canais de retenção de studs (S) a serem removidos após a etapa de laminação. 17. Um método de produção de um dispositivo eletrônico (50') que compreende as seguintes etapas: - fazer um primeiro produto semiacabado (HZ1) por meio de: proporcionar um substrato (10) de material eletricamente condutor com uma porção superior (12) e uma porção inferior (14); - aplicar/ depositar uma primeira camada (16) de material condutor sobre a porção superior (12) e/ ou a porção inferior (14) do substrato (10), com pelo menos um entalhe (18) para receber um componente eletrônico sendo fornecido na primeira camada (16); inserir um componente (20) em pelo menos um entalhe (18); - fazer um segundo produto semiacabado (HZ2) por meio de: - proporcionar um primeiro elemento de placa (22) de material eletricamente condutor; - criar furos (24) no primeiro elemento de placa (22) para formar posteriormente furos metalizados transpassantes; - dispor os dois produtos semiacabados (HZ1, HZ2) como uma estrutura em camadas, colocando o segundo produto semiacabado (HZ2) sobre o primeiro produto semiacabado (HZ1), com uma camada de pré-impregnado (36) a ser fornecida entre eles; - laminar a estrutura, - descobrir os furos (24) no primeiro elemento de placa (22) preenchido com resina após o processo de laminação; - encher pelo menos parcialmente os furos (24) com material condutor (38) com a finalidade de formar furos transpassantes metalizados. 18. 0 método, de acordo com o aspecto 17, em que o substrato (10) é constituído por cobre ou aluminio revestido de cobre. 19. O método, de acordo com o aspecto 17 ou 18, em que a aplicação da primeira camada (16) é realizada por meio de deposição galvânica. 20. O método, de acordo com qualquer um dos aspectos 17 a 19, em que o entalhe (18) é formado por aplicação seletiva da primeira camada (16) de tal forma que uma profundidade (d) do entalhe (18) é um pouco maior do que a altura do componente eletrônico a ser inserido (20), mais uma camada conectiva (19). 21. O método, de acordo com qualquer um dos aspectos 17 a 20, em que, após a etapa de inserção do componente de, pelo menos, um componente eletrônico (20), recessos no entalhe (18) em torno do componente (20) estão cheios antes do estágio de prensagem. 22. O método, de acordo com qualquer um dos aspectos 17 a 21, em que os canais (Kl, K2, K3) são gerados na primeira camada (16) e o substrato (10), tendo os canais de retenção de studs (S) a serem removidos após a etapa de laminação. 23. A placa de circuito impresso (LP) com um dispositivo eletrônico (50), de acordo com qualquer um dos aspectos 1 a 5. 24. A placa de circuito impresso (LP), de acordo com aspecto 23, na qual uma superficie da placa de circuito impresso (LP) termina nivelada com o dispositivo eletrônico (50) . 25. A placa de circuito impresso (LP) de acordo com aspecto 24, em que um dissipador de calor (120) está ligado à junção de descarga da placa de circuito impresso (LP) e do dispositivo eletrônico (50). 26. A placa de circuito impresso (LP) de acordo com qualquer um dos aspectos 23 a 25, em que a colocação de uma camada (114) com uma baixa condutividade térmica é pretendida entre o dispositivo eletrônico (50) e percursos condutores (113) da placa de circuito impresso (LP) localizada acima. 27. Uma placa de circuito impresso (LP') com um dispositivo eletrônico (50') de acordo com qualquer um dos aspectos 6 a 10. 28. A placa de circuito impresso (LP'), de acordo com aspecto 27, em que uma porção de isolante (110) da placa de circuito impresso (LP') termina nivelada com o dispositivo eletrônico (50') . 29. A placa de circuito impresso (LP') de acordo com aspecto 28, em que um dissipador de calor (120) está ligado à descarga de junção da placa de circuito impresso (LP') e o dispositivo eletrônico (50'). 30. A placa de circuito impresso de acordo com qualquer um dos aspectos 27 a 29, em que uma camada (114) com baixa condutibilidade térmica é proporcionada entre o dispositivo eletrônico (50') e vias condutoras (113) da placa de circuito impresso (LP') localizada acima. 31. 0 método, de acordo com qualquer um dos aspectos 11 a 22, em que, durante a etapa de dispor, duas camadas de pré-impregnado (36, 37) são colocadas entre o primeiro produto semiacabado (HZ1) e o segundo produto semiacabado (HZ2), com um componente adicional (60) e/ ou um intermediário (IP) sendo posicionado entre as duas camadas de pré-impregnado (36, 37), o componente ou intermediário sendo contatado através de furos metalizados transpassantes (62, 72) após a etapa de prensagem. 32. O método, de acordo com o aspecto 31, em que os furos (62, 72) para contatar o componente adicional (60) e/ ou o intermediário (PI) são criados através de perfuração a laser seguida por plaqueamento. 33. O método, de acordo com o aspecto 31 ou 32, em que, durante a etapa de fazer o segundo produto semiacabado (HZ2), os furos transpassantes para o contato do componente adicional (60) e/ ou o intermediário (IP) são fornecidos. 34. O método, de acordo com qualquer um dos aspectos 31 a 33, em que uma cavidade (17) é proporcionada para receber o componente adicional (60) e/ ou o intermediário (IP). 35. O dispositivo eletrônico (50, 50') de acordo com qualquer um dos aspectos 1 a 10, compreendendo ainda um componente adicional (60) e/ ou um intermediário (IP) entre duas camadas de isolante elétrico (36, 37). 36. Um método para a integração de um dispositivo eletrônico (50, 50') em uma placa de circuito impresso, compreendendo as etapas de: - proporcionar um dispositivo eletrônico (50, 50' ) de acordo com qualquer um dos aspectos 1 a 10 ou de acordo com aspecto 35; - fornecer uma placa de circuito impresso que compreende um recesso para receber o dispositivo eletrônico (50, 50'); inserir uma camada (114) com baixa condutividade térmica para o recesso; - inserir o dispositivo eletrônico (50, 50') para o recesso da placa de circuito impresso sobre a camada (114) com baixa condutibilidade térmica; - pressionar juntos a estrutura em camadas assim criada; aplicar uma camada eletricamente condutora (118) formando uma camada externa comum que também serve para contatar o dispositivo eletrônico (50, 50' ) com a placa de circuito impresso (LP, LP'). 37. O método, de acordo com o aspecto 36, em que um dissipador de calor (120) é montado sobre a camada que forma uma camada exterior comum (118) na área do dispositivo eletrônico (50, 50'). 38. O método, de acordo com o aspecto 37, em que uma camada de TIM (119) está colocada entre a camada eletricamente condutora (118) e o dissipador de calor (120) para formar uma junção termicamente ininterrupta. 39. O método, de acordo com qualquer um dos aspectos 36 a 38, em que um condutor térmico dielétrico (116) é colocado entre a placa de circuito impresso com um dispositivo eletrônico inserido por um lado e a camada exterior comum (118) do outro lado.

Claims (16)

1. Dispositivo eletrônico (50, 50") caracterizado pelo fato de que compreende uma camada de núcleo eletricamente condutor (10) com uma primeira camada (16) composta de material eletricamente condutor, a referida primeira camada (16) sendo aplicada a ambos os lados, e com pelo menos um componente eletrônico (20) disposto em um entalhe (18) da primeira camada (16), em que a primeira camada (16) é coberta acima do componente eletrônico (20), com uma camada termicamente condutora eletricamente isolante ( 36) , e uma outra camada (22) constituída de material eletricamente condutor é proporcionada na camada termicamente condutora ( 36), a referida outra camada (22) sendo revestida com uma camada de cobertura (38) composta por material eletricamente condutor, e que compreende, além disso, furos transpassantes (24) compostos de material da camada de cobertura (38), os furos transpassantes (24) estendendo-se através da camada termicamente condutora eletricamente isolante (36) cobrindo o componente eletrônico (20) e a outra camada (22) constituída pelos materiais eletricamente e termicamente condutores para o objetivo de fazer contato com o componente eletrônico (20).
2. Dispositivo eletrônico (50), de acordo com a reivindicação 1, caracterizado pelo fato de que a primeira camada (16) é coberta em cada lado com uma camada termicamente condutora eletricamente isolante (34, 36), respectivamente, com uma outra camada (22, 26) composta por material eletricamente condutor fornecido em cada camada termicamente condutora (34, 36), respectivamente, a referida outra camada (22, 2 6) sendo revestida com uma camada de cobertura (38) composta de material eletricamente condutor, respectivamente.
3. Dispositivo eletrônico (50, 50'), de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de que em caso de mais de um componente eletrônico (20), cada componente (20) é atribuído a uma superfície para dissipar o calor de tal forma que a superfície para dissipar o calor para cada componente (20) instalado é praticamente idêntica.
4. Método de produção de um dispositivo eletrônico (50) caracterizado pelo fato de que compreende as seguintes etapas: - criar um primeiro produto semiacabado (HZ1) através do: fornecimento de um substrato (10) de material eletricamente condutor tendo um lado superior (12) e um lado inferior (14) ; - aplicação / depósito dede uma primeira camada (16) de material condutor no lado superior (12) e / ou no lado inferior (14) do substrato (10), com pelo menos um entalhe (18) para receber um componente eletrônico sendo fornecido na primeira camada (16); - inserção de um componente (20) em pelo menos um entalhe (18); - criar um segundo produto semiacabado (HZ2) através do: - fornecimento de um primeiro elemento de placa (22) de material eletricamente condutor; - criação de furos (24) no primeiro elemento de placa (22) para formar posteriormente furos metalizados transpassantes; - dispor os dois produtos semiacabados (HZ1, HZ2) como uma estrutura em camadas, colocando o segundo produto semiacabado (HZ2) no primeiro produto semiacabado (HZ1), com uma camada de pré-impregnado (36) sendo fornecida no meio; - laminar a estrutura, - descobrir os furos cheios de resina (24) do primeiro elemento de placa (22) depois da etapa de laminação, - pelo menos parcialmente encher os furos (24) com material condutor (38) com a finalidade de criar um furo transpassante.
5. Método de produção de um dispositivo eletrônico (50), de acordo com a reivindicação 4, caracterizado pelo fato de que compreende a seguinte etapa antes da etapa de dispor: - criar um terceiro produto semiacabado (HZ3) através do: - fornecimento de um segundo elemento de placa (26) de material eletricamente condutor; e em que a etapa de dispor compreende: - dispor os três produtos semiacabados (HZ1, HZ2, HZ3) como uma estrutura em camadas, colocando o primeiro produto semiacabado (HZ1) no terceiro produto semiacabado (HZ3), e colocando o segundo produto semiacabado (HZ2) no primeiro produto semiacabado (HZ1) com uma camada pré-impregnada (36) sendo fornecida no meio, respectivamente.
6. Método, de acordo com a reivindicação 4 ou 5, caracterizado pelo fato de que após a etapa de inserção do pelo menos um componente eletrônico (20), os recessos no entalhe (18) em torno do componente (20) estão cheios, antes da fase de prensagem.
7. Método, de acordo com qualquer uma das reivindicações 4 a 6, caracterizado pelo fato de que os canais (Kl, K2, K3) são gerados na primeira camada (16) e no substrato (10), em que os canais possuem retenção de pregos (S) a serem removidos após a etapa de laminação.
8. Método, de acordo com qualquer uma das reivindicações 4 a 7, caracterizado pelo fato de que durante a etapa de dispor, duas camadas pré-impregnadas (36, 37) são colocadas entre o primeiro produto semiacabado (HZ1) e o segundo produto semiacabado (HZ2), com um componente adicional (60) e/ou um intermediário (IP) sendo posicionado entre as duas camadas pré-impregnadas (36, 37), o componente ou intermediário sendo contatado através de furos metalizados transpassantes (62, 72), após a etapa de prensagem.
9. Método, de acordo com a reivindicação 8, caracterizado pelo fato de que durante a etapa de criar o segundo produto semiacabado (HZ2), furos transpassantes para contatar com o componente adicional (60) e / ou o intermediário (PI) são fornecidos.
10. Placa de circuito impresso (LP; LP') caracterizada pelo fato de que compreende um dispositivo eletrônico (50, 50'), conforme definido em qualquer uma das reivindicações 1 a 3.
11. Placa de circuito impresso (LP; LP'), de acordo com a reivindicação 10, caracterizada pelo fato que de a superfície da placa de circuito impresso (LP, LP') termina alinhada com o dispositivo eletrônico (50, 50'), e em que um dissipador de calor (120) está ligado à junção alinhada da placa de circuito impresso (LP, LP') e ao dispositivo eletrônico (50, 50').
12. Placa de circuito impresso (LP; LP'), de acordo com a reivindicação 10 ou 11, caracterizado pelo fato de que uma camada (114) com baixa condutibilidade térmica é proporcionada entre o dispositivo eletrônico (50, 50') e as vias condutoras (113) da placa de circuito impresso (LP, LP') localizadas acima.
13. Método para a integração de um dispositivo eletrônico (50, 50') a uma placa de circuito impresso caracterizado pelo fato de que compreende as etapas de: fornecer um dispositivo eletrônico (50, 50'), conforme definido em qualquer uma das reivindicações de 1 a 3; - fornecer uma placa de circuito impresso que compreende um recesso para receber o dispositivo eletrônico (50, 50'); inserir uma camada (114) com baixa condutividade térmica no recesso; - inserir o dispositivo eletrônico (50, 50') para o recesso da placa de circuito impresso sobre a camada (114) com uma baixa condutividade térmica; - pressionar juntas a estrutura em camadas assim criada; aplicar uma camada eletricamente condutora (118) formando uma camada exterior comum, que serve também para contato com o dispositivo eletrônico (50, 50') com a placa de circuito impresso (LP, LP').
14. Método, de acordo com a reivindicação 13, caracterizado pelo fato de que um dissipador de calor (120) está montado sobre a camada que forma uma camada exterior comum (118) na área do dispositivo eletrônico (50, 50').
15. Método, de acordo com a reivindicação 14, caracterizado pelo fato de que uma camada de TIM (119) está colocada entre a camada eletricamente condutora (118) e o dissipador de calor (120) para formar uma junção termicamente sem interrupções.
16. Método, de acordo com qualquer uma das reivindicações 13 a 15, caracterizado pelo fato de que um dielétrico condutor térmico (116) está colocado entre a placa de circuito impresso com um dispositivo eletrônico inserido em um lado, e a camada exterior comum (118) no outro lado.
BR112013015289-3A 2010-11-29 2011-11-24 Dispositivo eletrônico, método para a produção do último e placa de circuito integrado compreendendo o dispositivo eletrônico BR112013015289B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010060855A DE102010060855A1 (de) 2010-11-29 2010-11-29 Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
DE102010060855.6 2010-11-29
PCT/EP2011/005912 WO2012072212A2 (de) 2010-11-29 2011-11-24 Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil

Publications (2)

Publication Number Publication Date
BR112013015289A2 BR112013015289A2 (pt) 2018-05-15
BR112013015289B1 true BR112013015289B1 (pt) 2020-10-06

Family

ID=45390054

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112013015289-3A BR112013015289B1 (pt) 2010-11-29 2011-11-24 Dispositivo eletrônico, método para a produção do último e placa de circuito integrado compreendendo o dispositivo eletrônico

Country Status (8)

Country Link
US (1) US8811019B2 (pt)
EP (1) EP2524394B1 (pt)
JP (1) JP5767338B2 (pt)
CN (1) CN103339726B (pt)
BR (1) BR112013015289B1 (pt)
DE (2) DE102010060855A1 (pt)
RU (1) RU2556274C2 (pt)
WO (1) WO2012072212A2 (pt)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011105346A1 (de) 2011-06-21 2012-12-27 Schweizer Electronic Ag Elektronische Baugruppe und Verfahren zu deren Herstellung
CN203013703U (zh) * 2012-12-17 2013-06-19 中怡(苏州)科技有限公司 散热元件及应用该散热元件的通讯装置
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE102013102541A1 (de) 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
AT515069B1 (de) * 2013-11-07 2019-10-15 At & S Austria Tech & Systemtechnik Ag Leiterplattenstruktur
RU2579434C2 (ru) * 2014-03-19 2016-04-10 Михаил Юрьевич Гончаров Планарный индуктивный элемент и способ отвода тепла от его обмоток
DE102014008148B4 (de) * 2014-05-23 2020-06-04 Continental Automotive Gmbh Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
EP2988328B1 (en) * 2014-08-19 2021-05-12 ABB Schweiz AG Power semiconductor module and method of manufacturing the same
DE102015200989A1 (de) * 2015-01-22 2016-07-28 Robert Bosch Gmbh Verbindungsanordnung zwischen einem Trägerelement und einem elektronischen Schaltungsbauteil und Schaltungsträger
RU2602835C9 (ru) * 2015-05-13 2017-02-02 Акционерное общество "Концерн радиостроения "Вега" Способ экранирования в электронном модуле
JP6501638B2 (ja) * 2015-06-11 2019-04-17 オムロンオートモーティブエレクトロニクス株式会社 電子装置
US20170325327A1 (en) * 2016-04-07 2017-11-09 Massachusetts Institute Of Technology Printed circuit board for high power components
EP3475979B1 (en) 2016-06-28 2020-05-27 ABB Schweiz AG Cooled electronics package with stacked power electronics components
DE102017208147B4 (de) 2017-05-15 2021-12-30 Schweizer Electronic Ag Elektronisches Bauteil und Leiterplatte mit diesem elektronischen Bauteil
RU2677633C1 (ru) * 2017-12-12 2019-01-18 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Конструкция многослойных печатных плат со встроенным теплоотводом
CN111200899B (zh) * 2018-11-20 2023-09-15 奥特斯科技(重庆)有限公司 部件承载件及制造该部件承载件的方法
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
WO2020239221A1 (en) * 2019-05-29 2020-12-03 Huawei Technologies Co., Ltd. Integrated component and porwer switching device
EP3809805A1 (en) * 2019-10-14 2021-04-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11632860B2 (en) 2019-10-25 2023-04-18 Infineon Technologies Ag Power electronic assembly and method of producing thereof
DE102020132808B4 (de) 2020-12-09 2023-03-09 Schweizer Electronic Aktiengesellschaft Leiterplattenmodul, Leiterplatte, Kühlkörper und Wärmeleitelement
WO2022190316A1 (ja) 2021-03-11 2022-09-15 株式会社メイコー 記憶装置及び記憶装置モジュール
DE102022135026B3 (de) 2022-12-30 2024-01-25 Schweizer Electronic Ag Leistungselektronisches Modul, leistungselektronischer Modulblock, Leiterplatte mit leistungselektronischem Modul bzw. Leiterplattenbauelement und Verfahren zur Herstellung eines leistungselektronischen Moduls

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200900A (en) * 1978-06-30 1980-04-29 Robertshaw Controls Company Circuit board arrangement
JPS57128994A (en) * 1981-02-02 1982-08-10 Nippon Electric Co Lsi mounting structure
CH687490A5 (de) * 1992-03-25 1996-12-13 Dyconex Ag Leiterplattenverstaerkung.
US5278724A (en) * 1992-07-06 1994-01-11 International Business Machines Corporation Electronic package and method of making same
JP3764214B2 (ja) * 1996-08-12 2006-04-05 株式会社東芝 プリント回路基板およびこれを備えた電子機器
RU2176134C2 (ru) * 1998-07-02 2001-11-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль и способ его изготовления
US6368894B1 (en) * 1999-09-08 2002-04-09 Ming-Tung Shen Multi-chip semiconductor module and manufacturing process thereof
JP2001085804A (ja) * 1999-09-17 2001-03-30 Sony Corp プリント配線板およびその製造方法
JP2002216934A (ja) * 2001-01-22 2002-08-02 Sumitomo Electric Ind Ltd ヒータモジュール及び光導波路モジュール
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP2004079736A (ja) * 2002-08-15 2004-03-11 Sony Corp チップ内蔵基板装置及びその製造方法
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
NL1031206C2 (nl) * 2006-02-22 2007-08-24 Thales Nederland Bv Vlakke warmtebuis voor koeldoeleinden.
US7759777B2 (en) 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
US8507320B2 (en) * 2008-03-18 2013-08-13 Infineon Technologies Ag Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof
WO2010050627A1 (ja) * 2008-10-31 2010-05-06 太陽誘電株式会社 プリント配線板およびその製造方法

Also Published As

Publication number Publication date
JP5767338B2 (ja) 2015-08-19
US8811019B2 (en) 2014-08-19
JP2014503997A (ja) 2014-02-13
CN103339726A (zh) 2013-10-02
WO2012072212A2 (de) 2012-06-07
BR112013015289A2 (pt) 2018-05-15
WO2012072212A3 (de) 2012-09-07
DE102010060855A1 (de) 2012-05-31
EP2524394A2 (de) 2012-11-21
RU2013128431A (ru) 2015-01-10
EP2524394B1 (de) 2013-07-31
RU2556274C2 (ru) 2015-07-10
US20130329370A1 (en) 2013-12-12
CN103339726B (zh) 2014-12-31
DE202011110023U1 (de) 2012-11-12

Similar Documents

Publication Publication Date Title
BR112013015289B1 (pt) Dispositivo eletrônico, método para a produção do último e placa de circuito integrado compreendendo o dispositivo eletrônico
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
KR102332362B1 (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
TWI569387B (zh) 具有隔離件之散熱增益型線路板製作方法
TWI423745B (zh) 具內嵌元件之配線板及其製造方法
US10319610B2 (en) Package carrier
US8785255B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
EP2624673B1 (en) Substrate with built-in component and method for manufacturing substrate with built-in component
JP2004319848A (ja) 半導体装置およびその製造方法
JPH0378795B2 (pt)
JP2007535157A (ja) 電子モジュール及びその製造方法
KR20030005054A (ko) 다층 회로 기판 및 그 제조 방법
KR20130014122A (ko) 전자 소자 내장 인쇄회로기판 및 그 제조방법
TWI586004B (zh) 用於發光組件之電路及其製造方法
TW201027697A (en) Mount board and semiconductor module
JP6078700B1 (ja) プリント回路基板、回路、及び回路を製造するための方法
US10433414B2 (en) Manufacturing method of printing circuit board with micro-radiators
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
KR20160072822A (ko) 전자 모듈 및 전자 모듈의 제조 방법
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
TW201536130A (zh) 內建零件的配線基板及其製造方法
TWI380419B (en) Integrated circuit package and the method for fabricating thereof
JP2010287651A (ja) 半導体装置
JP5150720B2 (ja) 電子アッセンブリーの製造方法並びに電子アッセンブリー

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 24/11/2011, OBSERVADAS AS CONDICOES LEGAIS.