CH687490A5 - Leiterplattenverstaerkung. - Google Patents
Leiterplattenverstaerkung. Download PDFInfo
- Publication number
- CH687490A5 CH687490A5 CH93892A CH93892A CH687490A5 CH 687490 A5 CH687490 A5 CH 687490A5 CH 93892 A CH93892 A CH 93892A CH 93892 A CH93892 A CH 93892A CH 687490 A5 CH687490 A5 CH 687490A5
- Authority
- CH
- Switzerland
- Prior art keywords
- core
- fiber
- layers
- circuit board
- thickness
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0323—Carbon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/143—Treating holes before another process, e.g. coating holes before coating the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Description
1
CH 687 490 A5
2
Beschreibung
Die Erfindung betriffl ein Verfahren zur Herstellung von mehrlagigen Leiterplatten und mit diesem Verfahren hergestellte mehrlagige Leiterplatten.
Mehrlagige Leiterplatten weisen mitunter eine Kernschicht auf, wie das bspw. in der EP-0 393 312 (insbesondere in Fig. 3) dargestellt ist. Solche Kernschichten dienen mehrfachem Zweck: der Versteifung der Leiterplatte, dem Dickenausgleich für eine Leiterplatte mit Normdicke und, falls die Kernschicht eine gewisse Dicke aufweist, zur Unterbringung von Bauelementen, wie bspw. Anpassungskondensatoren und so weiter. Da die Kernschicht an sich schon multiple Funktionen aufweist und deswegen in sich selber zu Sachzwängen führt, kommt es auch vor, dass der lineare Ausdehnungskoeffizient der Kemschicht mit dem der darüberlie-genden Schichten nicht übereinstimmt, was zu Ablösungen führen kann. Die Problematik der Ausdehnung zwischen den Komponenten und Leiterplatten, bzw. zwischen den Schichten der Leiterplatte, bzw. zwischen Kern und Schichten der Leiterplatte, ist in der oben genannten EP 0 393 312 eingehend beschrieben. Davon ist hervorzuheben:
Bei den Kompositionsverfahren werden Folienbleche bzw. aus Kupfer-Invar-Kupfer (CIC), die ihrerseits durch Aufeinanderwalzen von zwei Kupferfolien auf einen lnvar(Ni-Fe)-Träger hergestellt werden, in der Art eines Sandwiches in den Mehrlagenaufbau mit einbezogen. CIC-Folienbleche weisen je nach Invar-Anteil einen Temperaturkoeffizienten zwischen 4-10 ppm/°C auf. Will man einen Multilay-er mit Hilfe einer solchen Folie bspw. auf einen Temperaturkoeffizienten von 6,5 ppm/°C stabilisieren, was etwa dem eines Keramikmaterials entspricht, so müssen 40-60% der Leiterplattendicke aus solchen Folienblechen bestehen, da sonst das Harzmaterial mit seinem Temperaturkoeffizienten von 16 ppm/°C überwiegt.
Bei durchgehenden Verbindungslöchern ergibt sich aber das Problem, dass beim Freiätzen, das heisst, an Stellen, an denen die Durchplattierhülse nicht an das Folienblech angeschlossen ist, den dadurch gebildete Hohlraum wieder blasenfrei mit Harz zu füllen. Dies ist bei Einlagefolien mit einer Dicke von mehr als 150 um bereits schon schwierig und nur unter Anwendung von Vakuum während des Verpressens der einzelnen Lagen zu einem Multilayer überhaupt erreichbar. Ferner ist von gravierendem Nachteil, dass ein solcher Hohlraum, durch das Verpressen mit reinem, nicht mit Fasern verstärktem Harz aufgefüllt wird. Dieses faserfreie Harz hat aber einen noch höheren Wärmeausdehnungskoeffizienten, was zu weiteren mechanischen Belastungen durch Wärmedehnung führt.
Es wäre also wünschenswert, ein Verfahren zu kennen, mit welchem Kernschichten hergestellt werden können, die zur Verminderung des linearen Ausdehnungskoeffizienten des gesamten Multilayers führen.
Wird ein Kern mit niedrigem a zur Stabilisierung der Wärmeausdehnung des Gesamtaufbaus eingesetzt, so muss dieser, wie oben schon gesagt, in den meisten Fällen verhältnismässig dick ausgeführt werden, da sonst die beidseitig auflaminierten Multilayer gegenüber dem Kern kräftemässig die Oberhand behalten würden und die Wärmedehnung nicht hinreichend niedrig gehalten werden kann. Ein dicker Kern bietet (nebst seinen speziellen Vorteilen) jedoch folgende Schwierigkeiten:
Müssen von einem Multilayer zum anderen durchkontaktierte Lochverbindungen hergestellt werden, so muss der aus Metall oder Kohlefaser-Kom-posit bestehende Kern mit einem grösseren Lochdurchmesser an den entsprechenden Stellen vorgebohrt werden (Freimachen). Die vorgebohrten Löcher müssen anschliessend mit einem elektrisch isolierenden Harz wiederum gefüllt werden, damit beim Durchbohren bzw. Durchplattieren des gesamten, zusammenlaminierten Aufbaus des Multilayers, die Löcher nicht elektrisch mit dem Kern verbunden und dadurch alle kurzgeschlossen werden.
Ist der Kern relativ dick, so kann man das Füllen der vorgebohrten Kernlöcher nicht gleichzeitig mit dem Verpressen der beiden Multilayer mit dem Kern bewerkstelligen, da das Klebermaterial zwischen Kern und Multilayem die Löcher nicht blasenfrei füllen kann. Daher muss man üblicherweise die Löcher vor dem Verpressen mit Harz füllen, was durch Einfüllen eines pulverförmigen Harzes in die Löcher mit anschliessendem Aufschmelzen geschehen kann. Es ist klar, dass dieses Verfahren recht aufwendig ist und es besteht auch die Gefahr, dass das Harzpulver die übrige Oberfläche verschmutzt. Des weiteren besteht bei dieser Methode das Problem, dass der mit Harz gefüllte Bereich der Kernlöcher durch den hohen Temperaturkoeffizienten des Harzes bei thermischer Belastung eine hohe thermische Ausdehnung in Z-Richtung (Richtung der Dicke) zeigt. Die durchplattierte Kupferhülse des Durchgangsloches wird demnach bei thermischen Zyklen starken Zug- bzw. Druckbelastung ausgesetzt, was mit der Zeit zu Rissbildungen führt. Ausserdem weist der Bereich, wo reiner Harz als Ausgussmaterial vorhanden ist, keine Verankerungsmöglichkeit der Kupferhülse auf, sodass sich das Kupfer von der Bohrlochwand ablösen kann. Dies führt bei den unvermeidbaren thermischen Zyklen zu einer weiteren Schwächung der Hülse und einer Abnahme der Zuverlässigkeit der Gesamtschaltung.
Aus diesem Grunde wurde vielfach die Konstruktion des Multilayers so gewählt, dass alle durchgehenden Löcher in einem bestimmten klar definierten Bereich vorgesehen werden. Dieser Bereich kann dann im Kern ausgefräst werden. Anschliessend wird dann eine glasfaserverstärkte Kunststoffplatte gleicher Dicke in diese Ausnehmungen eingelegt und beim anschliessendem Laminieren mit dem Multilayem mit diesen und dem Kern verklebt. Werden dann in diesem Bereich Bohrungen eingebracht, so ist die Bohrlochwandung in diesem Bereich des Kernes nicht glatt, sondern durch die angeschnittenen Glasfasern aufgerauht und bietet damit eine Verankerungsmöglichkeit für das galvanisch abgeschiedene Kupfer.
Der Nachteil dieser Methode ist, dass die Durchgangslöcher alle in einem klar begrenzten Gebiet vorgesehen werden müssen, was zusätzliche Lei5
10
15
20
25
30
35
40
45
50
55
60
65
2
3
CH 687 490 A5
4
terführungen in den beiden Multilayem notwendig macht. Diese zusätzlichen Leiter erhöhen nicht nur die Verbindungsdichte in den Multilayem, verbunden mit einer möglichen Erhöhung der notwendigen Lagenzahl, sondern erhöhen die Leiterlänge und sind für höherfrequente Schaltungen nicht optimal oder sogar aus schaltungstechnischen Gründen verboten. Ausserdem wird im Bereich der Ausnehmung die stabilisierende Wirkung des Kernes geschwächt, was zusätzliche Kräfte und Spannungen bei einer Temperaturbelastung bewirken kann.
Das Ziel ist deshalb: ein blasenfreies Füllen der Löcher, eine gute Verankerung der Kupferhülse und die beliebige Verteilung der Löcher auf der Schaltungsfläche zu erhalten.
Dies wird erreicht, in dem in einem ersten Schritt dünne Kern-Halbfabrikate hergestellt werden; diese Halbfabrikate werden vorgebohrt; die vorgebohrten Halbfabrikate werden mittels glasfaserverstärktem Prepreg zu einem Kern zusammenlaminiert, wobei das Harz der Prepregschicht die vorgebohrten Löcher vollständig und blasenfrei füllt; anschliessend kann der Kern wie gewohnt weiterverarbeitet werden. Mit Hilfe dieser Verfahrenschritte zur Herstellung eines Kerns, können alle oben dargelegten Problempunkte gleichzeitig und miteinander gelöst werden.
Die Idee dahinter ist folgende: man verringert die Lochtiefe zum leichteren Auffüllen, das erreicht man durch dünne Halbfabrikate, aus denen schliesslich der Kern geschichtet wird. Zur Verbindung der Schichten bringt man dünne Verankerungsschichten ein, das sind Schichten mit isolierenden mechanischen Verstärkungen (die nichtisolierenden sind in den gelochten Halbfabrikaten). Nach dem Schichten bohrt man die Kerne durch, wobei ein Bohrloch mit Verankerungspunkten entsteht und dessen Wände von den stromleitenden Verstärkungen (bspw. Metall, Kohlefasern etc.) isoliert ist.
Die Kern-Halbfabrikate können entweder dünnere Metallfolien aus Kupfer-Invar-Kupfer oder Kupfer-Molybdän-Kupfer sein, sie können auch aus einem dünneren Kohlefaser-Epoxy- oder aus einem Kohle-faser-Polyimid-Kompositwerkstoff hergestellt sein. Die Verwendung dünnerer Metallfolien, anstatt eines dicken Bleches ergibt zusätzlich den Vorteil, dass diese Folien leichter chemisch oder mechanisch bearbeitet werden können, als dickere Bleche.
Insbesondere können die vorgebohrten Löcher bei dünneren Folien, die sich üblicherweise im Dik-kenbereich von 0,1 mm bis 0,3 mm bewegen, durch Formätzen erzeugt werden, was wesentlich kostengünstiger ist, als das mechanische Bohren der Löcher. Im Falle, dass die Löcher doch gebohrt werden, ist das Bohren dünnerer Bleche wesentlich einfacher, da Invar oder auch Molybdän sehr schwer spanabhebend zu bearbeiten sind.
Das oben kurz zusammengefasst angegebene Vorgehen wird mit Hilfe der nachfolgend aufgeführten Figuren im Detail diskutiert.
Fig. 1 zeigt in einer Sequenz von a bis c die Problematik beim Durchplattieren während der Herstellung eines Multilayer mit einem Kern.
Fig. 2 zeigt in einer Sequenz von a bis g ein aufwendiges Vorgehen zur Vermeidung der Probleme gemäss Fig. 1.
Fig. 3 zeigt ein Problemdetail.
Fig. 4 zeigt ein anderes Problemdetail.
Fig. 5 zeigt in einer Sequenz von a bis c ein Vorgehensbeispiel gemäss Erfindung, bei dem die vorgehend diskutierten Probleme vermieden werden.
Fig. 6 zeigt ein Detail aus dem Vorgehen gemäss Fig. 5.
Teil a von Fig. 1 zeigt Komponenten eines Multilayers vor dem Zusammenpressen. Auf einen Kern 1 mit zwei Löchern, deren Durchmesser grösser ist, als der der Durchkontaktierung, werden mittels Pre-pregschichten 2 die Multilayers auf beide Seiten des Kerns geklebt. Nach diesem Laminierungsvor-gang befinden sich in der Regel in den Löchern Gaseinschlüsse 4, also Hohlräume, wie das in Teil b dargestellt ist. Nach dem Durchbohren des Laminats sind auch die Hohlräume angebohrt (Loch rechts), welche beim Galvanisieren der Durchplat-tierung 6 ebenfalls mit Metall gefüllt werden und so einen Kontakt zur Kernschicht herstellen (Loch links).
Fig. 2 zeigt, wie mit einem relativ aufwendigen Vorgehen Gaseinschlüsse bzw. Hohlräume im Bereich der Durchbohrungen vermieden werden. Der gelochte Kern 1 wird auf einer Seite mit einer Dichtfolie 8 abgedichtet und die Löcher mit Harzpulver 7 gefüllt und anschliessend eingeschmolzen. Nach dem Erkalten bleiben Kontraktionsmulden (Teile c und d) zurück, die mit dem Harz der Prepregschicht aufgefüllt werden (Teil e). Nach dem Laminieren sind lunkerfreie Harzfüllungen vorhanden, die nach dem Bohren die Kemschicht von der Durchplattierung 6 vollständig isolieren. Der Nachteil dieser Methode ist, und das zeigt Fig. 3 in einem Detail, dass auf diese Weise ein Bereich 12 mit hoher Wärmeausdehnung und ausserdem ohne ausreichende Verankerungsstellen für die plattierte Hülse 6 entsteht. Fig. 4 zeigt ein Detail einer anderen aufwendigen Methode, bei welcher in bestimmte Zonen im Kem 1 Prepreg-Inlets 14 eingelegt werden. Man sieht gleich, dass bei diesen Vorgehen schier unannehmbare Sachzwänge entstehen.
Fig. 5 zeigt nun in drei Teilen a-c, wie man diese ganze Problematik elegant löst. Dünne Halbzeuge 20 aus einem mechanisch stabilisierenden Material von einigen Zehntel Millimeter Dicke werden gemäss dem Layout vorgebohrt, gelocht oder formgeätzt. Die Dicke ist so gewählt, dass sich das Halbzeug einerseits gut bearbeiten lässt (bspw. Lochätzen) und andererseits, dass die Löcher mit dem Prepreg-Harz sicher ausgefüllt werden. Man schichtet abwechslungsweise Prepreg 9 und Halbzeug 20 bis zur gewünschten Kerndicke und laminiert die Schichten zu einem Kern 25 zusammen. Dabei werden die Löcher 21 vollständig ausgefüllt, was mit Teil b der Figur gezeigt wird. Nach dem finalen Laminieren, das heisst, nach dem Laminieren der Multilayer 10 auf den Kern 25, werden die Durchplattierungslöcher 6 gebohrt und plattiert (Teil c). Hier sieht man nun detailliert in Fig. 6, dass der Harzanteil der Isolierhülse 21' nicht nur kleiner ist,
5
10
15
20
25
30
35
40
45
50
55
60
65
3
5
CH 687 490 A5
sondern dass die Glasfaserlagen 9, die die Isolierhülse 21' unterbrechen, der Plattierungshülse 6 zusätzlich eine Verankerung bieten. Damit sind die oben diskutierten Probleme mit einem einfachen und eleganten Verfahren gelöst.
Claims (8)
1. Verfahren zur Herstellung von mehrlagigen Leiterplatten mit einer Kernschicht zur Stabilisierung und Dickeneinstellung der gesamten Leiterplatte, dadurch gekennzeichnet, dass für die Kemschicht gemäss Layout mit Kurzschlussabstand vorgelochte, im Vergleich zum vorgesehenen Fertig-Kern dünne Halbzeuge (20) hergestellt werden, von denen eine Mehrzahl mittels faserverstärkten Bindeschichten zu einem Kern (25) gewünschter Dicke geschichtet und warmlaminiert wird, wobei sich die gelochten Zonen mit geschmolzenem Harz füllen und dass die Leiterplatte/n durch die gelochten Zonen des Kerns (25) hindurch gebohrt und durchplattiert wird/werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Halbzeug (20) eine Stabilisierfolie mit einer Dicke kleiner 0,5 mm verwendet wird und die Halbzeuge (20) mit Faser/Harz-Prepreg zu einem Kern (25) verbunden werden, auf welchen die Leiterplatte/n laminiert und durchgelocht wird/ werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass für die Stabilisierfolie eine Metallfolie verwendet wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass für die Stabilisierfolie eine Kohlenfa-sermatte verwendet wird.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass für als Faser/Harz-Prepreg ein Glas-faser-Prepreg verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Dicke der Stabilisierfolie in Funktion zum Harzanteil der faserverstärkten Bindeschicht bestimmt wird.
7. Mehrlagige Leiterplatte mit einer Kemschicht gemäss Anspruch 1, dadurch gekennzeichnet, dass die Kernschicht aus einer Mehrzahl von Stabilisierungsschichten und Bindeschichten von einer im wesentlich gleichen Dicke besteht und Durchbohrungszonen aufweist, bei denen eine Mehrzahl von getrennten Faserschichten bis an die Durchplattier-hülsen reichen.
8. Leiterplatte nach Anspruch 7, dadurch gekennzeichnet, dass die Kernschicht ein laminiertes Kom-posit von elektrisch leitenden Stabilisierungsschichten und faserverstärktem Prepreg ist, welches Zonen für Durchbohrungen und Durchplattierungen aufweist.
5
10
15
20
25
30
35
40
45
50
55
60
65
4
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH93892A CH687490A5 (de) | 1992-03-25 | 1992-03-25 | Leiterplattenverstaerkung. |
DE19934305399 DE4305399B4 (de) | 1992-03-25 | 1993-02-22 | Verfahren zur Herstellung einer Kernschicht für Mehrlagenleiterplatten sowie Mehrlagenleiterplatte |
FR9302873A FR2689360B1 (fr) | 1992-03-25 | 1993-03-12 | Procede de fabrication de cartes imprimees, et cartes imprimees obtenues par ledit procede. |
GB9305962A GB2265496B (en) | 1992-03-25 | 1993-03-23 | Improvements in or relating to printed circuit board reinforcement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH93892A CH687490A5 (de) | 1992-03-25 | 1992-03-25 | Leiterplattenverstaerkung. |
Publications (1)
Publication Number | Publication Date |
---|---|
CH687490A5 true CH687490A5 (de) | 1996-12-13 |
Family
ID=4198672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH93892A CH687490A5 (de) | 1992-03-25 | 1992-03-25 | Leiterplattenverstaerkung. |
Country Status (4)
Country | Link |
---|---|
CH (1) | CH687490A5 (de) |
DE (1) | DE4305399B4 (de) |
FR (1) | FR2689360B1 (de) |
GB (1) | GB2265496B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4439239A1 (de) * | 1994-11-03 | 1996-05-09 | Univ Dresden Tech | Schaltungsträger mit beidseitig laminierten Foliensystem |
GB2324200A (en) * | 1997-04-08 | 1998-10-14 | Option Technologies Int Limite | Strengthening and venting of multi-layer printed circuit boards |
US6237304B1 (en) | 1997-07-18 | 2001-05-29 | Henkel Corporation | Laminate structural bulkhead |
GB9814835D0 (en) * | 1998-07-08 | 1998-09-09 | Europ Org For Nuclear Research | A thermal management board |
EP1269804A1 (de) * | 2000-03-31 | 2003-01-02 | Dyconex Patente Ag | Elektrisches verbindungselement und verfahren zu dessen herstellung |
US9313903B2 (en) * | 2008-12-25 | 2016-04-12 | Mitsubishi Electric Corporation | Method of manufacturing printed wiring board |
DE102010060855A1 (de) * | 2010-11-29 | 2012-05-31 | Schweizer Electronic Ag | Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1312714A (en) * | 1970-04-09 | 1973-04-04 | Gen Electric Co Ltd | Methods of making multilayer printed circuit assemblies |
GB2080729A (en) * | 1980-06-25 | 1982-02-10 | Gen Electric | A multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion and method for making same. |
DE3027336A1 (de) * | 1980-07-18 | 1982-02-18 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur bohrungsisolierung bei metallkernleiterplatten |
JPS6433998A (en) * | 1987-07-29 | 1989-02-03 | Hitachi Chemical Co Ltd | Manufacture of wiring board with high heat conduction |
JPH0744344B2 (ja) * | 1988-08-30 | 1995-05-15 | 富士通株式会社 | 金属コア内蔵型多層プリント基板の製造方法 |
EP0373363A3 (de) * | 1988-12-15 | 1991-09-11 | International Business Machines Corporation | Füllen von Löchern in einer metallischen Folie |
EP0393312A1 (de) * | 1989-04-21 | 1990-10-24 | Dyconex AG | Mehrlagige Leiterplatte |
DE59105820D1 (de) * | 1990-04-05 | 1995-08-03 | Dyconex Ag | Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte. |
-
1992
- 1992-03-25 CH CH93892A patent/CH687490A5/de not_active IP Right Cessation
-
1993
- 1993-02-22 DE DE19934305399 patent/DE4305399B4/de not_active Expired - Lifetime
- 1993-03-12 FR FR9302873A patent/FR2689360B1/fr not_active Expired - Fee Related
- 1993-03-23 GB GB9305962A patent/GB2265496B/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2689360A1 (fr) | 1993-10-01 |
DE4305399A1 (de) | 1993-09-30 |
GB2265496A (en) | 1993-09-29 |
FR2689360B1 (fr) | 1995-10-20 |
GB9305962D0 (en) | 1993-05-12 |
DE4305399B4 (de) | 2006-08-24 |
GB2265496B (en) | 1995-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69931212T2 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
DE112006002571B4 (de) | Kupferplattierter Schichtstoff, gedruckte Leiterplatten, mehrschichtige gedruckte Leiterplatte und Verfahren zum Herstellen derselben | |
DE69933225T2 (de) | Leiterplattensubstrat mit hoher dichte und herstellungsmethode | |
DE19681758B4 (de) | Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger | |
EP0926929B1 (de) | Mehrlagen-Leiterplatte | |
DE102004016744B4 (de) | Mehrschichtige gedruckte Schaltungskarte und Verfahren zur Herstellung derselben | |
DE4003344C1 (de) | ||
DE4006063C2 (de) | Verfahren zur Herstellung einer Leiterplatte | |
DE4100233A1 (de) | Verfahren zum herstellen gedruckter schaltungen | |
DE112009003811B4 (de) | Verfahren zum Herstellen einer Leiterplatine | |
EP2818032B1 (de) | Verfahren zur herstellung einer leiterplatte und verwendung eines derartigen verfahrens | |
DE4020498C2 (de) | Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern | |
DE3500303A1 (de) | Gedruckte leiterplatte und verfahren zu ihrer herstellung | |
DE10081175B4 (de) | Verfahren zur Herstellung einer dreidimensionalen Leiterplatte | |
EP0175045A2 (de) | Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung | |
DE69433411T2 (de) | Herstellung einer mehrschichtigen kombinierten starr-flexiblen leiterplatte | |
AT10030U1 (de) | Verfahren zum herstellen einer starr-flexiblen leiterplatte sowie starr-flexible leiterplatte | |
DE102004047045A1 (de) | Verfahren zur Herstellung einer gedruckten Leiterplatte in paralleler Weise | |
EP0610360B1 (de) | Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung | |
EP0195935A2 (de) | Verfahren zur Herstellung einer starre und flexible Partien aufweisenden Leiterplatte für gedruckte elektrische Schaltungen | |
DE4305399B4 (de) | Verfahren zur Herstellung einer Kernschicht für Mehrlagenleiterplatten sowie Mehrlagenleiterplatte | |
DE4208610C1 (en) | Rigid-flexible PCB with flexible circuit foil mfg. - having flexible PCB in flexible region with fracture lines in rigid outer layers along rigid-flexible transition allowing rigid part to be removed along fracture lines after processing | |
EP0393312A1 (de) | Mehrlagige Leiterplatte | |
DE60035066T2 (de) | Leiterplatte, mehrschichtige leiterplatte und verfahren zu ihrer herstellung | |
EP0254082B1 (de) | Mehrlagige, starre und flexible Bereiche aufweisende Leiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PL | Patent ceased |