DE4006063C2 - Verfahren zur Herstellung einer Leiterplatte - Google Patents
Verfahren zur Herstellung einer LeiterplatteInfo
- Publication number
- DE4006063C2 DE4006063C2 DE4006063A DE4006063A DE4006063C2 DE 4006063 C2 DE4006063 C2 DE 4006063C2 DE 4006063 A DE4006063 A DE 4006063A DE 4006063 A DE4006063 A DE 4006063A DE 4006063 C2 DE4006063 C2 DE 4006063C2
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- metal layer
- mask
- circuit board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title description 14
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 239000002184 metal Substances 0.000 claims description 76
- 238000000926 separation method Methods 0.000 claims description 21
- 239000002313 adhesive film Substances 0.000 claims description 19
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000011888 foil Substances 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 claims 1
- 238000012545 processing Methods 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229920006269 PPS film Polymers 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/361—Removing material for deburring or mechanical trimming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09754—Connector integrally incorporated in the printed circuit board [PCB] or in housing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10924—Leads formed from a punched metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
- Y10T428/24322—Composite web or sheet
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Laser Beam Processing (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer
Leiterplatte nach dem Oberbegriff des Anspruchs 1.
Aus der DE 31 19 884 C1 ist ein derartiges Verfahren zur
Herstellung einer Leiterplatte bekannt. Die Leiterplatte wird
durch Laminieren einer Isolierschicht unter Zuhilfenahme einer
Klebefolie mit einer Metallschicht hergestellt. Dabei werden in
vorbestimmten Bereichen der Metallschicht vor dem Laminieren
entsprechende Trennmasken zwischen der Isolierschicht und den
Bereichen der Metallschicht, die den später freiliegenden
Bereichen entsprechen sollen, angeordnet. Anschließend wird ein
Teil der Isolierschicht im Bereich der Trennmaske herausgearbeitet.
Zuletzt wird der auf der Trennmaske verbleibende
Bereich der Isolierschicht gemeinsam mit der Trennmaske
abgelöst. Als nachteilig hat sich bei diesem Verfahren dessen
Ausgestaltung insgesamt herausgestellt. Demnach wird die
Trennmaske bei diesem Verfahren zwischen der Klebefolie und dem
Bereich der Isolierschicht, die später gemeinsam entfernt
werden sollen, angeordnet. Dies hat zum einen die Folge, daß
die Trennmaske aus einem ganz speziellen, nicht haftenden
Material gebildet sein muß, um ein Anhaften der Trennmaske an
der Klebefolie sicher zu vermeiden und somit ein reibungsloses
Abheben der Trennmaske zusammen mit dem darüberliegenden
Bereich der Isolierschicht zu ermöglichen. Insoweit ist bei
diesem Verfahren auch ein mit Polytetrafluoräthylen beschichtetes
Blech als Trennmaske vorgesehen. Dies aber hat zum
anderen die Folge, daß der unter der Trennmaske liegende
Bereich der Klebefolie, der der später freiliegende Bereich der
Metallschicht werden soll, eben in diesem Bereich verbleibt. Um
einen freiliegenden Bereich der Metallschicht zu erhalten, ist
die Klebefolie daher bei diesem Verfahren in einem gesonderten
Arbeitsschritt zu entfernen. Eine solche Entfernung der
Klebefolie aber ist verhältnismäßig schwierig, daß die eingeschnittenen
Nuten, deren Außenränder mit der Außenkontur der
Trennmaske fluchten, an der Oberfläche der Trennmaske bzw. in
der Trennmaske selbst enden. Die Klebefolie ist insoweit vor
deren Entfernung noch zusätzlich gesondert mit Trennschnitten
zu versehen. Dieses Verfahren gestaltet sich daher alles in
allem als verhältnismäßig aufwendig.
Weiterhin ist in der DE 31 40 061 C1 ein Verfahren zur
Herstellung von Leiterplatten beschrieben, bei dem die
Isolierschicht vor dem Verpressen von starren und flexiblen
Lagen entlang bestimmter Grenzlinien mittels eines CO₂-Lasers
bis auf eine mit der Isolierschicht festverbundene
Metallkaschierung durchtrennt wird. Zur Vermeidung einer
Beeinträchtigung der Metallkaschierung durch den Laserstrahl
ist in diesem Zusammenhang eine entsprechende Fokussierung des
Laserstrahls und entsprechende Auswahl der
Schrittgeschwindigkeit sowie Kühlung der Metallkaschierung
während der Laserbearbeitung der Isolierschicht vorgeschlagen.
Schließlich ist in der JP-OS 61-95 792 noch ein Verfahren zur
Herstellung einer Leiterplatte beschrieben, das sich zur
Bildung einer Ausnehmung in einer Isolier- bzw. Substratschicht
der Leiterplatte eines Laserstrahles bedient. Obschon sich
dieses Verfahren zur Bildung kleiner Ausnehmungen ausgesprochen
gut eignet, lassen sich große Bereiche der Substratschicht zur
Freilegung der darunterliegenden Metallschicht allenfalls unter
Inkaufnahme einer langen Zeitdauer erreichen. Dieses Verfahren
ist insoweit ausgesprochen teuer und somit zur Herstellung einer
Leiterplatte, die in der heutigen Zeit einen Massenartikel darstellt,
nicht wirtschaftlich.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren
der eingangs genannten Art bereitzustellen, mittels welchem
sich die Herstellung einer Leiterplatte unter Einsatz üblicher
Materialien für die Trennmaske wesentlich vereinfacht.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden
Merkmale des Anspruchs 1 gelöst.
Durch die erfindungsgemäße Ausgestaltung läßt sich ein
ausgesprochen einfaches Verfahren zur Herstellung einer
Leiterplatte erhalten, und zwar unter Einsatz üblicher
Materialien für die Trennmaske. So ist es durch die Anordnung
der Trennmaske zwischen einerseits der Klebefolie und
andererseits dem Bereich der Metallschicht, der der später
freiliegende Bereich werden soll, möglich, daß die Trennmaske
aus üblichen, nicht besonders gearteten Materialien bestehen
kann. Die Trennmaske nämlich läßt sich ohne Schwierigkeit
jederzeit von der darunterliegenden Metallschicht abheben bzw.
entfernen. Zusätzlich ist hierdurch sichergestellt, daß mit
gemeinsamer Ablösung der Trennmaske und dem auf der Trennmaske
verbleibenden Bereich der Isolierschicht gleichzeitig auch die
Klebefolie in diesem Bereich entfernt wird. Ein gesonderter
Arbeitsschritt, um einen freiliegenden Bereich der
Metallschicht zu erhalten, ist insoweit bei dem Verfahren gemäß
der Erfindung nicht notwendig. Des weiteren ergeben sich durch
das Herausschneiden eines sich der Außenkontur der Trennmaske
unmittelbar anschließenden Teiles der Isolierschicht mit einem
CO₂-Laser weitere Vorteile des erfindungsgemäßen Verfahrens.
Einerseits wird durch die Verwendung eines CO₂-Lasers, der
einen Laserstrahl mit einer Wellenlänge erzeugt, die im
allgemeinen für Metalle hochreflektiv ist, eine Beschädigung
der Metallschicht, welche mit der Isolierschicht laminiert ist,
wirksam vermieden. Andererseits wird die Klebefolie aufgrund
der Führung des CO₂-Lasers entlang eines sich der Außenkontur
der Trennmaske unmittelbar anschließenden Teiles der
Isolierschicht sicher und äußerst genau getrennt. Aufgrund
dessen ist eine ungewollte Verbindung zwischen dem auf der
Trennmaske verbleibenden Bereich der Isolierschicht und den
übrigen auf der Metallschicht verbleibenden Bereichen der
Isolierschicht auch durch zum Beispiel Ungenauigkeiten, die
durch das Laminieren resultieren, ausgeschlossen.
Vorteilhafte Ausgestaltungen des Verfahrens zur Herstellung
einer Leiterplatte sind in den Ansprüchen 2 bis 4 beschrieben.
Weitere Merkmale, Vorteile und Einzelheiten des erfindungsgemäßen
Verfahrens ergeben sich aus der nachfolgenden
Beschreibung einiger bevorzugter Ausführungsformen der Erfindung
sowie anhand der Zeichnung. Hierbei zeigt
Fig. 1a
bis 1c teilweise vergrößerte Schnittansichten, die
jeweils einen Zwischenschritt bei der Her
stellung einer Leiterplatte zur Aufnahme elek
tronischer Bausteine gemäß einem Herstellungs
verfahren nach der Erfindung zeigen;
Fig. 2 eine teilweise vergrößerte Draufsicht auf ein
Beispiel der Leiterplatte zur Aufnahme elek
tronischer Bausteine, die nach dem Herstel
lungsverfahren der Erfindung hergestellt ist;
Fig. 3 einen Schnitt II-II nach Fig. 2;
Fig. 4a
bis 4c teilweise vergrößerte Schnittansichten, die
jeweils einen Zwischenschritt bei der Herstel
lung der Leiterplatte nach den Fig. 2 und 3
zeigen;
Fig. 5 eine Perspektivansicht eines anderen Beispiels
der Leiterplatte für die Aufnahme elektroni
scher Bausteine, die nach der Erfindung her
gestellt ist; und
Fig. 6a
bis 6c teilweise vergrößerte Schnittansichten, die
jeweils einen Zwischenschritt bei der Herstel
lung der Leiterplatte nach Fig. 5 zeigen.
Da moderne hochintegrierte elektronische Bausteine nicht
so, wie sie sind, zum Aufbau verschiedener elektronischer
Geräte verwendet werden können, müssen sie auf Leiterplat
ten montiert werden. Dazu wurden bereits verschiedene Arten
von Leiterplatten zur Aufnahme elektronischer Bausteine
entwickelt und vorgeschlagen.
Eine Leiterplatte zur Aufnahme elektronischer Bausteine,
wobei ein elektronischer Baustein mit Anschlüssen wie etwa
Anschlußleitern verbunden ist, um ihn extern anzuschließen,
ist als Leiterplatte in solcher Weise aufgebaut, daß eine
Isolierschicht, die aus einem Harz od. dgl. besteht und
sehr gute Isoliereigenschaften hat, mit einer Metallschicht
vereinigt wird, die als Leiterschicht, Zuleitung, Wärme
übertragungsschicht od. dgl. dient, und daß auf der Vorder
seite oder im Inneren der Isolierschicht Leiterbahnab
schnitte od. dgl. ausgebildet werden.
Bei einer solchen Leiterplatte 10 zur Aufnahme elektronischer
Bausteine ist es allgemein üblich (Fig. 5), eine Metall
schicht 11 an einer Isolierschicht 12 freizulegen, um
z. B. eine Ausnehmung 13 zum Befestigen eines elektroni
schen Bausteins 20 daran sowie einen Wärmeabstrahlungsbereich
18 zur Ableitung der von dem elektronischen Baustein 20
erzeugten Wärme zu bilden, jeweils mit einem freigelegten
Bereich 11A der Metallschicht 11.
Der Grund für die Bildung der Ausnehmung 13 zur Aufnahme
des elektronischen Bausteins und des Wärmeabstrahlungsbereichs
18 mit von der Isolierschicht 12 befreiten Metallschicht
11 ist, daß die bei Aktivierung des elektronischen Bau
steins 20 erzeugte Wärme direkt auf die hoch wärmeleitfä
hige Metallschicht 11 übertragen und von dem Wärmeabstrah
lungsteil 18 weiter zur Atmosphäre abgeleitet werden kann,
wodurch die Wärmeableitung des elektronischen Bausteins 20
verbessert wird, oder daß die Leiterplatte 10 zur Aufnahme
elektronischer Bausteine mit der von der Isolierschicht 12
befreiten Metallschicht 11 und dem daran befestigten elek
tronischen Baustein 20 insgesamt dünner gemacht werden
kann.
Bei dem Verfahren nach der Erfindung entsprechend Fig. 1(a)
wird zuerst eine Trennmaske 16 zwischen der Isolierschicht 12
und dem Bereich einer Metallschicht 11, der ein freiliegender
Bereich 11A werden soll, angeordnet, um die Isolierschicht
und diesen Bereich der Metallschicht an einer Vereinigung zu
hindern, während jedoch die Isolierschicht 12 und der Rest
der Metallschicht 11 vereinigt werden können.
Dabei kann jede Art von Trennmaske 16 eingesetzt werden, voraus
gesetzt sie verformt sich nicht unter Einwirkung von Wärme
oder Druckstößen etc., die während der Schrittfolge zur
Herstellung der Leiterplatte 10 auftreten, z. B. dem Schritt
der Vereinigung bzw. des Laminierens der Isolierschicht mit der Metallschicht 11;
außerdem muß die Trennmaske 16 schließlich mit irgend
welchen Mitteln von der Metallschicht 11 ablösbar sein.
Beispiele dafür sind Harzfilme oder -folien mit vergleichsweise hoher
Wärmestabilität sowie Metallfolien.
Ferner werden die Metallschicht 11 und die Isolierschicht
12 in solcher Weise vereinigt, daß, während ein härtbares
Harz vor dem vollständigen Aushärten in innigem Kontakt mit
der Metallschicht 11 gehalten wird, es für eine geeignete
Zeitdauer auf eine geeignete Temperatur erwärmt wird, so
daß die Metallschicht 11 und die Isolierschicht 12 mit
einander verbunden werden. Als Vereinigungs- oder Verbin
dungsverfahren wird beispielsweise ein Verfahren angewandt,
bei dem eine Prepregschicht 12b (vgl. Fig. 6) auf die Metallschicht 11
geschichtet und durch Thermokompressionsbonden in einer
Presse od. dgl. damit verbunden wird, so daß die Prepreg
schicht 12b zu der Isolierschicht 12 geformt wird; ferner
kann ein Verfahren angewandt werden, bei dem eine Klebefolie
12a (vgl. Fig. 6) in halbgehärtetem Zustand zwischen der Metallschicht 11
und der Isolierschicht 12 angeordnet und mittels Thermo
kompressionsbonden in einer Presse od. dgl. damit verbunden
wird, wodurch die Isolierschicht 12 mit der Metallschicht
vereinigt bzw. laminiert wird; oder es kann ein Spritzgießverfahren ange
wandt werden, bei dem warmhärtbares Harz in eine Metall
form, in der die Metallschicht 11 gehalten ist, gespritzt
und durch Warmhärten zu den Isolierschichten 12 geformt
wird.
Wie Fig. 1(b) zeigt, wird anschließend ein Laserstrahl LB
von außerhalb der oben beschriebenen Isolierschicht 12 auf
denjenigen Teil derselben projiziert, der sich der Außenkontur der Trennmaske
16 auf der Metallschicht 11 unmittelbar anschließt.
Der hier angewandte Laserstrahl LB muß die Isolierschicht
12 ohne Beschädigung der Metallschicht 11 schneiden. Er sollte
daher vorteilhaft eine Wellenlänge haben, die für Metalle
hochreflektiv ist. Bei Verwendung eines CO2-Lasers mit
einer Laserwellenlänge von 10,6 µm kann die Isolierschicht
12 ohne jede Beschädigung der Metallschicht 11 durchtrennt
werden.
Auf diese Weise wird derjenige Teil der Isolierschicht 12
auf der Metallschicht 11, der die Trennmaske 16 unmittelbar umgibt, von dem
Laserstrahl LB durchtrennt, wobei ein Einschnitt um die Trennmaske
16 herum entsteht (Fig. 1(b)), der den über der Trennmaske 16
liegenden Bereich der Isolierschicht 12 zuverlässig von der
übrigen Isolierschicht 12 trennt.
Nach Bildung eines solchen die Trennmaske 16 umgebenden Ein
schnitts ist der über der Trennmaske 16 liegende Bereich der Isolier
schicht 12 vollständig von der übrigen Isolierschicht
12 getrennt. Da ferner die Trennmaske 16 und die Metallschicht
11 nicht haftend miteinander verbunden sind, kann die Trennmaske
16 leicht abgelöst werden.
Nach den obigen Schritten wird der über der Trennmaske 16 lie
gende Bereich der Isolierschicht 12 von der Metallschicht 11
gemeinsam mit der Trennmaske 16 abgelöst, so daß der freiliegende Bereich 11A der
Metallschicht 11 fertiggestellt ist, wie Fig. 1(c) zeigt.
Wenn der freiliegende Bereich 11A der Metallschicht 11 der Leiterplatte 10
zur Aufnahme elektronischer Bausteine 20 mit diesem Verfahren
hergestellt ist, werden die folgenden Funktionen erhalten.
An dem Bereich, der zum freiliegenden Bereich 11A der Metallschicht 11 wird, ist
die Vereinigung zwischen Isolierschicht 12 und Metall
schicht 11 durch die Trennmaske 16 unterbunden. Auch wenn z. B.
eine Klebefolie 12a zum Verbinden der Isolierschicht 12 und
der Metallschicht 11 eingesetzt wird, die während des Ther
mokompressionsbondens ein hohes Fließvermögen hat, ist es
aufgrund des Vorhandenseins der Trennmaske 16 möglich, ein
Herausfließen der Klebefolie 12a auf die Oberfläche des
freiliegenden Bereichs 11A der Metallschicht 11 zu verhindern. Daher kann
eine Klebefolie 12a eingesetzt werden, die sehr gute Bestän
digkeit gegen Wärme, Feuchtigkeit und Chemikalien aufweist.
Insbesondere bei Anwendung eines CO2-Lasers mit einer
Laserwellenlänge von 10,6 µm kann ferner ein Laserstrahl LB
mit hohem Reflexionsvermögen für Metalle erhalten werden,
der außerdem Harz, Glasgewebe etc. gut durchtrennt. Wenn
also der Laserstrahl LB von der Seite der Isolierschicht 12
zu der Seite der Metallschicht 11 projiziert wird, wird nur
die Isolierschicht 12 selektiv durchtrennt, ohne daß die
Metallschicht 11 beschädigt wird. Auch in einem Fall, in
dem die Dicke der Isolierschicht 12 etwas schwankt, hört
daher der Trennvorgang mit dem Laserstrahl LB zuverlässig an
der Oberfläche der Metallschicht 11 auf, und dadurch kann
die Schnittiefe leicht und präzise eingestellt werden.
Ferner kann die Bearbeitung mit dem Laserstrahl LB für den
jenigen Teil der Isolierschicht 12 auf der Metallschicht
11, der die Trennmaske 16 umgibt, durchgeführt werden, und der
über der Trennmaske 16 liegende Bereich der Isolierschicht 12
braucht überhaupt nicht behandelt zu werden. Daher wird der
Bearbeitungsvorgang in sehr kurzer Zeit ausgeführt.
Da ferner die Bearbeitung mit dem Laserstrahl LB eine kontakt
lose Bearbeitung ist, entfällt jede Werkzeugbeschädigung
während des Bearbeitungsvorgangs, so daß eine gleichmäßige
Bearbeitung durchführbar ist.
Das Herstellungsverfahren nach der Erfindung wird nachste
hend im einzelnen unter Bezugnahme auf die in der Zeichnung
gezeigten Ausführungsbeispiele erläutert.
Dieses Ausführungsbeispiel 1 ist in den Fig. 2, 3 und
4(a)-(c) gezeigt.
Die Fig. 2 und 3 zeigen eine Leiterplatte 10 zur Aufnahme
elektronischer Bausteine 20, wobei eine Mehrzahl von äußeren
Zuleitungen 17a einheitlich mit inneren Anschlußteilen 11C
an der Innenseite der äußeren Zuleitungen 17a ausgebildet ist
und die inneren Anschlußteile 11C auf beiden Seiten ein
heitlich mit einer Isolierschicht 12 versehen sind, wobei
die einzelnen äußeren Zuleitungen 17a von der Isolier
schicht 12 vorstehen und die äußeren Zuleitungen 17a und
auf wenigstens einer Seite der Isolierschicht gebildete Leiter
bahnabschnitte 14 elektrisch miteinander verbunden sind.
Die Leiterplatte 10 zur Aufnahme elektronischer Bausteine 20
ist von dem Typ, bei dem die elektrischen Anschlüsse zwi
schen einem elektronischen Baustein 20 und den äußeren Zu
leitungen 17a durch die auf der Isolierschicht 12 gebil
deten Leiterbahnabschnitte 14 hergestellt werden. Insbesondere wird
eine Metallschicht 11 verwendet, in der die äußeren Zulei
tungen 17a und die inneren Anschlußteile 11C einheitlich
ausgebildet sind. Daher ist bei der Leiterplatte 10 die Isolierschicht
12 einheitlich auf beiden Seiten der inneren
Anschlußteile 11C, die die Metallschicht 11 bilden, vorge
sehen, wobei die äußeren Zuleitungen 17a von der Isolier
schicht 12 nach außen abstehen. Hierbei ist die Leiterplat
te 10 dadurch gekennzeichnet, daß die Leiterbahnabschnitte
14 auf der Isolierschicht 12 und die äußeren Zuleitungen
17a über Durchkontaktierungen 15 miteinander verbunden
sind, die die inneren Anschlußteile 11C durchsetzen.
Ein Verfahren zur Herstellung der Leiterplatte 10 zur Auf
nahme elektronischer Bausteine 20 wird unter Bezugnahme auf
die Fig. 4(a)-(c) beschrieben.
(1) Ein Leiterrahmen 17 (der der Metallschicht 11 ent
spricht) wird durch Ätzen eines Leiterrahmenmaterials ge
bildet. Trennmasken 16 werden so angeordnet, daß sie beide
Oberflächen des Leiterrahmens 17, der eine
äußere Zuleitung 17a werden soll, überdecken. Ferner werden
eine Prepregschicht und eine Kupferfolie auf die Außenseite
jeder Trennmaske 16 in der genannten Reihenfolge geschichtet,
und die Schichtbestandteile werden in einer Presse thermo
kompressionsgebondet, so daß sie zu einem einheitlichen
Laminat gemacht werden. Somit ist eine Leiterplatte 10 einer
Form gebildet, bei der gemäß Fig. 4(a) der Leiterrahmen 17
in der Isolierschicht 12 derart vergraben ist, daß die Teile, die
die äußeren Zuleitungen 17a werden sollen, von den Trennmasken
16 daran gehindert sind, mit der Isolierschicht 12 zu
einer Einheit laminiert zu werden.
Bei einem Beispiel des Ausführungsbeispiels 1 war das ver
wendete Leiterrahmenmaterial ein Kupferlegierungsblech von
0,25 mm Dicke, und das verwendete Prepreg war ein sogenann
tes "Glas-Triazin-Prepreg", wobei Glasgewebe mit einem
Bismaleinimid-Triazinharz getränkt wurde, das dann in einen
halbgehärteten Zustand gebracht wurde.
Die verwendete Trennmaske 16 war ein Polyphenylensulfidfilm,
d. h. ein sogenannter PPS-Film bzw. -Folie einer Dicke von 50 µm.
(2) Anschließend wurden die Durchkontaktierungen 15 zur
elektrischen Verbindung der äußeren Zuleitungen 17a mit den
Leiterbahnabschnitten 14, die auf der Oberfläche der
Isolierschicht 12 zu bilden sind, mit einem Werkzeug herge
stellt, und die Innenwandungen der Durchkontaktierungen 15
werden verkupfert.
Dann werden auf der Oberfläche der Isolierschicht 12 die
Leiterbahnabschnitte 14 durch Ätzen der Kupferfolien ge
bildet, so daß eine Leiterplatte 10 entsprechend Fig. 4(b)
erhalten wird.
(3) Anschließend werden diejenigen Teile der Isolier
schicht 12 auf der Metallschicht 11, die die Trennmasken 16 um
geben, unter Anwendung eines CO2-Lasers herausgeschnitten, wobei
um die jeweiligen Trennmasken 16 Einschnitte gebildet werden,
die die Bereiche der Isolierschicht 12 über den Trennmasken 16
zuverlässig den übrigen Bereichen der Isolierschicht 12 tren
nen. Da die jeweiligen Trennmasken 16 und die entsprechenden
äußeren Zuleitungen 17a nicht gebondet sind, gelangen die
Trennmaske 16 und die über den äußeren Zuleitungen 17a liegenden
Bereiche der Isolierschicht 12 in einen Zustand, in dem sie
von den übrigen Bereichen vollständig getrennt sind.
Wenn eine gleichartige Laserbearbeitung auch an der Unter
seite der Isolierschicht 12 durchgeführt wird, wird eine
Leiterplatte 10 entsprechend Fig. 4(c) erhalten.
(4) Schließlich werden die Trennmasken 16 und die über und unter
den äußeren Zuleitungen 17a liegenden Bereiche der Isolier
schicht 12 abgelöst. Damit ist die Leiterplatte 10 zur
Aufnahme elektronischer Bausteine 20 entsprechend Fig. 3 her
gestellt.
Bei der mit diesem Verfahren hergestellten Leiterplatte 10
zur Aufnahme elektronischer Bausteine 20 sind die äußeren Zu
leitungen 17a nicht durch den Laserstrahl LB beschädigt.
Somit werden die physikalischen Eigenschaften der äußeren
Zuleitungen 17a wie Biegefestigkeit und Ausreißfestigkeit
nicht verschlechtert.
Unter Bezugnahme auf die Fig. 5 und 6(a)-(c) wird ein zwei
tes Ausführungsbeispiel der Erfindung beschrieben.
Die Leiterplatte 10 nach Fig. 5 zur Aufnahme elektronischer
Bausteine 20 hat eine Aussparung 13 zur Befestigung eines
elektronischen Bausteins 20 sowie Wärmeabstrahlungsbereiche 18
zur Ableitung der von dem elektronischen Baustein 20 er
zeugten Wärme zur Atmosphäre. Unter Bezugnahme auf die Fig.
6(a)-(c) wird das Verfahren zur Herstellung dieser Leiter
platte 10 erläutert.
(1) Auf einem Abschnitt einer 1,0 mm dicken Aluminiumplatte
11B, der ein freiliegender Bereich 11A der Metallschicht 11 werden soll, wird
eine Trennmaske 16 angeordnet. Eine Klebefolie 12a und eine Isolierschicht
12 werden an den Außenseiten der resultieren
den Aluminiumplatte 11B aufeinandergeschichtet, und die
Schichtbestandteile werden in einer Presse thermokompres
sionsgebondet, so daß die Aluminiumplatte 11B und die
Isolierschichten 12 ein einheitliches Laminat ergeben. Damit
erhält man eine Leiterplatte 10 entsprechend Fig. 6(a).
Bei einem Beispiel des Ausführungsbeispiels 2 war die ver
wendete Trennmaske 16 eine 25 µm dicke Aluminiumfolie, und die
Klebefolie 12a war ein halbgehärteter Film bzw. eine halbgehärtete Folie, der bzw. die als Haupt
bestandteil ein Epoxidharz enthielt. Ferner war die ver
wendete Isolierschicht 12 ein vollständig ausgehärtetes
Glas-Epoxid-Prepreg.
(2) Anschließend wird der Bereich der Isolierschicht 12, der
über der Metallschicht 11 (Aluminiumplatte 11B) liegt und
die Trennmaske 16 umgibt, mit einem CO2-Laser abgetrennt unter
Bildung einer Leiterplatte 10 entsprechend Fig. 6(b).
(3) Schließlich werden die Trennmaske 16 und der Bereich der
Isolierschicht 12, der über dem freiliegenden Bereich 11A der Metallschicht 11
liegt, abgelöst unter Bildung der Aussparung 13 zur Auf
nahme des elektronischen Bausteins 20 oder zur Bildung des Wärmeabstrah
lungsbereichs 18, wobei die Metallschicht 11 freiliegt, wie
Fig. 6(c) zeigt.
Selbstverständlich können die Wärmeabstrahlungsbereiche 18 auf
beiden Oberflächen der Leiterplatte 10 für elektronische
Bausteine 20 gebildet werden, wodurch eine bessere
Wärmeabstrahlung erreicht wird.
Auch wenn also nur ein teilweises Herausschneiden mit dem Laser
strahl LB stattfindet, kann doch die Bildung des freiliegenden Bereichs 11A der
Metallschicht 11 in der Leiterplatte 10 für elektronische
Bausteine 20 zuverlässig und in kurzer Zeit über eine ver
gleichsweise große Fläche ohne Beschädigung der Metall
schicht 11 durchgeführt werden.
Abgesehen davon, daß der freiliegende Bereich 11A der Metallschicht 11 zur
Bildung der Leiterplatte 10 für elektronische Bausteine 20
zuverlässig und in kurzer Zeit herstellbar ist, kann auf
grund der kontaktlosen Bearbeitung mit dem Laserstrahl LB eine
Beschädigung des Werkzeugs während der Bearbeitung voll
ständig außer acht gelassen werden.
Die Trennmaske 16 ist ferner auf dem Bereich angeordnet, der der
freiliegende Bereich 11A der Metallschicht 11 wird, so daß bei einer Vereini
gung der Metallschicht 11 und der Isolierschicht 12 das
Harz nicht an der Oberfläche des Bereichs, der zum Bereich 11A
wird, haftet. Dadurch ist es nunmehr möglich, z. B. eine
Klebefolie einzusetzen, die ein relativ hohes Fließvermögen
während des Thermokompressionsbondens hat. Somit kann also
eine Klebefolie mit überlegenen Eigenschaften hinsichtlich
der Beständigkeit gegen Wärme, Chemikalien und Feuchtigkeit
eingesetzt werden, so daß eine hochzuverlässige Leiter
platte 10 für elektronische Bausteine 20 herstellbar ist.
Da ferner ein Laserstrahl LB wesentlich besser zum Herausschneiden von
Harzen als von Metallen geeignet ist, wird die Metall
schicht 11 auch dann nicht beschädigt, wenn die Isolier
schicht 12 vollständig durchtrennt ist. Daher kann die
Schnittiefe zuverlässig eingestellt werden, und die physische
Festigkeit der Metallschicht 11 wird nicht nachteilig be
einflußt.
Claims (4)
1. Verfahren zur Herstellung einer Leiterplatte (10), die
durch Laminieren einer Isolierschicht (12) unter Zuhilfenahme
einer Klebefolie (12b) mit einer Metallschicht
(11) hergestellt wird, wobei in vorbestimmten
Bereichen (11A) der Metallschicht (11) vor dem Laminieren
entsprechende Trennmasken (16) zwischen der
Isolierschicht (12) und den Bereichen der Metallschicht
(11), die den später freiliegenden Bereichen (11A)
entsprechen sollen, angeordnet werden, anschließend ein
Teil der Isolierschicht (12) im Bereich der Trennmaske
(16) herausgearbeitet und schließlich der auf der
Trennmaske (16) verbleibende Bereich der Isolierschicht
(12) gemeinsam mit der Trennmaske (16) abgelöst wird,
dadurch gekennzeichnet,
daß die Trennmaske (16) zwischen der Klebefolie (12a) und dem Bereich der Metallschicht (11), der der später freiliegende Bereich (11A) werden soll, angeordnet wird und
daß ein sich der Außenkontur der Trennmaske (16) unmittelbar anschließender Teil der Isolierschicht (12) mit einem CO₂-Laser herausgeschnitten wird.
daß die Trennmaske (16) zwischen der Klebefolie (12a) und dem Bereich der Metallschicht (11), der der später freiliegende Bereich (11A) werden soll, angeordnet wird und
daß ein sich der Außenkontur der Trennmaske (16) unmittelbar anschließender Teil der Isolierschicht (12) mit einem CO₂-Laser herausgeschnitten wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die Isolierschicht (12) aus einem Glas-Harz-Prepreg
oder einer Harzfolie besteht.
3. Verfahren nach Anspruch 1 und/oder 2,
dadurch gekennzeichnet,
daß die Metallschicht (11) ein Kupferlegierungsblech und
die Trennmaske (16) eine Harzfolie ist.
4. Verfahren nach Anspruch 1 und/oder 2,
dadurch gekennzeichnet,
daß die Metallschicht (11) eine Aluminiumplatte und die
Trennmaske (16) eine Metallfolie ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1113425A JP2676112B2 (ja) | 1989-05-01 | 1989-05-01 | 電子部品搭載用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4006063A1 DE4006063A1 (de) | 1990-11-08 |
DE4006063C2 true DE4006063C2 (de) | 1994-09-15 |
Family
ID=14611910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4006063A Expired - Lifetime DE4006063C2 (de) | 1989-05-01 | 1990-02-26 | Verfahren zur Herstellung einer Leiterplatte |
Country Status (6)
Country | Link |
---|---|
US (2) | US5022960A (de) |
JP (1) | JP2676112B2 (de) |
KR (1) | KR930004250B1 (de) |
DE (1) | DE4006063C2 (de) |
FR (1) | FR2646584B1 (de) |
GB (1) | GB2231205B (de) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5206188A (en) * | 1990-01-31 | 1993-04-27 | Ibiden Co., Ltd. | Method of manufacturing a high lead count circuit board |
US5446244A (en) * | 1990-07-19 | 1995-08-29 | Toyo Communication Equipment Co., Ltd. | Printed wiring pattern |
US5252784A (en) * | 1990-11-27 | 1993-10-12 | Ibiden Co., Ltd. | Electronic-parts mounting board and electronic-parts mounting board frame |
JPH04213867A (ja) * | 1990-11-27 | 1992-08-04 | Ibiden Co Ltd | 電子部品搭載用基板フレーム |
JP3088175B2 (ja) * | 1992-01-14 | 2000-09-18 | 日本メクトロン株式会社 | 可撓性回路配線基板の製造法 |
US5243498A (en) * | 1992-05-26 | 1993-09-07 | Motorola, Inc. | Multi-chip semiconductor module and method for making and testing |
US5603847A (en) * | 1993-04-07 | 1997-02-18 | Zycon Corporation | Annular circuit components coupled with printed circuit board through-hole |
US5580466A (en) * | 1993-04-14 | 1996-12-03 | Hitachi Construction Machinery Co., Ltd. | Metal plate processing method, lead frame processing method, lead frame, semiconductor device manufacturing method, and semiconductor device |
US5589668A (en) * | 1993-05-12 | 1996-12-31 | Hitachi Cable, Ltd. | Multi-metal layer wiring tab tape carrier and process for fabricating the same |
US5585016A (en) * | 1993-07-20 | 1996-12-17 | Integrated Device Technology, Inc. | Laser patterned C-V dot |
JPH07288385A (ja) * | 1994-04-19 | 1995-10-31 | Hitachi Chem Co Ltd | 多層配線板及びその製造法 |
US5840402A (en) * | 1994-06-24 | 1998-11-24 | Sheldahl, Inc. | Metallized laminate material having ordered distribution of conductive through holes |
US5501761A (en) * | 1994-10-18 | 1996-03-26 | At&T Corp. | Method for stripping conformal coatings from circuit boards |
US7062845B2 (en) | 1996-06-05 | 2006-06-20 | Laservia Corporation | Conveyorized blind microvia laser drilling system |
US6631558B2 (en) * | 1996-06-05 | 2003-10-14 | Laservia Corporation | Blind via laser drilling system |
US5761802A (en) * | 1996-06-10 | 1998-06-09 | Raytheon Company | Multi-layer electrical interconnection method |
JP3633252B2 (ja) * | 1997-01-10 | 2005-03-30 | イビデン株式会社 | プリント配線板及びその製造方法 |
US5953594A (en) * | 1997-03-20 | 1999-09-14 | International Business Machines Corporation | Method of making a circuitized substrate for chip carrier structure |
KR100553281B1 (ko) * | 1997-04-30 | 2006-02-22 | 히다치 가세고교 가부시끼가이샤 | 반도체 장치 및 반도체 소자 탑재용 기판 및 이들의 제조 방법 |
US6110650A (en) | 1998-03-17 | 2000-08-29 | International Business Machines Corporation | Method of making a circuitized substrate |
US6187652B1 (en) | 1998-09-14 | 2001-02-13 | Fujitsu Limited | Method of fabrication of multiple-layer high density substrate |
US6207354B1 (en) | 1999-04-07 | 2001-03-27 | International Business Machines Coporation | Method of making an organic chip carrier package |
US6221694B1 (en) | 1999-06-29 | 2001-04-24 | International Business Machines Corporation | Method of making a circuitized substrate with an aperture |
US6388230B1 (en) | 1999-10-13 | 2002-05-14 | Morton International, Inc. | Laser imaging of thin layer electronic circuitry material |
US6748644B1 (en) * | 1999-11-12 | 2004-06-15 | Fargo Electronics, Inc. | Method of forming a carrier |
DE10248112B4 (de) * | 2002-09-09 | 2007-01-04 | Ruwel Ag | Verfahren zur Herstellung von gedruckten elektrischen Schaltungen |
DE10340705B4 (de) * | 2003-09-04 | 2008-08-07 | Fela Hilzinger Gmbh Leiterplattentechnik | Metallkernleiterplatte und Verfahren zum Herstellen einer solchen Metallkernleiterplatte |
US8475924B2 (en) * | 2007-07-09 | 2013-07-02 | E.I. Du Pont De Nemours And Company | Compositions and methods for creating electronic circuitry |
US20090017309A1 (en) * | 2007-07-09 | 2009-01-15 | E. I. Du Pont De Nemours And Company | Compositions and methods for creating electronic circuitry |
WO2010013366A1 (ja) * | 2008-07-30 | 2010-02-04 | イビデン株式会社 | フレックスリジッド配線板及びその製造方法 |
AT12321U1 (de) * | 2009-01-09 | 2012-03-15 | Austria Tech & System Tech | Multilayer-leiterplattenelement mit wenigstens einem laserstrahl-stoppelement sowie verfahren zum anbringen eines solchen laserstrahl- stoppelements in einem multilayer- leiterplattenelement |
US20100193950A1 (en) * | 2009-01-30 | 2010-08-05 | E.I.Du Pont De Nemours And Company | Wafer level, chip scale semiconductor device packaging compositions, and methods relating thereto |
US9881875B2 (en) * | 2013-07-31 | 2018-01-30 | Universal Scientific Industrial (Shanghai) Co., Ltd. | Electronic module and method of making the same |
US9545691B2 (en) * | 2013-12-23 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company Limited | Method of removing waste of substrate and waste removing device thereof |
US9636783B2 (en) * | 2014-04-30 | 2017-05-02 | International Business Machines Corporation | Method and apparatus for laser dicing of wafers |
US10658772B1 (en) * | 2017-08-15 | 2020-05-19 | Adtran, Inc. | Tiered circuit board for interfacing cables and connectors |
JP2019067994A (ja) * | 2017-10-04 | 2019-04-25 | トヨタ自動車株式会社 | 積層基板とその製造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3711625A (en) * | 1971-03-31 | 1973-01-16 | Microsystems Int Ltd | Plastic support means for lead frame ends |
JPS5248972A (en) * | 1975-10-17 | 1977-04-19 | Seiko Instr & Electronics Ltd | Circuit board for semiconductor device |
DE2657212C3 (de) * | 1976-12-17 | 1982-09-02 | Schoeller & Co Elektronik Gmbh, 3552 Wetter | Verfahren zur Herstellung von starre und flexible Bereiche aufweisenden Leiterplatten |
ZA783270B (en) * | 1977-07-06 | 1979-06-27 | Motorola Inc | Molded circuit board |
US4179310A (en) * | 1978-07-03 | 1979-12-18 | National Semiconductor Corporation | Laser trim protection process |
US4544442A (en) * | 1981-04-14 | 1985-10-01 | Kollmorgen Technologies Corporation | Process for the manufacture of substrates to interconnect electronic components |
DE3119884C1 (de) * | 1981-05-19 | 1982-11-04 | Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München | Verfahren zur Herstellung von starre und flexible Bereiche aufweisenden Leiterplatten |
DE3140061C1 (de) * | 1981-10-08 | 1983-02-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung von starre und flexible Bereiche aufweisenden Leiterplatten |
US4480288A (en) * | 1982-12-27 | 1984-10-30 | International Business Machines Corporation | Multi-layer flexible film module |
JPS6041249A (ja) * | 1983-08-17 | 1985-03-04 | Nec Corp | 混成集積回路装置 |
JPS60194553A (ja) * | 1984-03-16 | 1985-10-03 | Nec Corp | 混成集積回路装置 |
US4622058A (en) * | 1984-06-22 | 1986-11-11 | International Business Machines Corporation | Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate |
JPS6195792A (ja) * | 1984-10-17 | 1986-05-14 | Hitachi Ltd | 印刷配線板の製造方法 |
US4642160A (en) * | 1985-08-12 | 1987-02-10 | Interconnect Technology Inc. | Multilayer circuit board manufacturing |
GB2189084B (en) * | 1986-04-10 | 1989-11-22 | Stc Plc | Integrated circuit package |
US4786358A (en) * | 1986-08-08 | 1988-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a pattern of a film on a substrate with a laser beam |
JPS63114150A (ja) * | 1986-10-30 | 1988-05-19 | Nec Corp | 混成集積回路 |
US4789770A (en) * | 1987-07-15 | 1988-12-06 | Westinghouse Electric Corp. | Controlled depth laser drilling system |
JPS6476747A (en) * | 1987-09-17 | 1989-03-22 | Ibiden Co Ltd | Semiconductor mounting board |
JPH01199497A (ja) * | 1987-11-10 | 1989-08-10 | Ibiden Co Ltd | 電子部品塔載用基板 |
US4894115A (en) * | 1989-02-14 | 1990-01-16 | General Electric Company | Laser beam scanning method for forming via holes in polymer materials |
JPH06195792A (ja) * | 1992-12-22 | 1994-07-15 | Mitsubishi Electric Corp | 光磁気ディスク装置 |
-
1989
- 1989-05-01 JP JP1113425A patent/JP2676112B2/ja not_active Expired - Lifetime
-
1990
- 1990-01-02 US US07/460,004 patent/US5022960A/en not_active Expired - Lifetime
- 1990-01-10 GB GB9000550A patent/GB2231205B/en not_active Expired - Lifetime
- 1990-02-26 DE DE4006063A patent/DE4006063C2/de not_active Expired - Lifetime
- 1990-03-28 FR FR9003966A patent/FR2646584B1/fr not_active Expired - Lifetime
- 1990-04-25 KR KR1019900005833A patent/KR930004250B1/ko not_active IP Right Cessation
- 1990-09-28 US US07/589,522 patent/US5088008A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2231205A (en) | 1990-11-07 |
KR900019202A (ko) | 1990-12-24 |
GB9000550D0 (en) | 1990-03-14 |
US5088008A (en) | 1992-02-11 |
US5022960A (en) | 1991-06-11 |
JP2676112B2 (ja) | 1997-11-12 |
FR2646584A1 (fr) | 1990-11-02 |
GB2231205B (en) | 1993-08-04 |
FR2646584B1 (fr) | 1993-11-26 |
KR930004250B1 (ko) | 1993-05-22 |
JPH02292846A (ja) | 1990-12-04 |
DE4006063A1 (de) | 1990-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4006063C2 (de) | Verfahren zur Herstellung einer Leiterplatte | |
DE4003344C1 (de) | ||
DE3125518C2 (de) | Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung | |
DE60224611T2 (de) | Leiterplatte mit eingebetteter elektrischer Vorrichtung und Verfahren zur Herstellung einer Leiterplatte mit eingebetteter elektrischer Vorrichtung | |
EP0440929A2 (de) | Verfahren zur Herstellung einer starre und flexible Bereiche aufweisenden Leiterplatte | |
EP2868170B1 (de) | Verfahren zum einbetten zumindest eines bauteils in eine leiterplatte | |
DE4100233A1 (de) | Verfahren zum herstellen gedruckter schaltungen | |
EP2818032B1 (de) | Verfahren zur herstellung einer leiterplatte und verwendung eines derartigen verfahrens | |
CH659163A5 (de) | Verfahren zum herstellen einer leiterplatte mit starren und flexiblen bereichen. | |
WO2007087660A1 (de) | Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement | |
AT10029U1 (de) | Verfahren zum herstellen einer starr-flexiblen leiterplatte sowie starr-flexible leiterplatte | |
EP0408773B1 (de) | Verfahren zur Herstellung von starre und flexible Bereiche aufweisenden Leiterplatten oder Leiterplatten-Innenlagen | |
EP3231261A1 (de) | Leiterplatte mit einem asymmetrischen schichtenaufbau | |
EP0610360B1 (de) | Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung | |
DE2926336A1 (de) | Schaltungstraegerplatte und verfahren zu ihrer herstellung | |
WO2010078611A1 (de) | Leiterplattenelement mit wenigstens einem laserstrahl-stoppelement sowie verfahren zum herstellen eines leiterplattenelements | |
EP0195935A2 (de) | Verfahren zur Herstellung einer starre und flexible Partien aufweisenden Leiterplatte für gedruckte elektrische Schaltungen | |
EP0841668A1 (de) | Elektrischer Widerstand und Verfahren zu seiner Herstellung | |
DE4208610C1 (en) | Rigid-flexible PCB with flexible circuit foil mfg. - having flexible PCB in flexible region with fracture lines in rigid outer layers along rigid-flexible transition allowing rigid part to be removed along fracture lines after processing | |
DE3318717C1 (de) | Verfahren zum Herstellen von Leiterplatten mit starren und flexiblen Bereichen | |
DE19610044C2 (de) | Kartenkörper und Verfahren zur Herstellung einer Chipkarte | |
DE69837840T2 (de) | Verfahren zur herstellung einer gedruckten leiterplatte | |
DE3931551A1 (de) | Verfahren zum herstellen eines mehrschichtigen, kupfer- und keramikschichten aufweisenden substrates | |
DE3302857A1 (de) | Verfahren zum herstellen von vorlaminaten fuer starrflexible leiterplatten | |
DE102020111996A1 (de) | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8330 | Complete disclaimer |